JPS6350025A - 半導体製造装置 - Google Patents
半導体製造装置Info
- Publication number
- JPS6350025A JPS6350025A JP19415286A JP19415286A JPS6350025A JP S6350025 A JPS6350025 A JP S6350025A JP 19415286 A JP19415286 A JP 19415286A JP 19415286 A JP19415286 A JP 19415286A JP S6350025 A JPS6350025 A JP S6350025A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- substrate
- susceptor
- target
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000010409 thin film Substances 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 239000000470 constituent Substances 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 35
- 150000002500 ions Chemical class 0.000 abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 238000009826 distribution Methods 0.000 abstract description 8
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- 230000005596 ionic collisions Effects 0.000 abstract 1
- 238000004544 sputter deposition Methods 0.000 description 24
- 235000012431 wafers Nutrition 0.000 description 17
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- VJBCNMFKFZIXHC-UHFFFAOYSA-N azanium;2-(4-methyl-5-oxo-4-propan-2-yl-1h-imidazol-2-yl)quinoline-3-carboxylate Chemical compound N.N1C(=O)C(C(C)C)(C)N=C1C1=NC2=CC=CC=C2C=C1C(O)=O VJBCNMFKFZIXHC-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は半導体の製造装置に係り、特に絶縁性薄膜を堆
積させるバイアススパッタ装置に関する。
積させるバイアススパッタ装置に関する。
(従来技術とその問題点)
現在、集積回路の配線材料や絶縁性薄膜形成にはスパッ
タ法が広く用いられている。スパッタ法とは真空容器内
にArガスを導入し,ターゲット材料を取り付けたカソ
ードに直流または高周波電力を加えてグロー放電を発生
させ成膜を行なう方法である。グロー放電の結果、ター
ゲット表面はプラズマに対し負にバイアス(これを自己
バイアスと呼ぶ)されるが、このバイアス電圧によって
加速されたArイオンがターゲット表面にぶつかってタ
ーゲット材料をスパッタエツチングする.こうしてエツ
チングされた材料粒子は、対向して設置されたウェーハ
上に堆積して成膜が行なわれる。これに対し、ターゲッ
トだけでなく、ウェーハを取り付けるサセプタ自身にも
高周波電力を加え、ウェーハ表面に膜の堆積を行なうと
ともに、ウェーハ表面に形成された自己バイアスによっ
てスパッタエツチングを同時に行なうようにしたものが
高周波バイアス・スパッタと呼ばれる方法である。第5
図に従来用いられている代表的なバイアス・スパッタ装
置の断面構造の模式図を示す。501は例えばSiO2
、Si3N4 。
タ法が広く用いられている。スパッタ法とは真空容器内
にArガスを導入し,ターゲット材料を取り付けたカソ
ードに直流または高周波電力を加えてグロー放電を発生
させ成膜を行なう方法である。グロー放電の結果、ター
ゲット表面はプラズマに対し負にバイアス(これを自己
バイアスと呼ぶ)されるが、このバイアス電圧によって
加速されたArイオンがターゲット表面にぶつかってタ
ーゲット材料をスパッタエツチングする.こうしてエツ
チングされた材料粒子は、対向して設置されたウェーハ
上に堆積して成膜が行なわれる。これに対し、ターゲッ
トだけでなく、ウェーハを取り付けるサセプタ自身にも
高周波電力を加え、ウェーハ表面に膜の堆積を行なうと
ともに、ウェーハ表面に形成された自己バイアスによっ
てスパッタエツチングを同時に行なうようにしたものが
高周波バイアス・スパッタと呼ばれる方法である。第5
図に従来用いられている代表的なバイアス・スパッタ装
置の断面構造の模式図を示す。501は例えばSiO2
、Si3N4 。
kg、203 、A立N等のターゲットであり、50
2はターゲットを取り付けであるターゲット電極である
。また、503,504はそれぞれ半導体ウェーハ及び
サセプタの電極である。ターゲット電極502及びサセ
プタ電極504にはそれぞれ整合回路を介して高周波電
力が供給されており、真空容器505はアースされてい
る。ここで高周波電源(RF主電源は、発振周波数13
゜56MHzのものを用いるのが普通である。なお、実
際の装置では、以上に述べた以外に、真空用の排気ユニ
ットやガスの導入口、その他ウェーハの出し入れのため
の機構が設けられているが本図では簡単のため省略しで
ある。
2はターゲットを取り付けであるターゲット電極である
。また、503,504はそれぞれ半導体ウェーハ及び
サセプタの電極である。ターゲット電極502及びサセ
プタ電極504にはそれぞれ整合回路を介して高周波電
力が供給されており、真空容器505はアースされてい
る。ここで高周波電源(RF主電源は、発振周波数13
゜56MHzのものを用いるのが普通である。なお、実
際の装置では、以上に述べた以外に、真空用の排気ユニ
ットやガスの導入口、その他ウェーハの出し入れのため
の機構が設けられているが本図では簡単のため省略しで
ある。
半導体ウェーハ503及びサセプタ504表面は、サセ
プタに加えられたRF主電力ためにプラズマに対し負の
自己バイアスがかかり、この電界で加速されたArイオ
ンがぶつかるため、堆積膜の一部が再びスパッタされる
。本方法を用いると、機械的強度の優れた薄膜が得られ
る。また段差部に形成された膜がスパッタされやすいと
いう性質を利用して表面形状の平坦な膜を形成できると
いう特徴ももっている。しかし、半導体ウェーハに自己
バイアスで加速されたArイオンが衝突するため、下地
に損傷を与え素子の特性を劣化させるという半導体集積
回路製造上重大な問題を生じている。これらの問題が、
バイアス・スパッタ装置を実用化する上で大きな障害と
なっていた。
プタに加えられたRF主電力ためにプラズマに対し負の
自己バイアスがかかり、この電界で加速されたArイオ
ンがぶつかるため、堆積膜の一部が再びスパッタされる
。本方法を用いると、機械的強度の優れた薄膜が得られ
る。また段差部に形成された膜がスパッタされやすいと
いう性質を利用して表面形状の平坦な膜を形成できると
いう特徴ももっている。しかし、半導体ウェーハに自己
バイアスで加速されたArイオンが衝突するため、下地
に損傷を与え素子の特性を劣化させるという半導体集積
回路製造上重大な問題を生じている。これらの問題が、
バイアス・スパッタ装置を実用化する上で大きな障害と
なっていた。
(発明の目的)
本発明は以上の点に鑑みなされたものであり、高品質の
絶縁性FjjW2を下地基板に損傷を与えることなく形
成できる半導体製造装置を提供するものである。
絶縁性FjjW2を下地基板に損傷を与えることなく形
成できる半導体製造装置を提供するものである。
(問題点を解決するための手段)
本発明のバイアススパッタ装置は、ターゲットとサセプ
タの両電極にそれぞれ周波数の異なる高周波電力を印加
できるようにしたことを特徴としている。
タの両電極にそれぞれ周波数の異なる高周波電力を印加
できるようにしたことを特徴としている。
すなわち、本発明は、半導体基板表面に絶縁性薄膜を堆
積させる装置において、前記絶縁性g、膜材料より構成
されるターゲットと、前記半導体基板を装置内にて保持
するサセプタの両方に、それぞれ第1の周波数及び第2
の周波数を有する高周波電力が供給され、かつ第2の周
波数が第1の周波数より大となるように設定されたこと
を特徴とする半導体製造装置である。
積させる装置において、前記絶縁性g、膜材料より構成
されるターゲットと、前記半導体基板を装置内にて保持
するサセプタの両方に、それぞれ第1の周波数及び第2
の周波数を有する高周波電力が供給され、かつ第2の周
波数が第1の周波数より大となるように設定されたこと
を特徴とする半導体製造装置である。
(発明の実施例)
以下図面を用いて本発明の詳細な説明する。
なお、当然のことではあるが、本発明の範囲は以下の実
施例により限定されるものではない。
施例により限定されるものではない。
第1図(a)は本発明の第1の実施例である絶縁性薄膜
を形成するためのバイアススパッタ装置を示す模式図で
ある。lOlは例えばSiO2のターゲットであり、タ
ーゲット電極102上に取り付けられている。ターゲッ
ト電極には従来例(第5図)と同様に整合回路を介して
例えば13.56MHzの高周波電力が加えられている
。また、シリコンウェーハ103及びスセプタ104に
は整合回路を介して、ターゲットに加えられている高周
波より大きな周波数例えば100MHzの高周波電力が
加えられている。
を形成するためのバイアススパッタ装置を示す模式図で
ある。lOlは例えばSiO2のターゲットであり、タ
ーゲット電極102上に取り付けられている。ターゲッ
ト電極には従来例(第5図)と同様に整合回路を介して
例えば13.56MHzの高周波電力が加えられている
。また、シリコンウェーハ103及びスセプタ104に
は整合回路を介して、ターゲットに加えられている高周
波より大きな周波数例えば100MHzの高周波電力が
加えられている。
さらにターゲット電極102及びサセプタ電極104に
はそれぞれ13.56MHz。
はそれぞれ13.56MHz。
100MHzの周波数の高周波のみが入力されるように
バンドエリミナーター(Band Eliminato
r)102’、104°が設けられている。サセプタ電
極104に用いられるバンドエリミナーターは例えば第
1図(b)に示したように104bの構成をとればよい
。L、Cの並列回路はf1==(1/2πJ[ニー石]
)の共振周波数でインピーダンスが最大となり(第1図
(C))、それ以外の周波数に対しては、はとんど短絡
となるため、所定の周波数(この場合はf、=100M
H2)の高周波のみ選択して電極に供給することができ
る。ここに示した第1図(b)の構成はあくまでも基本
的な原理を示すものであり種々の改善のための変更を加
えてもよいことはいうまでもない。
バンドエリミナーター(Band Eliminato
r)102’、104°が設けられている。サセプタ電
極104に用いられるバンドエリミナーターは例えば第
1図(b)に示したように104bの構成をとればよい
。L、Cの並列回路はf1==(1/2πJ[ニー石]
)の共振周波数でインピーダンスが最大となり(第1図
(C))、それ以外の周波数に対しては、はとんど短絡
となるため、所定の周波数(この場合はf、=100M
H2)の高周波のみ選択して電極に供給することができ
る。ここに示した第1図(b)の構成はあくまでも基本
的な原理を示すものであり種々の改善のための変更を加
えてもよいことはいうまでもない。
例えば、第1図(d)は改善の一例である。
104bの回路は直流的には接地となっているが、これ
を直流的に浮遊状%3(floating )としたい
場合には例えば第1図(d)の104dのようにコンデ
ンサC5を付加し、直流パスをカットすればよい。この
場合、回路の共振周波数がflからずれないようにCs
の値は fl m L+ >>1/flCs を満たすよう十分大きな値とする必要がある。
を直流的に浮遊状%3(floating )としたい
場合には例えば第1図(d)の104dのようにコンデ
ンサC5を付加し、直流パスをカットすればよい。この
場合、回路の共振周波数がflからずれないようにCs
の値は fl m L+ >>1/flCs を満たすよう十分大きな値とする必要がある。
この場合、f、= (1/2πn)の周波数に対し、L
+、Csの直列回路はインピーダンスがOとなり、周波
数roの高周波に対し短絡となる。このfOをターゲッ
トに加えられる周波数13−56MHzに等しくとって
おくと、サセプタに13.56MHzの高周波がのるの
を有効に防止することができる。
+、Csの直列回路はインピーダンスがOとなり、周波
数roの高周波に対し短絡となる。このfOをターゲッ
トに加えられる周波数13−56MHzに等しくとって
おくと、サセプタに13.56MHzの高周波がのるの
を有効に防止することができる。
真空容器105はアースにつながれている。また、10
6はマグネトロン放電のための永久磁石である。さらに
装置には真空容器を真空に引く排気ユニットや、ガスを
導入するm構、ざらにウェーハを出し入れする機構が設
けられているが、ここには簡単のため省略しである。
6はマグネトロン放電のための永久磁石である。さらに
装置には真空容器を真空に引く排気ユニットや、ガスを
導入するm構、ざらにウェーハを出し入れする機構が設
けられているが、ここには簡単のため省略しである。
本発明によって下地半導体ウェーハに損傷を与えること
なく、絶縁g膜のバイアススパッタリングによる成膜が
可能となった理由を以下に説明する。
なく、絶縁g膜のバイアススパッタリングによる成膜が
可能となった理由を以下に説明する。
第2図は電極の電流電圧特性を測定するための装置の模
式図である。装置3のものは第1図に示したものと同じ
であるが、直流電源201、電流計202が例えば第1
図(b)に示したバンドエリミナーター104bのよう
にサセプタに加わる高周波電源の周波数の所でだけイン
ピーダンスが高く、その周波数からずれた周波数に対し
てはほとんど短絡となる高周波フィルタ203を介して
1つの電極(この図の場合はサセプタ電極204に接続
されている。この状態で、例えばArガスを5X 10
−3To r rcy)圧力で導入し、放電を起し、電
極に加える直流電圧Vとその結果流れる電流の関係をと
ったものを第3図に示す。
式図である。装置3のものは第1図に示したものと同じ
であるが、直流電源201、電流計202が例えば第1
図(b)に示したバンドエリミナーター104bのよう
にサセプタに加わる高周波電源の周波数の所でだけイン
ピーダンスが高く、その周波数からずれた周波数に対し
てはほとんど短絡となる高周波フィルタ203を介して
1つの電極(この図の場合はサセプタ電極204に接続
されている。この状態で、例えばArガスを5X 10
−3To r rcy)圧力で導入し、放電を起し、電
極に加える直流電圧Vとその結果流れる電流の関係をと
ったものを第3図に示す。
この場合、高周波電源205の周波数は可変とし、14
MHz 、40 + 68MHz及び100Mt(zの
3つの周波数に対してとった結果が図に示されている。
MHz 、40 + 68MHz及び100Mt(zの
3つの周波数に対してとった結果が図に示されている。
また電極に流れ込む電流を正の値にとっている。
例えば、100MHzの特性をみると、■が約−95v
(この値をVSBと表す)のとき、工=Oとなり、V>
VseではI<0.V<VSBではI>Oとなっている
。このVSBは自己バイアスと呼ばれ、電極がフローテ
ィングの場合に自然に発生する直流バイアス電圧である
。すなわち、電極がこの電位にあるときは、プラズマよ
り電極に流れ込むイオンと電子の数が相等しいため互い
に打ち消し合い電流がOとなっているのである。外部よ
り加えた直流バイアスにより電極の電位をコントロール
してやると電流が流れる。例えば■〉VSBとするとよ
り多くの電子が流れ込みI<Oとなる。
(この値をVSBと表す)のとき、工=Oとなり、V>
VseではI<0.V<VSBではI>Oとなっている
。このVSBは自己バイアスと呼ばれ、電極がフローテ
ィングの場合に自然に発生する直流バイアス電圧である
。すなわち、電極がこの電位にあるときは、プラズマよ
り電極に流れ込むイオンと電子の数が相等しいため互い
に打ち消し合い電流がOとなっているのである。外部よ
り加えた直流バイアスにより電極の電位をコントロール
してやると電流が流れる。例えば■〉VSBとするとよ
り多くの電子が流れ込みI<Oとなる。
また、一方、V<VSBとすると電子に対するポテンシ
ャルバリヤが高くなって電子の流入数が減少するためイ
オン電流の方が大きくなり正の電流が流れる。ざらにV
を負の方に大きくすると、V −V oで電流値は飽和
し、はぼ一定値となる。
ャルバリヤが高くなって電子の流入数が減少するためイ
オン電流の方が大きくなり正の電流が流れる。ざらにV
を負の方に大きくすると、V −V oで電流値は飽和
し、はぼ一定値となる。
これはイオンのみの電流値に等しい。以上の事実から考
えて、V > V oにおけるI−V特性の傾きは電子
のエネルギー分布の巾に対応している。すなわち、傾き
が大きいことはエネルギーの分布中が狭いことを意味し
ている。図から明らかなように14MHzにくらべ、1
00MHzの場合はエネルギー分布が約1/10程度に
小さくなっている。一方、イオンのエネルギー分布巾を
ΔEionとし、電子のエネルギー分布の巾をΔEeと
したとき両者の間には略々比例関係がるので、イオンの
エネルギー分布の巾も同様に約1/lOに減少している
といえる。
えて、V > V oにおけるI−V特性の傾きは電子
のエネルギー分布の巾に対応している。すなわち、傾き
が大きいことはエネルギーの分布中が狭いことを意味し
ている。図から明らかなように14MHzにくらべ、1
00MHzの場合はエネルギー分布が約1/10程度に
小さくなっている。一方、イオンのエネルギー分布巾を
ΔEionとし、電子のエネルギー分布の巾をΔEeと
したとき両者の間には略々比例関係がるので、イオンの
エネルギー分布の巾も同様に約1/lOに減少している
といえる。
さらに、VSOの値も14MHzの場合の−400Vに
対し100MHzでは約−95Vと絶対値でl/4以下
に小さくなっている。
対し100MHzでは約−95Vと絶対値でl/4以下
に小さくなっている。
従来のバイアススパッタ法では、下地基板に損傷が生じ
、デバイスの特性が劣化していたのは次の理由による。
、デバイスの特性が劣化していたのは次の理由による。
すなわち、従来例では13゜56MH2の周波数で放電
させていたため、IVsub l−400V〜600
0Vとなり、コノ高電圧で加速されたイオンが基板にぶ
つかっていた。さらにイオンのエネルギー分布が大きく
、たとえエネルギーの平均値を制御しても平均値より十
分大きなエネルギーをもったイオンが数多く存在するこ
とになり、こうしたハイエネルギーのイ。
させていたため、IVsub l−400V〜600
0Vとなり、コノ高電圧で加速されたイオンが基板にぶ
つかっていた。さらにイオンのエネルギー分布が大きく
、たとえエネルギーの平均値を制御しても平均値より十
分大きなエネルギーをもったイオンが数多く存在するこ
とになり、こうしたハイエネルギーのイ。
オンが大きなイオン衝撃を基板に与えることになり、こ
れが損傷の生じる原因であった。しかるに、本発明の第
1実施例では、ウェーハ・サセプタ電極104には10
0MHzの高周波を用いているため、従来の13.56
MHzの場合にくらべてIVsBIは約1/4〜115
、△E ionはl/10以下と小さくすることができ
た。その結果、基板への損傷をなくすことができたので
ある。
れが損傷の生じる原因であった。しかるに、本発明の第
1実施例では、ウェーハ・サセプタ電極104には10
0MHzの高周波を用いているため、従来の13.56
MHzの場合にくらべてIVsBIは約1/4〜115
、△E ionはl/10以下と小さくすることができ
た。その結果、基板への損傷をなくすことができたので
ある。
vsnは高周波電源の周波数が高くなるほど低くなる。
したがって、RFバイアススパッタを行なうに必要十分
な直流バイアスを与える周波数をサセプタに与えるよう
に選択すればよい。
な直流バイアスを与える周波数をサセプタに与えるよう
に選択すればよい。
また一方、ターゲット電極102には従来と同じ13.
56MHzが加えられているため、大きな自己バイアス
が生じており、大きなイオンエネルギーによるスパッタ
が生じるため、ターゲットのスパッタ速度が低下するこ
とはない。さらに、第1図の実施例ではマグネッ)10
6が装着されており、ターゲット基板近傍でマグネトロ
ン放電を起すことによりイオン濃度を高めてさらにスパ
ッタ速度を大きくする構成となっている。
56MHzが加えられているため、大きな自己バイアス
が生じており、大きなイオンエネルギーによるスパッタ
が生じるため、ターゲットのスパッタ速度が低下するこ
とはない。さらに、第1図の実施例ではマグネッ)10
6が装着されており、ターゲット基板近傍でマグネトロ
ン放電を起すことによりイオン濃度を高めてさらにスパ
ッタ速度を大きくする構成となっている。
以上述べたように本発明によるRFバイアススパッタ装
置によれば、大きな成膜速度を維持しつつ、基板に損傷
を生じない絶縁膜のRFバイアススパッタが可能となっ
た。
置によれば、大きな成膜速度を維持しつつ、基板に損傷
を生じない絶縁膜のRFバイアススパッタが可能となっ
た。
また、第2図に示したように電極に直流バイアスを加え
ることによってサセプタに流入するイオンのエネルギー
をコントロールすることも可能だが、形成する薄膜が本
発明で問題にしているような絶縁膜の場合にはあまり有
効には機能しない。
ることによってサセプタに流入するイオンのエネルギー
をコントロールすることも可能だが、形成する薄膜が本
発明で問題にしているような絶縁膜の場合にはあまり有
効には機能しない。
なぜならば、電極の電位とは無関係に絶縁膜の表面は常
にVSRに固定されているからである。従って、本発明
によらないかぎり、基板に流入するイオンのエネルギー
を小さな値にコントロールすることは不可能である。
にVSRに固定されているからである。従って、本発明
によらないかぎり、基板に流入するイオンのエネルギー
を小さな値にコントロールすることは不可能である。
以上ターゲット及びサセプタに供給するRFの周波数を
それぞれ13.56MHzと100MHzの場合につい
てのみ述べたが、これに限る必要のないことは言うまで
もない。要するに前者に対し後者を大きくすればよいの
であって、実際の値はそれぞれの目的に応じて必要な成
膜速度や形成された膜の段差部での被覆形状等を考慮し
て決めればよい。
それぞれ13.56MHzと100MHzの場合につい
てのみ述べたが、これに限る必要のないことは言うまで
もない。要するに前者に対し後者を大きくすればよいの
であって、実際の値はそれぞれの目的に応じて必要な成
膜速度や形成された膜の段差部での被覆形状等を考慮し
て決めればよい。
しかし、例えば、2.45GHzのようなマクロ波を用
いたような場合には電磁波の波長がウェーハ径にくらべ
て小さくなるため膜厚のバラツキの原因となることがあ
るため好ましくない。
いたような場合には電磁波の波長がウェーハ径にくらべ
て小さくなるため膜厚のバラツキの原因となることがあ
るため好ましくない。
高周波放電に使う高周波電源の波長は少なくともウェー
ハロ径の2倍より大きいことが均一成膜の立場から要求
される。望ましくは100MHz〜I G Hz程度で
ある。しかし、この範囲以外のものを用いてもよいこと
はいうまでもない。
ハロ径の2倍より大きいことが均一成膜の立場から要求
される。望ましくは100MHz〜I G Hz程度で
ある。しかし、この範囲以外のものを用いてもよいこと
はいうまでもない。
またターゲット電極102裏面に設置した磁石106は
第1図に示した構成に限ることはない。
第1図に示した構成に限ることはない。
たとえば第4図(a)の本発明の第2の実施例に示した
ように強力な競争路形磁石409を設置し均一性を上げ
るために走査を行ってもよい。この場合、例えば第4図
(a)に示したように走査系410を真空容器405の
外に出しておけば反応系が機械的な動作から生じる発じ
んにより汚染されることが妨げて好都合である。また不
必要ならば磁石108を省略しても、もちろん本発明の
主旨から逸脱することはない。
ように強力な競争路形磁石409を設置し均一性を上げ
るために走査を行ってもよい。この場合、例えば第4図
(a)に示したように走査系410を真空容器405の
外に出しておけば反応系が機械的な動作から生じる発じ
んにより汚染されることが妨げて好都合である。また不
必要ならば磁石108を省略しても、もちろん本発明の
主旨から逸脱することはない。
さらに、ウェハサセプタ側にも磁石を設置して再スパツ
タの効率を上げてもよい。またここで使う磁石は、第1
図106のように静止して取り付けられていてもよいし
、第4図(a)410のように移動できるものであって
もかまわない。
タの効率を上げてもよい。またここで使う磁石は、第1
図106のように静止して取り付けられていてもよいし
、第4図(a)410のように移動できるものであって
もかまわない。
また基板への損傷をさらに小さくするため例えば次のよ
うな方法をとることも可能である。例えば、露出してい
るシリコン表面に直接5t02 などの絶縁膜を積層さ
せる場合、まず最初の数1OA−100A程度の膜が形
成される間はシリコン基板に供給するRF主電力ゼロと
して再スパツタしないでつけ、その後、バイアス拳スパ
ッタに切りかえる方式である。こうすればシリコン表面
の出ている間は再スパツタを行なわず、表面に薄膜が形
成されてからスパッタ成膜を開始するため基板シリコン
表面への損傷をほとんど0とすることが可能である。
うな方法をとることも可能である。例えば、露出してい
るシリコン表面に直接5t02 などの絶縁膜を積層さ
せる場合、まず最初の数1OA−100A程度の膜が形
成される間はシリコン基板に供給するRF主電力ゼロと
して再スパツタしないでつけ、その後、バイアス拳スパ
ッタに切りかえる方式である。こうすればシリコン表面
の出ている間は再スパツタを行なわず、表面に薄膜が形
成されてからスパッタ成膜を開始するため基板シリコン
表面への損傷をほとんど0とすることが可能である。
第4図(b)は本発明の第3図実施例を示すもので基板
への損傷を小さく抑えつつ、且つ再スパツタのエネルギ
を自由に選択できる方法を示している。第1図(a)の
第1の実施例と比較してかわっている点は、サセプタに
対し、fl 。
への損傷を小さく抑えつつ、且つ再スパツタのエネルギ
を自由に選択できる方法を示している。第1図(a)の
第1の実施例と比較してかわっている点は、サセプタに
対し、fl 。
flという2つの異る周波数を切り換えて入力できるよ
うになっている点であり、それに応じてバンドエリミナ
ートー401も変換しである。
うになっている点であり、それに応じてバンドエリミナ
ートー401も変換しである。
402及び403はLCの共振回路であり、それぞれf
l、flの共振周波数をもっている。
l、flの共振周波数をもっている。
f、−17(2π10汀)
f2=1/(2πJ石−)
2つの共振回路402,403を直列に接続したバンド
エリミナー)−401はfl、flの2つの周波数に対
してのみインピーダンスが大きくなり、これ以外の周波
数に対しては短絡となっているため、これら2種類の高
周波のみ選択的にサセプタに供給するIa箋をもってい
る。
エリミナー)−401はfl、flの2つの周波数に対
してのみインピーダンスが大きくなり、これ以外の周波
数に対しては短絡となっているため、これら2種類の高
周波のみ選択的にサセプタに供給するIa箋をもってい
る。
例えば、foは13.56MHzとし、fl =100
M Hz 、 f 2 = 40 M Hzとする
。そして、例えば露出しているシリコン表面に直接5i
02等の絶縁膜を成長させる場合、まず最初の数10^
〜100六程度の膜を形成させる間は、サセプタ104
に加える高周波の周波数をfl (100MHz)と
する。そして、その後は周波数をf 2 (40M
Hz )に切り換えて厚い膜(例えば0.5〜lILm
)を形成する。このようにすればシリコン表面の露出し
ている間は100MHzに対応する小さな自己バイアス
値約95Vで再スパツタするため基板へのダメージは小
さく抑えられる。表面が100A程度のSiO2でカバ
ーされた時点で周波数を40 M Hzに切り換えると
自己バイアス値は250vと大きくなり、大きな再スパ
ツタ効果が得られるようになる。しかし、すでにSi表
面はSiO2で覆われているため基板への損傷はなくな
る。
M Hz 、 f 2 = 40 M Hzとする
。そして、例えば露出しているシリコン表面に直接5i
02等の絶縁膜を成長させる場合、まず最初の数10^
〜100六程度の膜を形成させる間は、サセプタ104
に加える高周波の周波数をfl (100MHz)と
する。そして、その後は周波数をf 2 (40M
Hz )に切り換えて厚い膜(例えば0.5〜lILm
)を形成する。このようにすればシリコン表面の露出し
ている間は100MHzに対応する小さな自己バイアス
値約95Vで再スパツタするため基板へのダメージは小
さく抑えられる。表面が100A程度のSiO2でカバ
ーされた時点で周波数を40 M Hzに切り換えると
自己バイアス値は250vと大きくなり、大きな再スパ
ツタ効果が得られるようになる。しかし、すでにSi表
面はSiO2で覆われているため基板への損傷はなくな
る。
このような方法は、バイアススパッタ法により堆積した
絶縁膜の表面形状の平担度をコントロールする場合特に
重要になってくる。なぜなら周波数を変化させることに
より最も有効な再スッパタ用のArイオンのエネルギを
コントロールでき、最適のエネルギ値を基板へのダメー
ジの心配をしないで選べるからである。
絶縁膜の表面形状の平担度をコントロールする場合特に
重要になってくる。なぜなら周波数を変化させることに
より最も有効な再スッパタ用のArイオンのエネルギを
コントロールでき、最適のエネルギ値を基板へのダメー
ジの心配をしないで選べるからである。
ここではf、、flの2つの異る周波数の場合について
のみ述べたが、例えばfl 、fl 。
のみ述べたが、例えばfl 、fl 。
f3という3つの値を用いてもよいことはいうまでもな
い。ただし、この場合、最初に印加する周波数flはf
l >f、、f3 として、最も高周波のものを用いダ
メージを小さくすることが重要である。また複数の周波
数を用いる場合、これらはターゲットの周波数fOも含
め、fO、fl 。
い。ただし、この場合、最初に印加する周波数flはf
l >f、、f3 として、最も高周波のものを用いダ
メージを小さくすることが重要である。また複数の周波
数を用いる場合、これらはターゲットの周波数fOも含
め、fO、fl 。
fl 、・・・・は互いに高周波の関係にないように
選ぶのが望ましい。放電空間は非線形であり、従ってf
O、fl 、fl 、*・・拳の高周波が放電条件
によっては全く違った形でのってしまうことがあり条件
の設定が不正確になるからである。
選ぶのが望ましい。放電空間は非線形であり、従ってf
O、fl 、fl 、*・・拳の高周波が放電条件
によっては全く違った形でのってしまうことがあり条件
の設定が不正確になるからである。
以上本発明の実施例は主として5i02膜の堆積につい
てのみ述べてきたが、これに限る必要はもちろんない。
てのみ述べてきたが、これに限る必要はもちろんない。
例えば、PSG、[、BPSG膜、シリコン窒化膜、A
見203膜、A文N膜等の形成に用いてもよい。
見203膜、A文N膜等の形成に用いてもよい。
これまで、Arイオンを用いてRFバイアススパッタ技
術への適用例を述べてきたが、例えばSi3N4膜成膜
において、ターゲットにSt大基板用い、導入ガスとし
てN2あるいはNH3を用いて、5i3Nn膜を成膜す
る反応性RFバイアススバッタ技術にも本発明はそのま
ま適用できる。AuNの成膜では、A文をターゲット基
板とし、導入ガスをN2&もしくはNH3とすればよい
。
術への適用例を述べてきたが、例えばSi3N4膜成膜
において、ターゲットにSt大基板用い、導入ガスとし
てN2あるいはNH3を用いて、5i3Nn膜を成膜す
る反応性RFバイアススバッタ技術にも本発明はそのま
ま適用できる。AuNの成膜では、A文をターゲット基
板とし、導入ガスをN2&もしくはNH3とすればよい
。
また。例えばポリイミド膜やレジストなどの高分子材料
に対しても必要に応じて用いてもよいことはいうまでも
ない。
に対しても必要に応じて用いてもよいことはいうまでも
ない。
また、成膜を行なう基板も半導体ウェーハに限らないこ
とはいうまでもない。
とはいうまでもない。
(発明の効果)
本発明によれば基板への損傷を生じることなく、高品質
で表面平坦度の優れた絶縁膜を容易に得ることが可能と
なった。
で表面平坦度の優れた絶縁膜を容易に得ることが可能と
なった。
第1図(a)〜(d)は本発明の第1実施例を示す装置
の模式図及び説明図である。第2図は電極の電流電圧特
性を測定するための装置を示す模式図である。第3図は
電極の電流電圧特性の実験データを示すグラフである。 第4図(a)。 (b)はそれぞれ本発明の第2実施例及び第3実施例な
示す模式図である。第5図は従来例を示す模式図である
。 101争・・ターゲット、102−Φ・ターゲット電極
、103φ・命ウェーハ、104・・・サセプタ電極、
105・・・真空容器、102”、104’ 、104
b、104d。 401φ・・バンドエリミネータ−6 第1図(b) 第1図(c)
の模式図及び説明図である。第2図は電極の電流電圧特
性を測定するための装置を示す模式図である。第3図は
電極の電流電圧特性の実験データを示すグラフである。 第4図(a)。 (b)はそれぞれ本発明の第2実施例及び第3実施例な
示す模式図である。第5図は従来例を示す模式図である
。 101争・・ターゲット、102−Φ・ターゲット電極
、103φ・命ウェーハ、104・・・サセプタ電極、
105・・・真空容器、102”、104’ 、104
b、104d。 401φ・・バンドエリミネータ−6 第1図(b) 第1図(c)
Claims (1)
- 【特許請求の範囲】 1 減圧状態になされた雰囲気中において、半導体基板
表面に絶縁性薄膜を堆積させる装置において、前記絶縁
性薄膜材料より構成されるターゲットあるいは前記絶縁
性薄膜材料の構成元素の少なくとも1つよりなるターゲ
ットと、前記半導体基板を装置内にて保持するサセプタ
の両方に、それぞれ第1の周波数及び第2の周波数を有
する高周波電力が供給され、かつ第2の周波数が第1の
周波数より大となるように設定されたことを特徴とする
半導体製造装置。 2 前記第1の周波数が13.56MHzであり、前記
第2の周波数が100MHz以上であることを特徴とす
る前記特許請求の範囲第1項記載の半導体製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19415286A JPS6350025A (ja) | 1986-08-20 | 1986-08-20 | 半導体製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19415286A JPS6350025A (ja) | 1986-08-20 | 1986-08-20 | 半導体製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6350025A true JPS6350025A (ja) | 1988-03-02 |
Family
ID=16319782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19415286A Pending JPS6350025A (ja) | 1986-08-20 | 1986-08-20 | 半導体製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6350025A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5500102A (en) * | 1993-05-10 | 1996-03-19 | Canon Kabushiki Kaisha | Method of forming deposited semiconductor film |
US5563092A (en) * | 1993-04-23 | 1996-10-08 | Canon Kabushiki Kaisha | Method of producing a substrate for an amorphous semiconductor |
US5723034A (en) * | 1992-07-31 | 1998-03-03 | Canon Kabushiki Kaisha | Process for forming hydrogenated amorphous silicon film |
US6774570B2 (en) | 2002-02-08 | 2004-08-10 | Anelva Corporation | RF plasma processing method and RF plasma processing system |
US7323081B2 (en) | 2001-02-02 | 2008-01-29 | Canon Anelva Corporation | High-frequency plasma processing apparatus |
US7767056B2 (en) | 2003-01-14 | 2010-08-03 | Canon Anelva Corporation | High-frequency plasma processing apparatus |
KR20160148721A (ko) | 2011-06-03 | 2016-12-26 | 가부시키가이샤 와콤 | Cvd 장치, 및 cvd 막의 제조 방법 |
-
1986
- 1986-08-20 JP JP19415286A patent/JPS6350025A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5723034A (en) * | 1992-07-31 | 1998-03-03 | Canon Kabushiki Kaisha | Process for forming hydrogenated amorphous silicon film |
US5563092A (en) * | 1993-04-23 | 1996-10-08 | Canon Kabushiki Kaisha | Method of producing a substrate for an amorphous semiconductor |
US5500102A (en) * | 1993-05-10 | 1996-03-19 | Canon Kabushiki Kaisha | Method of forming deposited semiconductor film |
US7323081B2 (en) | 2001-02-02 | 2008-01-29 | Canon Anelva Corporation | High-frequency plasma processing apparatus |
US6774570B2 (en) | 2002-02-08 | 2004-08-10 | Anelva Corporation | RF plasma processing method and RF plasma processing system |
US7767056B2 (en) | 2003-01-14 | 2010-08-03 | Canon Anelva Corporation | High-frequency plasma processing apparatus |
KR20160148721A (ko) | 2011-06-03 | 2016-12-26 | 가부시키가이샤 와콤 | Cvd 장치, 및 cvd 막의 제조 방법 |
US9831069B2 (en) | 2011-06-03 | 2017-11-28 | Wacom | CVD apparatus and method for forming CVD film |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4824546A (en) | Semiconductor manufacturing apparatus | |
US5728278A (en) | Plasma processing apparatus | |
US5935373A (en) | Plasma processing apparatus | |
US20120145186A1 (en) | Plasma processing apparatus | |
US4874494A (en) | Semiconductor manufacturing apparatus | |
US4131533A (en) | RF sputtering apparatus having floating anode shield | |
US8138445B2 (en) | Plasma processing apparatus and plasma processing method | |
KR101061673B1 (ko) | 플라즈마 처리 장치와 플라즈마 처리 방법 및 기억 매체 | |
US20080011425A1 (en) | Plasma Processing Apparatus And Method | |
WO1990013909A1 (en) | Reactive ion etching apparatus | |
KR100415795B1 (ko) | 플라즈마 처리 장치 및 플라즈마 처리 방법 | |
US5182495A (en) | Plasma processing method and apparatus using electron cyclotron resonance | |
JP5065725B2 (ja) | プラズマ処理装置 | |
JPS6350025A (ja) | 半導体製造装置 | |
US6815369B2 (en) | Method for monitoring deposition reaction during processing the surface of a semiconductor substrate | |
JP2859721B2 (ja) | プラズマ処理装置 | |
JP2004235545A (ja) | プラズマ処理装置及び処理方法 | |
US20090277873A1 (en) | Dry etching method | |
US10957515B2 (en) | Plasma processing method and plasma processing apparatus | |
JPH03204925A (ja) | プラズマプロセス用装置および方法 | |
JPS62188777A (ja) | バイアススパツタリング装置 | |
JP2002343775A (ja) | エッチング装置 | |
JPH049465A (ja) | 薄膜処理装置の直流電位制御方法および装置 | |
JPH03180467A (ja) | 薄膜形成装置および薄膜形成方法 | |
JPH0758083A (ja) | 半導体製造装置 |