JPS62243765A - 薄膜形成時における残留応力緩和方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、薄膜形成時における残留応力緩和方法に関
するものである。

従来技術 従来、イオンプレーティングやスパッター蒸着等により
、被処理体面へセラミック、サーメット金属等の被膜を
コーティングする薄膜形成処理が行なわれている。　　
“ この発明が解決すべき問題点 窒化チタン（Ｔ　ｉ　Ｎ　）等のイオンプレーティング
においては皮膜の耐摩耗性改善、特に密度及び硬度の高
いものを得るためには基板に数１００ｖからＩＫＶ程度
の負バイアスを印加すれば良い事が知られている。とこ
ろが、バイアスをあまり深くすると（−２００Ｖ程度）
残留応力が残り皮膜には簡単にクラックが発生して、あ
る程度の広い面積のコーティング方法としては使用でき
なかった。

このため従来方法では残留応力を除去する為にＴｉＮ　
　コーティングした後に６５０℃〜９００℃で２時間程
度の焼鈍処理が行なわれているが、この方法では基盤の
温度上昇による歪み、変質等が発生し、その上処理時間
が長い等の問題があった。

そこで、この発明は前記の様な薄膜形成時の残留応力の
問題を解決して、後処理の必要もなく薄膜形成時点で残
留応力の発生を押えることのできる残留応力緩和方法を
提供することを目的とする。

発明の構成 この発明による薄膜形成時における残留応力緩和方法は
薄膜形成基板忙与える直流又は交流パイアス電圧を成膜
過程で順次変化させる点に特徴がある。

実施例 以下、図示するこの発明の実施例により説明する。第１
図に、この発明による方法を実施する為のイオンプレー
ティング装置の構成図を示した。

このイオンプレーティング装置は、液状チタンを収容し
上側にはシャッター８を有する蒸発源９が設けられ、さ
らに上方にはヒータ４で加熱可能な基板５が配置されて
いる。さらに、前記シャッター８と基板５との間には高
周波コイル６が配置され、これらの装置構成機器は接地
された真空排気系７内に収納されている。

高周波コイル６には、真空排気系の外部に設けられた高
周波電源１１と整合装置１０とから高周波電流が供給さ
れる。

また、バイアスダイアグラム設定器１．制御器２及びバ
イアス電源３で構成されるバイアス電源系が設けられて
おり、バイアスダイアグラム設定器ｌでバイアス特性（
時間依存性）をセットする事により制御器２に信号が送
られ、バイアス電源３から基板５に印加されるバイアス
電圧を可変コントロールすることができる。

この装置では、蒸発源９から発生した金属蒸気を高周波
コイル６による高周波放電領域でイオン化する。

その後、バイアス電源３によって与えられた電場によっ
て加速して、基盤５上に所定の特性を持つ薄膜を形成す
る。ＴｉＮ　　等のガスの反応性を利用した薄膜作成の
為には真空排気系７内にＮ２ガス等を導入する。ここで
、電子ビーム出力８ＫＶ１２０ｍＡ Ｎ７分圧　１．５〜２．ＯＸｌ　０−’　　ＴｏｒｒＲ
Ｆ出力　　７００Ｗ 蒸発速度　　８λ／ｓｅｅ 基盤温度　　４００℃ 基板面積　　２０ｃＩＩＬ×２０ｃｒＩＬ　　の成膜条
件とし、 第２図のようなバイアスパターンで作成した膜は剥離が
生じなかった。

これに対して、バイアス電圧−ＩＫＶのみでのコーティ
ングでは剥離が生じたが、基盤バイアスによって残留応
力が発生する原因はイオンによる釘打ち効果等が考えら
れている。

この発明による方法でも、表面層ではバイアス一定の場
合と同じ残留応力が発生していると思われるが、基板５
との間には残留応力が少いＴｉＮ層が先に形成されてお
り、同じ結晶構造の中間層であるＴｉＮ　層が表面層の
応力緩和の原因になっている。

また、第３図に示した様なバイアスパターンでも同様な
効果が得られる。

以上の方法によって、表面層にはバイアスが深い場合の
特性、例えば硬度が高く緻密な組織を持たせながら、割
れが発生しない膜を作成できる。

又、従来方法では厚さが増加すると共にひずみエネルギ
ーの蓄積が増えて、成膜できる膜厚は非常に薄いもので
あったが、この方法では厚い膜のものを作成できる。

この実施例ではイオン化の為に高周波放電による方式を
用いているが、これ以外の直流放電、マイクロ波放電等
の各種方式にも採用可能である。

この実施例では、最初低いバイアス電圧を与え次第に高
くするパターンを採用したが、基板及びコーティング材
料の組み合わせにより、最初高いバイアス電圧から次第
に低くなるバイアスパターンで成膜させることも出来る
。

発明の効果 この発明による薄膜形成時における残留応力緩和方法の
実施例は以上の通シであシ、次に述べる効果を挙げるこ
とができる。

、薄膜形成時の残留応力の問題を解決して、後処理の必
要もなく薄膜形成時点で残留応力の発生を押えることが
できる。

【図面の簡単な説明】

第１図は実施例の装置構成を示す全体図、第２図は実施
例のバイアスパターン特性図、第３図は他のバイアスパ
ターン特性図である。 １・・バイアスダイアグラム設定器 ２・・制御器、３・・バイアス電源、４・・ヒータ、５
・・基板、６・・高周波コイル ７・・真空排気系、８・・シャッター ９・・蒸気源、１０・・整合装置 １１・・高周波電源。

Claims (1)

1. 【特許請求の範囲】 イオンプレーティングやスパッター蒸着等による薄膜形
   成基板の厚さ方向に均一な組成の薄膜を形成する薄膜作
   成方法において、 前記薄膜形成基板に与える直流又は交流バイアス電圧を
   成膜過程で順次変化させることを特徴とする薄膜形成時
   における残留応力緩和方法。