JPS5885538A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5885538A
JPS5885538A JP18383281A JP18383281A JPS5885538A JP S5885538 A JPS5885538 A JP S5885538A JP 18383281 A JP18383281 A JP 18383281A JP 18383281 A JP18383281 A JP 18383281A JP S5885538 A JPS5885538 A JP S5885538A
Authority
JP
Japan
Prior art keywords
substrate
plasma
approx
ion
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18383281A
Other languages
English (en)
Inventor
Nobuyoshi Kashu
夏秋 信義
Katsumi Tokikuchi
克己 登木口
Kuniyuki Sakumichi
訓之 作道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18383281A priority Critical patent/JPS5885538A/ja
Publication of JPS5885538A publication Critical patent/JPS5885538A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体装置の製造方法に関し、詳しくは、半
導体基板等をアニール(熱処理)する方法に関する。従
来、イオン打込みで生じた半導体基板中の結晶損傷を消
滅させるためなどの目的で行なうアニール処理は電気炉
力ロ熱によって行なわれた。しかし、超微細素子を製造
する場合には、不純物の動きや合金反応速度を尚確度に
制御する必要がおるため短時間のアニール処理技術が必
要であるが、電気炉加熱による方法では熱幅射や熱伝導
刀口熱でるるため限界がある。一方、最近開発されつつ
あるレーザー光や荷電粒子ビームを用いたビームアニー
ル技術は高密度エイルギー束を直接基板に注入するため
短時間処理がり餌であるが、局所加熱処理であるため、
複雑な表面構造を有する基板では表向付近に結晶欠陥の
発生を伴なうことが多く、また、そのような欠陥による
不都合な影響を除去するために、水素等の雰囲気中で再
度アニールする必要がおった。
本発明は、簡便かつ効果的な短時間アニールを制御性良
く付なうため、プラズマ中、もしくは、それに隣接して
置いた基板に、ある時間だけプラズマに対して竜圧會か
け、イオンまたは電子のシャワーを浴びせることによっ
て基板に直接エネルギー注入を行ない、アニールするこ
とを特徴とする。放電条件、印加電圧・時間を規定する
ことによ)、数秒程度のアニール温度を制御することは
容易でロシ、従来のビームアニールに冷られるよりなビ
ーム走査などの機構を必要とせずに、広面槓基板を簡便
にアニールすることが可能でめる。
また、結晶欠陥を電気的に不活性化する効果を有する水
素、弗素等の元素を含むプラズマを用いることにすnば
、ラジカル(活性化)水素等の原子の働きにより、残留
欠陥を効果的に不活性化することもできる。
以下、模式図(図1)を用いて実施例を説明する。lず
、第1図に示すように、マイクロ波放電によって生成し
た。密度1010〜10”7cm3の水素プラズマ1の
中に、燐イオンを10 ”7cm2イオン打込みしたシ
リコン基板2を置き、プラズマ1に対して基板2に約1
0kVの負の電圧全10秒間印力口する。このとき、5
0mA程度の正イA−ンが印7Jl]寛圧に応じたエネ
ルギーを持って基板2に入射するので、基板2は約50
0Wの電力で加熱され、数秒以内に融点近くの高温にま
で加熱される。この結果、基板2の表向のイオン打込み
層は完全にアニールされる。
また、基板2に0.1〜10kVの正の電圧全印加し、
0.1〜5Aの電子を入射させることによっても同様の
アニール効果を得ることができる。但□ し、この場合には、プラズマ1:・と基板2の間に有効
に電圧を印加するために、基板に入射する電子と略等量
の電子を補給することが心安であるので、図1では電子
源3を具備した例を示しである。勿論、電子源を別個に
設けずとも、プラズマ容器4の内凹の導体で蔽われてい
る面積を基板2の表面積の約100倍以上とすることに
よっても、電子の補給を行なうことは光分可能である。
ロ プラズマの生成方法はマイクW波放電に眠る心安はない
が、広い面積にわたって密度の均一なプラズマ金容易に
生成できること、kv程度の電圧印加によシ絶縁破壊が
容易に生じないI F2P a程度の低ガス圧力範囲で
のプラズマ生成が容易であること、無極放電であるので
汚染の少ない構造にできること1等の理由によシ、この
実施例ではマイクロ波数゛亀を用いた。
本発明によって倚らnたアニールノーは、基板面内の均
一性に浚扛、燐原子の再分布は0.01μm以下と少な
く、葦た、接合%性も良好でろって、残留結晶欠陥が水
素により有効に不活性化さnているものでめった。なお
、基板2を予備加熱し、200C〜800Cの基板温度
にして、この方法によるアニールを行なえば、よシ特性
の良いアニール層が倚らする場合もある。
史に、プラズマを単にイオン源、あるいは、゛電子源と
見做し、図2に示したような、ビーム引出し電惚5を有
する構造とすることができる。この場合にも、プラズマ
がラジカル原子を含んでいれば有効に働くことは云うま
でもない。
また、アニール温度1時間を梢度良く制御するためには
、基板温度モニターを用い、放′a乗件、印加電圧、時
間の制御を自動的に行なうのは勿論である。
なお1本発明の他の応用を付加するならば、基板光面に
、高温かつ短時間に薄gを形成することが挙げらnる。
例えば、窒素プラズマ中でイオンもしくは電子による加
熱を行なうことによる窒化膜形成などである。勿論、半
導体−金属合金(電&)形成への応用等、短時間熱処理
法としての一般化は容易であることは云うまでもない。
【図面の簡単な説明】
帛1図および第2図は、そ扛ぞ扛本発明の異なる実施例
を示す模式図である。 1・・・プラズマ、2・・・半導体基板、3・・・電子
線源。 代理人 弁理士 博田利幸

Claims (1)

    【特許請求の範囲】
  1. プラズマ内もしくはプラズマの近傍に配置さ釘た半導体
    基板と上記プラズマ間に電圧を印加することによって、
    上記半導体基板をアニールすることを%徴とする半導体
    装置の製造方法。
JP18383281A 1981-11-18 1981-11-18 半導体装置の製造方法 Pending JPS5885538A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18383281A JPS5885538A (ja) 1981-11-18 1981-11-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18383281A JPS5885538A (ja) 1981-11-18 1981-11-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5885538A true JPS5885538A (ja) 1983-05-21

Family

ID=16142619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18383281A Pending JPS5885538A (ja) 1981-11-18 1981-11-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5885538A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60138973A (ja) * 1983-12-27 1985-07-23 Fuji Electric Corp Res & Dev Ltd 絶縁ゲ−ト型電界効果トランジスタの製造方法
JPS60200533A (ja) * 1984-03-23 1985-10-11 Nippon Telegr & Teleph Corp <Ntt> アニ−リング法及びそれに用いる装置
WO2003019636A1 (fr) * 2001-08-29 2003-03-06 Tokyo Electron Limited Procede et dispositif de production de dispositif a semiconducteur
JP2005277220A (ja) * 2004-03-25 2005-10-06 Matsushita Electric Ind Co Ltd 不純物導入方法、不純物導入装置およびこの方法を用いて形成された半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60138973A (ja) * 1983-12-27 1985-07-23 Fuji Electric Corp Res & Dev Ltd 絶縁ゲ−ト型電界効果トランジスタの製造方法
JPS60200533A (ja) * 1984-03-23 1985-10-11 Nippon Telegr & Teleph Corp <Ntt> アニ−リング法及びそれに用いる装置
WO2003019636A1 (fr) * 2001-08-29 2003-03-06 Tokyo Electron Limited Procede et dispositif de production de dispositif a semiconducteur
JP2005277220A (ja) * 2004-03-25 2005-10-06 Matsushita Electric Ind Co Ltd 不純物導入方法、不純物導入装置およびこの方法を用いて形成された半導体装置

Similar Documents

Publication Publication Date Title
US4465529A (en) Method of producing semiconductor device
US3287243A (en) Deposition of insulating films by cathode sputtering in an rf-supported discharge
US4379218A (en) Fluxless ion beam soldering process
JPS5885538A (ja) 半導体装置の製造方法
JPS5919190B2 (ja) 鉛皮膜の製造方法
JPS62133721A (ja) 基体ホルダ−
JPH0456761A (ja) 薄膜形成装置
JPH0335825B2 (ja)
KR19980041995A (ko) 경화층을 갖는 레지스트막을 제거하기 위한 방법 및 장치
JPS58111324A (ja) 半導体装置の製造方法
US5418017A (en) Method of forming oxide film
JPS5875869A (ja) 集積回路のメタライゼイシヨン
JPH03260073A (ja) 薄膜形成方法
JPS6350854B2 (ja)
JPS57160124A (en) Manufacture of thin film material
JPS59196600A (ja) 中性粒子注入法およびその装置
JPS62229844A (ja) 薄膜堆積方法
RU1800501C (ru) Способ изготовлени бипол рных транзисторов
JP2697501B2 (ja) 薄膜形成方法
JP3233868B2 (ja) 金属の表面処理方法、電極の形成方法及び電極の接合方法
JP2696987B2 (ja) 薄膜製造方法
JPS566434A (en) Manufacture of semiconductor device
JPS62259435A (ja) アニ−ル方法及びアニ−ル装置
SU1019965A1 (ru) Способ увеличени адгезии тонких металлических пленок к подложкам
JPS58131731A (ja) エネルギ−線照射方法