JP2005277220A - 不純物導入方法、不純物導入装置およびこの方法を用いて形成された半導体装置 - Google Patents
不純物導入方法、不純物導入装置およびこの方法を用いて形成された半導体装置 Download PDFInfo
- Publication number
- JP2005277220A JP2005277220A JP2004090455A JP2004090455A JP2005277220A JP 2005277220 A JP2005277220 A JP 2005277220A JP 2004090455 A JP2004090455 A JP 2004090455A JP 2004090455 A JP2004090455 A JP 2004090455A JP 2005277220 A JP2005277220 A JP 2005277220A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- plasma
- irradiating
- substrate
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 title claims abstract description 183
- 238000000034 method Methods 0.000 title claims abstract description 69
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 239000007787 solid Substances 0.000 claims abstract description 36
- 230000001678 irradiating effect Effects 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims description 85
- 239000007789 gas Substances 0.000 claims description 29
- 238000000137 annealing Methods 0.000 claims description 22
- 238000005468 ion implantation Methods 0.000 claims description 13
- 238000009826 distribution Methods 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 6
- 239000000126 substance Substances 0.000 description 19
- 229910052796 boron Inorganic materials 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000004913 activation Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000010419 fine particle Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 238000001179 sorption measurement Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000026683 transduction Effects 0.000 description 1
- 238000010361 transduction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
- H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32412—Plasma immersion ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Toxicology (AREA)
- Plasma & Fusion (AREA)
- Health & Medical Sciences (AREA)
- Analytical Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Plasma Technology (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】 ボックス型の不純物プロファイルをもつ不純物領域を形成する。
【解決手段】
固体基体の表面に所望の不純物を導入する工程と、前記導入する工程の後、前記固体基体の表面にプラズマを照射する工程を含み、ボックス型に近い不純物プロファイルを形成する。
【選択図】 図３
【解決手段】
固体基体の表面に所望の不純物を導入する工程と、前記導入する工程の後、前記固体基体の表面にプラズマを照射する工程を含み、ボックス型に近い不純物プロファイルを形成する。
【選択図】 図３
Description
本発明は、不純物導入方法、不純物導入装置およびこれを用いて形成される半導体装置に係り、特に、プラズマドーピングにおける不純物導入プロファイルの制御に関する。
近年、半導体デバイスの微細化に伴い、浅いｐｎ接合を形成する技術が求められている。
このようなｐｎ接合の形成方法としては、従来から、イオン注入が用いられている。例えば、ｎ型シリコン基板にイオン注入でボロンなどのｐ型不純物を導入した後、ハロゲンランプ等を用いて電気的に活性化することにより、ｐｎ接合が形成され、このｐｎ接合を利用した種々のデバイスが形成されている。
このイオン注入を用いて、浅い接合を形成するための種々の試みがなされており、フラッシュランプ法やレーザアニ−ル法などの各種アニ−ル法によって注入された不純物を電気的に活性化することで浅い接合を形成できるとはいうものの、イオン注入で形成できる深さには限界がある。例えば、ボロン不純物は浅く導入することが難しく、ＢイオンあるいはＢＦ2 イオンの加速エネルギーを数ｋｅＶの低エネルギーにすることは困難となり、イオン注入では、導入領域の深さは基体表面から１０ｎｍ程度が限界であった。
そこで、近年、更に浅い接合を効率よく形成可能にする手法として種々のドーピング方法が提案され、その中でプラズマドーピング技術が実用化に適するものとして注目されてきている。このプラズマドーピングは、導入すべき不純物を含有した反応ガスをプラズマ励起し、上記基体表面にプラズマ照射して不純物を導入する技術である。この技術によれば、ボロン不純物であっても深さ７ｎｍの浅い接合が形成できるとされる（例えば非特許文献１、２参照）。
このようなｐｎ接合の形成方法としては、従来から、イオン注入が用いられている。例えば、ｎ型シリコン基板にイオン注入でボロンなどのｐ型不純物を導入した後、ハロゲンランプ等を用いて電気的に活性化することにより、ｐｎ接合が形成され、このｐｎ接合を利用した種々のデバイスが形成されている。
このイオン注入を用いて、浅い接合を形成するための種々の試みがなされており、フラッシュランプ法やレーザアニ−ル法などの各種アニ−ル法によって注入された不純物を電気的に活性化することで浅い接合を形成できるとはいうものの、イオン注入で形成できる深さには限界がある。例えば、ボロン不純物は浅く導入することが難しく、ＢイオンあるいはＢＦ2 イオンの加速エネルギーを数ｋｅＶの低エネルギーにすることは困難となり、イオン注入では、導入領域の深さは基体表面から１０ｎｍ程度が限界であった。
そこで、近年、更に浅い接合を効率よく形成可能にする手法として種々のドーピング方法が提案され、その中でプラズマドーピング技術が実用化に適するものとして注目されてきている。このプラズマドーピングは、導入すべき不純物を含有した反応ガスをプラズマ励起し、上記基体表面にプラズマ照射して不純物を導入する技術である。この技術によれば、ボロン不純物であっても深さ７ｎｍの浅い接合が形成できるとされる（例えば非特許文献１、２参照）。
プラズマドーピング技術：水野文二著（第７０巻、第12号、ｐ．１４５８−１４６２（２００１）
低バイアスプラズマドーピングによってドープされたサブ０．１ミクロンｐＭＯＳＦＥＴの性能：Reliable and enhanced performances of sub-0.1 μm pMOSFETs doped by low biased Plasma Doping、Damien Lenoble 他、 VLSIシンポジウム、IEEE／日本応用物理学会共催、p.１１０、２０００年。
しかしながら、半導体デバイスの微細化は急激に進んでおり、その量産製造での接合深さの設計寸法は１００ｎｍ以下、さらに最近では６５ｎｍになろうとしている。このような中で、半導体基板表面への不純物導入において高精度の制御技術が要求されている。
すなわち、不純物導入領域の深さが５０ｎｍ以下，さらには１０ｎｍになる浅い接合の形成を安定的に制御する技術が求められている。また、浅い位置で高濃度の接合を安定して形成することは、動作速度の高速化のために重要である。
このような状況の中で、浅くかつ高濃度の不純物領域を形成することは半導体デバイスの微細化・高集積化への大きな課題となっている。
特に、浅くかつ低抵抗の不純物領域を安定して形成するためには、不純物濃度プロファイルが基板表面での変化をなだらかにすることすなわち、いわゆるボックス型（箱型）の不純物濃度プロファイルが必要である。しかしながら、極浅領域に不純物を導入する場合には、通常は表面近傍で高濃度であっても、深くなるにつれて急峻に変化するものが多く、ボックス型の制御は理想ではあるが極めて困難であるとされている。
すなわち、不純物導入領域の深さが５０ｎｍ以下，さらには１０ｎｍになる浅い接合の形成を安定的に制御する技術が求められている。また、浅い位置で高濃度の接合を安定して形成することは、動作速度の高速化のために重要である。
このような状況の中で、浅くかつ高濃度の不純物領域を形成することは半導体デバイスの微細化・高集積化への大きな課題となっている。
特に、浅くかつ低抵抗の不純物領域を安定して形成するためには、不純物濃度プロファイルが基板表面での変化をなだらかにすることすなわち、いわゆるボックス型（箱型）の不純物濃度プロファイルが必要である。しかしながら、極浅領域に不純物を導入する場合には、通常は表面近傍で高濃度であっても、深くなるにつれて急峻に変化するものが多く、ボックス型の制御は理想ではあるが極めて困難であるとされている。
本発明は、前記実情に鑑みてなされたもので、極めて浅く、安定した不純物導入を高精度に実現することを目的とする。
また、本発明は、いわゆるボックス型の不純物プロファイルをもつ不純物領域を形成することを目的とする。
また、本発明は、特に、超浅の不純物領域を安定して形成することを目的とする。
また、本発明は、いわゆるボックス型の不純物プロファイルをもつ不純物領域を形成することを目的とする。
また、本発明は、特に、超浅の不純物領域を安定して形成することを目的とする。
本発明の不純物導入方法は、固体基体の表面に所望の不純物を導入する工程と、前記導入する工程の後、前記固体基体の表面にプラズマを照射する工程を含むことを特徴とする。
すなわち、固体基体の表面に所望の不純物を導入する工程の後、前記固体基体の表面に低エネルギーのプラズマを照射することで、極表面にある不純物（ボロン：Ｂ）を縦方向のエネルギーでノックオンし、縦方向の運動エネルギーを不純物に付与することにより、深さ方向に不純物を叩き込む。そしてある程度（１０ｎｍ）の深さ位置に導入された不純物はそれ以上この低エネルギーのプラズマで叩き込まれることはなく、極表面にある不純物のみが１０ｎｍ程度の深さ位置にまで導入される。これにより、浅い位置での不純物濃度を増大させることができる。
またこの現象は、プラズマの運動エネルギーを固体基体表面に垂直に供給することにより、横方向の拡がりなしに、浅い位置で高濃度の不純物領域を形成することができる。このようにしてボックス型の不純物濃度プロファイルを得ることができる。
イオン注入やプラズマドーピングで導入したボロンなどの不純物のアニール前の深さ方向での不純物濃度プロファイルは、アニール後の浅い活性化層の電気特性に影響を及ぼす。すなわち、活性化層の深さが同じ条件であれば、活性化層のシート抵抗が最も低くなるのはアニール後の不純物の深さ濃度プロファイルが縦軸に不純物濃度をとり横軸に深さをとったグラフで濃度分布がボックス型に分布する場合である。ここで、アニール前の不純物の深さ濃度プロファイルが箱型に近い場合、アニール後の不純物の深さ濃度プロファイルはよりボックス型にしやすい。
そして、このような不純物プロファイルをもつ固体基体に、フラッシュランプアニールなどの高温短時間で熱処理することにより、アニール前のアニール後の不純物の深さ濃度プロファイルは、アニール前の濃度プロファイルとほぼ同じとなる。フラッシュランプアニール法は、シート抵抗の低い活性化層を形成するために、不純物の拡散をほとんど起こさせない活性化方法として開発されたもので、これを適用することによりシート抵抗の低減を図ることができ、デバイスの高速化を図ることができる。すなわち、このように、アニール前の不純物の濃度プロファイルを箱型にすることにより、活性化層のシート抵抗を低減することができる。
このように本発明によれば、不純物の導入後にプラズマ照射を行なうことにより、極めて容易に、イオン注入やプラズマドーピングで導入したボロンなどの不純物の濃度プロファイルを箱型にすることができる。
本発明の方法は、前記プラズマを照射する工程が、前記半導体基板中で、不活性であるプラズマを照射する工程を含むものを含む。
この方法により、半導体を構成するシリコンなどの元素と反応することなく半導体基板中に導入された不純物の濃度プロファイルを箱型にすることができる。
この方法により、半導体を構成するシリコンなどの元素と反応することなく半導体基板中に導入された不純物の濃度プロファイルを箱型にすることができる。
また本発明の方法は、前記プラズマを照射する工程が、前記半導体基板中で、前記不純物が所望の不純物プロファイルをもつようにプラズマ照射条件を調整する工程を含む。
所望のプロファイルをもつように調整しつつプラズマ照射することにより、所望の不純物プロファイルを実現することができる。
所望のプロファイルをもつように調整しつつプラズマ照射することにより、所望の不純物プロファイルを実現することができる。
また本発明の方法は、前記プラズマを照射する工程は、希ガス元素の少なくとも１種を含むプラズマを照射する工程を含むものを含む。
この方法によれば、希ガス元素の少なくとも１種を含むプラズマを照射することにより、不本意な反応を生じるようなこともなく不純物へのエネルギー付与を良好に実現することができる。
この方法によれば、希ガス元素の少なくとも１種を含むプラズマを照射することにより、不本意な反応を生じるようなこともなく不純物へのエネルギー付与を良好に実現することができる。
更に本発明の方法は、前記プラズマを照射する工程が、Ｈｅプラズマを照射する工程を含むものを含む。
この方法によれば、Ｈｅの質量は小さいため、衝突によりエネルギーの大部分を不純物に与えることができ、効率よく不純物の導入を実現することができる。
この方法によれば、Ｈｅの質量は小さいため、衝突によりエネルギーの大部分を不純物に与えることができ、効率よく不純物の導入を実現することができる。
また本発明の方法は、前記プラズマを照射する工程は、水素を含むプラズマを照射する工程を含むものを含む。
水素はアニ−ル時に外方拡散により基体中から外に抜け出しやすいため、この方法によれば、アニ−ル後に基体中の水素残留量が少なく、基体の特性、特に半導体特性に与える影響が少ないため望ましい。
水素はアニ−ル時に外方拡散により基体中から外に抜け出しやすいため、この方法によれば、アニ−ル後に基体中の水素残留量が少なく、基体の特性、特に半導体特性に与える影響が少ないため望ましい。
本発明の方法は、不純物を導入する工程が、プラズマドーピング工程を含むものを含む。
この方法によれば、極めて低いエネルギーで粒子を固体基体に導入するので、より浅い不純物導入層を効率良く形成できる。したがってより浅い接合の形成が可能となる。
この方法によれば、極めて低いエネルギーで粒子を固体基体に導入するので、より浅い不純物導入層を効率良く形成できる。したがってより浅い接合の形成が可能となる。
本発明の方法は、不純物を導入する工程が、イオン注入工程を含むものを含む。
この方法によれば、制御性、面内均一性が良いためである。さらに低エネルギーイオン注入を用いることが望ましい。これは浅い注入が可能であり、本発明の目的である浅い接合形成に適しているからである。
この方法によれば、制御性、面内均一性が良いためである。さらに低エネルギーイオン注入を用いることが望ましい。これは浅い注入が可能であり、本発明の目的である浅い接合形成に適しているからである。
本発明の方法は、不純物を導入する工程が、ガスドーピング工程を含むものを含む。
ガスドーピングは、イオンではなく、電気的に中性のガス状態の不純物を用いて、ガス分子の半導体基板への吸着、浸透を利用して不純物を導入する方法であるが、この方法によれば、極めて低いエネルギーで粒子を固体基体に導入するので、より浅い不純物導入層を効率良く形成できる。したがってより浅い接合の形成が可能となる。
ガスドーピングは、イオンではなく、電気的に中性のガス状態の不純物を用いて、ガス分子の半導体基板への吸着、浸透を利用して不純物を導入する方法であるが、この方法によれば、極めて低いエネルギーで粒子を固体基体に導入するので、より浅い不純物導入層を効率良く形成できる。したがってより浅い接合の形成が可能となる。
また本発明の不純物導入装置は、固体基体の表面に所望の不純物を導入する不純物導入手段と、前記固体基体の表面にプラズマを照射して前記不純物の固体基体中での濃度分布を調整する調整手段と、導入された不純物を活性化するアニール手段とを具備したことを特徴とする。
また本発明の装置は、チャンバーと、前記チャンバー内に設置される固体基体の表面に不純物を導入する不純物導入手段と、前記固体基体の表面にプラズマを生成するプラズマ生成手段と、前記チャンバー内で前記固体基体をアニ−ルするアニ−ル手段とを具備している。
この装置によれば、不純物の導入とその濃度分布の調整と電気的な活性化を作業性の観点から効率よく行なうことができる。
この装置によれば、不純物の導入とその濃度分布の調整と電気的な活性化を作業性の観点から効率よく行なうことができる。
また本発明の半導体装置は、不純物プロファイルが深さ４ｎｍ位置で表面における不純物濃度の１０分の１以上となるように形成される。
また本発明の半導体装置は、不純物プロファイルが深さ７ｎｍ位置で表面における不純物濃度の１００分の１以上となるように形成される。
また本発明の半導体装置は、不純物プロファイルが深さ７ｎｍ位置で表面における不純物濃度の１００分の１以上となるように形成される。
望ましくは、本発明の不純物導入装置は、不純物を含有する物質をプラズマ励起し、励起された前記物質より前記不純物を固体基体内に導入する不純物導入装置であって、前記固体基体を配置するチャンバーと、前記チャンバー内へ前記物質を一定量供給する手段と、前記チャンバー内を真空排気する手段と、前記一定量の物質をプラズマにするプラズマ発生手段とを備えている。そして、前記物質を一定量供給する手段は、前記物質を計量し貯蔵する機構を有し、この機構は、貯蔵容器の容積、圧力、温度を制御し前記物質を一定量に保持するようになっている。更に、上記貯蔵の容器は、上記基体に導入する不純物量に対応する量の物質が収納されるようになっている。
この構成により、大口径の半導体基板あるいは液晶表示基板である基体への不純物導入が短時間で枚葉処理できる。このために、この装置を用いて形成される半導体デバイスあるいは液晶表示デバイスの量産能力が向上し、生産コスト低減が可能になる。なお、前記物質は、気体、微粒子あるいは微細液滴である。
例えば気体としては、Ｂ2Ｈ6、ＢＦ3、ＡｓＨ3、ＰＨ3のいずれかを含む。また微粒子あるいは固体としては、Ｂ、Ａｓ、Ｐ、Ｓｂ，Ｉｎ，Ａｌのいずれかを用いることができる。ここで液滴とはこれらの微粒子や気体を溶解もしくは混濁させたものをいう。またこの他表面を覆うように形成する場合もある。
また、プラズマを発生させるタイミングは、固体基体表面近傍における不純物濃度のプロファイルをシミュレーションし、この結果に基づいて、行うようにしてもよい。さらにまた不純物濃度のプロファイルのシミュレーションに代えて、気体、微粒子または微細液滴の流速、気体分子数、圧力の群から選ばれる少なくとも１つを測定し、その標準偏差が２％未満に到達した状態でプラズマを発生させるようにしてもよい。
なお本発明は、不純物導入においてプロファイルを高精度に制御することを可能にするもので、固体基体表面で物質を平衡状態にしたのちプラズマ励起する点、固体基体表面の物質を調整する点、固体基体表面でプラズマが所望の分布を生じるように固体基体表面の物質を調整するもの、あるいはこれらの組み合わせを含み、これらの方法により、所望のプロファイルのプラズマドーピングを可能にするものである。
本発明の不純物導入方法によれば、基板表面に不純物を導入した後にＨｅプラズマなどの活性をもたないプラズマを用いたプラズマ処理を行なうことで箱型に近いプロファイルをもつ不純物領域を形成することが可能となる。
（第１の実施の形態）
以下、本発明の第１の実施の形態について図１と図２を用いて説明する。この不純物導入装置は、基体の表面近傍における物質の分布を調整することにより、不純物導入プロファイルを調整できるように構成されたことを特徴とする。図１は本発明の不純物導入装置を模式的に示した断面図である。
以下、本発明の第１の実施の形態について図１と図２を用いて説明する。この不純物導入装置は、基体の表面近傍における物質の分布を調整することにより、不純物導入プロファイルを調整できるように構成されたことを特徴とする。図１は本発明の不純物導入装置を模式的に示した断面図である。
この不純物導入装置１００は、図１に示すように、装置内で、プラズマドーピング、プラズマ照射、アニ−ルが順次実行できるように構成されたものである。即ちこの装置は、真空チャンバー１５内に配設された下部電極１４を兼ねるサセプタに被処理基板１３としての半導体基板を設置し、この基板表面近傍に、プラズマ発生領域を形成し、プラズマドーピングおよびプラズマ照射を実現するものである。高周波電源１から、マッチングボックス２を介してコイル３が取り付けられており、このコイル３と下部電極１４との間に高周波電力が供給される。また下部電極１４は、ＤＣ電源１０に接続されるとともに高周波電源１２に対して、マッチングボックス１１を介して接続されている。
また、真空チャンバー１５の真空度はコンダクタンスバルブ７を介して接続されたターボ分子ポンプ６及びドライポンプ８で調整される。また下部電極１４はサーキュレータ９によって回転可能に形成されている。またこのチャンバーには、Ｈｅガスなどの不活性ガスをチャンバー内に供給するための不活性ガス用のマスフローコントローラ４とこれに対向した位置にジボランガスを導入するための不純物ガス用のマスフローコントローラ５が形成されている。
このようにして不純物導入装置の本体部が構成されるが、この装置は枚葉型でしかも急速処理を可能にするために、全体の容積とくに真空チャンバー１５の容積が必要最小限になるように構成することが重要である。ここで、プラズマ発生領域は、ヘリコン波プラズマ源、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）プラズマ源等を用いて形成するのが望ましい。このようなプラズマ源により、被処理基板１３に導入するための不純物あるいはプラズマ照射のためのガスを含有する物質、ここではＢ2Ｈ6およびＨｅガスをそれぞれの工程でプラズマ励起する。
上記不純物を含有するガス物質の供給系では、マスフローコントローラ４、５を介して真空チャンバー１５に一定量供給される。この供給量はマスフローコントローラ４、５、真空チャンバー１５の容積、温度、真空度で決定され、それぞれ温度計および圧力計でモニターされ、図示しないがそれぞれの温度制御部、圧力制御部でガス温度、圧力が安定的に制御されている。
そして、ガス供給は、マスフローコントローラー４，５を通して行うが、圧力制御により厳密に規定することができる。ここで、ガスは、Ｂ2Ｈ6、ＢＦ3、ＡｓＨ3、ＰＨ3、あるいはこれらを不活性ガス希釈したものである。
本発明の不純物導入装置は、不純物を含有する物質をプラズマ励起し不純物を基板にドーピングするものであるが、反応ガスを連続的に反応チャンバーに供給しプラズマ生成するＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）のようなドライエッチングあるいはＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）と異なり、本発明の不純物導入装置では、基板への不純物導入量（ドーズ量）に対応した一定量のガスを高精度にプラズマ化できるものである。この構成により、極めて浅い深さの不純物導入が可能となり、高精度に不純物の導入深さの制御が可能となる。
また、極めて浅い接合を形成するように半導体基板(固体基体)への不純物導入が急速処理で高精度かつ高濃度に可能になり、短時間で枚葉処理できるようになる。このために、高精度で信頼性の高い半導体デバイスを生産性よく形成することが可能となる。また液晶表示基板に用いた場合には、液晶を搭載するガラス基板上に形成したシリコン薄膜に、微細な不純物領域を形成しＴＦＴを配列することにより、微細なアクティブマトリックス型の液晶表示デバイスを形成することができるとともに、量産能力が向上し、生産コストの低減が可能となる。
図１に示した不純物導入装置において、サセプタとしての下部電極１４を兼ねるサセプタに直流（ＤＣ）電源１０あるいは高周波電源１２を取り付けてもよい。ここで、この高周波電源は周波数が１００ｋＨｚ〜１０ＭＨｚである。これらの電源により生成したプラズマと被処理基板１３との間に数ｅＶ〜１ｋｅＶ範囲のＤＣ電位を形成できるようになる。また、サセプタとしての下部電極１４を回転するサーキュレータ９により被処理基板１４に水平面上で例えば１０ｒｐｍ程度の回転を加えることで、被処理基板１３面内での不純物ドーズ量の均一性が更に向上する。
また、不純物ガス用のマスフローコントローラを介して不純物を含有する物質としては、上述したような常温・常圧で気体であるもの以外に、Ｂ、Ａｓ、Ｐ、Ｓｂ、Ｉｎ、Ａｌ、Ｓｉの微粒子のような固体、上記不純物を含有する液体あるいは、固体微粒子を液体で被覆したものなどを用いてもよい。但し、この場合には、図１で示した供給系は少し異なったものになるが、不純物を含有する物質が一定量供給できるようになっていることが必要である。
次に、本発明の不純物導入方法を図１及び図２を参照しつつ説明する。図２は本発明の実施の形態の不純物導入工程を模式的に示す工程断面図である。
まず、図２（ａ）に示すように、抵抗率１０Ωｃｍ ３００ｍｍφ径のｎ型シリコン基板１３ｎの表面にフォトリソグラフィによりマスクＭを形成する。このようにマスクＭの形成されたｎ型シリコン基板１３ｎからなる被処理基板１３を、このサセプタとしての下部電極１４上に載置し、静電吸着により固定させる。そして、ターボ分子ポンプ６及びドライポンプ８を作動させ真空チャンバー１５内の真空度を１０-5Ｐａ程度にする。
まず、図２（ａ）に示すように、抵抗率１０Ωｃｍ ３００ｍｍφ径のｎ型シリコン基板１３ｎの表面にフォトリソグラフィによりマスクＭを形成する。このようにマスクＭの形成されたｎ型シリコン基板１３ｎからなる被処理基板１３を、このサセプタとしての下部電極１４上に載置し、静電吸着により固定させる。そして、ターボ分子ポンプ６及びドライポンプ８を作動させ真空チャンバー１５内の真空度を１０-5Ｐａ程度にする。
この状態にした後、マスフローコントローラ５を介してＨｅで希釈した濃度５％のジボランＢ2Ｈ6を一定量真空チャンバー１５内に供給するとともに、ＤＣ電源１０及び高周波電源１、１２により真空チャンバー１５内に充満するジボランＢ2Ｈ6をプラズマ励起し、被処理基板表面にプラズマドーピングを行なう。このとき真空チャンバー内のガス圧は２．５Ｐａ、バイアス６０Ｖで７秒間の処理を続行した。
続いて、１００％Ｈｅガスをマスフローコントローラ４を介してバイアス７５Ｖで６０秒間プラズマに曝し、Ｈｅプラズマ後処理を行なった。このとき真空チャンバー内の圧力は０．９Ｐａに調整した。なお、被処理基板は基体温度の上昇を防ぐために下部電極１４には冷却機構がついている。このため、被処理基板の表面温度は１００℃を上限としてそれ以上は上昇しないようになっている。
このようにして、図２（ｂ）に示すように、マスクＭから露呈する領域に深さ７ｎｍ程度のＰ型の不純物領域１３Ｐが形成される。
この状態でＳＩＭＳを用いて不純物プロファイルを測定した。その結果を図３に曲線ａで示す。比較のために、比較例１としてＨｅプラズマ後処理前すなわち、プラズマドーピング後の不純物プロファイルを曲線ｂに示す。図３では縦軸はボロン濃度（ｃｍ-3）、横軸は深さ（ｎｍ）とした。これらの比較から、Ｈｅプラズマ後処理を行なうことにより、不純物濃度プロファイルがボックス型により近づいていることがわかる。
この図から、本発明の方法で形成した不純物領域１３Ｐの不純物プロファイルは深さ４ｎｍ位置で表面における不純物濃度の１０分の１以上、深さ７ｎｍ位置で表面における不純物濃度の１００分の１以上となっている。これに対し、プラズマドーピング後の不純物プロファイルは表面から急峻に低下している。
このメカニズムについては明確ではないが、本発明によれば、Ｂ原子がＨｅイオンのノックオン効果で深い領域に移動したためと考えられる。すなわち低エネルギーのプラズマ（低エネルギーHeプラズマ）で叩くことにより、極表面にある不純物（B）を叩きこむものと考えられる。そしてある程度深く（10 nm）まで導入されたBは、Heプラズマで叩かれることはなくなるため、極表面のものが深くまで入り、ある程度深くまで移動したものは、それ以上深くまで移動することがないため、図３に曲線ａで示したようなプロファイルを得ることができるものと考えられる。そしてこの叩き込みすなわちノックオンは、基本的に深さ方向に運動エネルギーを与えるためで、縦方向に選択的にボロン元素が移動することになり、横方向への拡散は、Ｓｉ元素との衝突で若干は発生するものの極めて少なく、微細かつ浅い不純物領域を高精度に形成することが可能となる。ここで用いた測定装置は、４桁程度の範囲でしか測定不能であり、多数の点が点在してみえる領域は測定不能領域である。
比較のため、比較例２として、近年極めて有効であるとされている、Ｇｅ−ＰＡＩ即ち、ゲルマニウムイオン注入による前処理を行ない、不純物領域を形成した。これはあらかじめ被処理基板表面をゲルマニウムイオン注入によりアモルファス化した後ＢＦ2イオンを注入することによって得られるもので、現状では最高の高精度の不純物プロファイルコントロールが可能であるとされている技術である。この結果を図４に曲線ｂで示す。上述した本発明の実施の形態の不純物濃度プロファイルを曲線ａに示す。これらの比較からも本発明の方法で得た不純物領域は、よりボックス型に近い不純物プロファイルを形成していることがわかる。
この後、図１では示さなかったがマルチチャンバー構成の別チャンバー内でＲＴＡ（急速熱処理）やフラッシュランプアニ−ルを施す。このようにして、本発明の不純物導入方法では、被処理基板１３表面近傍に均一で浅い不純物領域を形成することができる。
このように、本発明の方法により、Ｈｅプラズマ後処理により、プラズマドーピングによる浅い接合プロファイルを箱型に近づけることが可能である。
このように、本発明の方法により、Ｈｅプラズマ後処理により、プラズマドーピングによる浅い接合プロファイルを箱型に近づけることが可能である。
尚、上述した被処理基板１３へのプラズマ照射により、導入する不純物を含有する物質が、被処理基板１３表面あるいはその内部に、吸着形態あるいは低エネルギー（数ｅＶ〜１ｋｅＶ）イオン注入形態で導入される。ここで、吸着形態では、上記被処理基板５表面に、上記物質が物理吸着すると共に、主に、上記プラズマ励起で生成する上記物質の中性ラジカルのような活性種が化学吸着する。
これに対し変形例として不純物の導入方法として、プラズマドーピングに代えてイオン注入法あるいはガスドーピング法などを用いてもよい。
なお、ここで用いるプラズマとしては、ヘリコン波プラズマ、ＥＣＲプラズマ、平行プラズマ等、適宜選択可能である。
（第２の実施の形態）
以上の実施の形態では、半導体デバイスを形成する半導体基板を被処理基板として説明してきたが、本発明は、被処理基板が液晶表示デバイスを形成するガラス基板であって、マトリックス基板を構成する場合でも全く同様に適用可能である。
以上の実施の形態では、半導体デバイスを形成する半導体基板を被処理基板として説明してきたが、本発明は、被処理基板が液晶表示デバイスを形成するガラス基板であって、マトリックス基板を構成する場合でも全く同様に適用可能である。
また、本発明は、上記の実施の形態に限定されることなく、本発明の技術思想の範囲内において、実施の形態は適宜に変更可能である。
なお、前記実施の形態では、減圧下で不純物を導入する方法について説明したが、常圧下で導入することも可能である。
以上説明してきたように本発明は、不純物導入後、Ｈｅなどのガスプラズマによって浅い位置に不純物をノックオンすることにより、ボックス型に近い不純物プロファイルを得ることができるため、基板表面に絶縁膜を介してシリコン薄膜を形成したＳＯＩ（silicon on insulator）基板上へのＤＲＡＭの形成、薄膜トランジスタ（ＴＦＴ）を含む液晶駆動回路を集積化した液晶パネルの形成など、微細化、高集積化に耐えうる不純物領域の形成に適用可能である。
１ 高周波電源
２ マッチングボックス
３ コイル
４，５ マスフローコントローラー
６ ターボ分子ポンプ
７ コンダクタンスバルブ
８ ドライポンプ
９ サーキュレータ
１０ ＤＣ電源
１１ マッチングボックス
１２ 高周波電源
１３ 被処理基板
１３ｎ ｎ型シリコン基板
１３ｐ ｐ型不純物領域
Ｍ マスク
１４ 下部電極
１５ 真空チャンバー
１００ 装置
２ マッチングボックス
３ コイル
４，５ マスフローコントローラー
６ ターボ分子ポンプ
７ コンダクタンスバルブ
８ ドライポンプ
９ サーキュレータ
１０ ＤＣ電源
１１ マッチングボックス
１２ 高周波電源
１３ 被処理基板
１３ｎ ｎ型シリコン基板
１３ｐ ｐ型不純物領域
Ｍ マスク
１４ 下部電極
１５ 真空チャンバー
１００ 装置
Claims (13)
- 固体基体の表面に所望の不純物を導入する工程と、
前記導入する工程の後、前記固体基体の表面にプラズマを照射する工程を含むことを特徴とする不純物の導入方法。 - 請求項１に記載の不純物の導入方法であって、
前記固体基体は半導体基板であり、
前記プラズマを照射する工程は、前記半導体基板中で、不活性であるプラズマを照射する工程を含む不純物の導入方法。 - 請求項１または２に記載の不純物の導入方法であって、
前記プラズマを照射する工程は、前記半導体基板中で、前記不純物が所望の不純物プロファイルをもつようにプラズマを照射する工程を含む不純物の導入方法。 - 請求項１乃至３のいずれかに記載の不純物の導入方法であって、
前記プラズマを照射する工程は、希ガス元素の少なくとも１種を含むプラズマを照射する工程を含む不純物の導入方法。 - 請求項４のいずれかに記載の不純物の導入方法であって、
前記プラズマを照射する工程は、Ｈｅプラズマを照射する工程を含む不純物の導入方
法。 - 請求項１乃至３のいずれかに記載の不純物の導入方法であって、
前記プラズマを照射する工程は、水素を含むプラズマを照射する工程を含む不純物の導入方法。 - 請求項１乃至６のいずれかに記載の不純物の導入方法であって、
不純物を導入する工程が、プラズマドーピング工程を含む不純物の導入方法。 - 請求項１乃至６のいずれかに記載の不純物の導入方法であって、
不純物を導入する工程が、イオン注入工程を含む不純物の導入方法。 - 請求項１乃至６のいずれかに記載の不純物の導入方法であって、
不純物を導入する工程が、ガスドーピング工程を含む不純物の導入方法。 - 固体基体の表面に所望の不純物を導入する不純物導入手段と、
前記固体基体の表面にプラズマを照射して前記不純物の固体基体中での濃度分布を調整する調整手段と、
導入された不純物を活性化するアニール手段とを具備した不純物導入装置。 - 請求項１０記載の不純物導入装置であって、
チャンバーと、
前記チャンバー内に設置される固体基体の表面に不純物を導入する不純物導入手段と、
前記固体基体の表面にプラズマを生成するプラズマ生成手段と、
前記チャンバー内で前記固体基体をアニ−ルするアニ−ル手段とを具備した不純物導入装置。 - 請求項１乃至９のいずれかに記載の不純物導入方法を用いて形成され、
不純物プロファイルが深さ４ｎｍ位置で表面における不純物濃度の１０分の１以上となるように形成された半導体装置。 - 請求項１２の半導体装置であって、
不純物プロファイルが深さ７ｎｍ位置で表面における不純物濃度の１００分の１以上となるように形成された半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004090455A JP2005277220A (ja) | 2004-03-25 | 2004-03-25 | 不純物導入方法、不純物導入装置およびこの方法を用いて形成された半導体装置 |
| US10/599,205 US7682954B2 (en) | 2004-03-25 | 2005-03-17 | Method of impurity introduction, impurity introduction apparatus and semiconductor device produced with use of the method |
| PCT/JP2005/004790 WO2005093800A1 (ja) | 2004-03-25 | 2005-03-17 | 不純物導入方法、不純物導入装置およびこの方法を用いて形成された半導体装置 |
| CNA200580009622XA CN1934681A (zh) | 2004-03-25 | 2005-03-17 | 杂质引入方法、杂质引入设备及利用该方法形成的半导体器件 |
| TW094109296A TW200603291A (en) | 2004-03-25 | 2005-03-25 | Method of impurity introduction, impurity introduction apparatus and semiconductor device produced with use of the method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004090455A JP2005277220A (ja) | 2004-03-25 | 2004-03-25 | 不純物導入方法、不純物導入装置およびこの方法を用いて形成された半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005277220A true JP2005277220A (ja) | 2005-10-06 |
Family
ID=35056461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004090455A Pending JP2005277220A (ja) | 2004-03-25 | 2004-03-25 | 不純物導入方法、不純物導入装置およびこの方法を用いて形成された半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7682954B2 (ja) |
| JP (1) | JP2005277220A (ja) |
| CN (1) | CN1934681A (ja) |
| TW (1) | TW200603291A (ja) |
| WO (1) | WO2005093800A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010018797A1 (ja) * | 2008-08-15 | 2010-02-18 | 株式会社アルバック | プラズマドーピング方法及び半導体装置の製造方法 |
| JP2011517849A (ja) * | 2008-03-14 | 2011-06-16 | アプライド マテリアルズ インコーポレイテッド | プラズマイオン注入中にドーパント濃度を測定するための方法 |
| JP2012178474A (ja) * | 2011-02-25 | 2012-09-13 | Ulvac Japan Ltd | 不純物導入方法 |
| JP2012253188A (ja) * | 2011-06-02 | 2012-12-20 | Sumitomo Heavy Ind Ltd | プラズマ処理装置及び基板処理方法 |
| JP2013045826A (ja) * | 2011-08-23 | 2013-03-04 | Ulvac Japan Ltd | プラズマドーピング方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8288257B2 (en) * | 2008-10-31 | 2012-10-16 | Applied Materials, Inc. | Doping profile modification in P3I process |
| US8361856B2 (en) | 2010-11-01 | 2013-01-29 | Micron Technology, Inc. | Memory cells, arrays of memory cells, and methods of forming memory cells |
| US8329567B2 (en) | 2010-11-03 | 2012-12-11 | Micron Technology, Inc. | Methods of forming doped regions in semiconductor substrates |
| US8450175B2 (en) | 2011-02-22 | 2013-05-28 | Micron Technology, Inc. | Methods of forming a vertical transistor and at least a conductive line electrically coupled therewith |
| US8569831B2 (en) | 2011-05-27 | 2013-10-29 | Micron Technology, Inc. | Integrated circuit arrays and semiconductor constructions |
| JP2013026345A (ja) * | 2011-07-19 | 2013-02-04 | Toshiba Corp | 半導体装置の製造方法 |
| US9036391B2 (en) | 2012-03-06 | 2015-05-19 | Micron Technology, Inc. | Arrays of vertically-oriented transistors, memory arrays including vertically-oriented transistors, and memory cells |
| US9129896B2 (en) | 2012-08-21 | 2015-09-08 | Micron Technology, Inc. | Arrays comprising vertically-oriented transistors, integrated circuitry comprising a conductive line buried in silicon-comprising semiconductor material, methods of forming a plurality of conductive lines buried in silicon-comprising semiconductor material, and methods of forming an array comprising vertically-oriented transistors |
| US9006060B2 (en) | 2012-08-21 | 2015-04-14 | Micron Technology, Inc. | N-type field effect transistors, arrays comprising N-type vertically-oriented transistors, methods of forming an N-type field effect transistor, and methods of forming an array comprising vertically-oriented N-type transistors |
| US9478550B2 (en) | 2012-08-27 | 2016-10-25 | Micron Technology, Inc. | Arrays of vertically-oriented transistors, and memory arrays including vertically-oriented transistors |
| US9111853B2 (en) | 2013-03-15 | 2015-08-18 | Micron Technology, Inc. | Methods of forming doped elements of semiconductor device structures |
| CN109473347B (zh) * | 2018-12-06 | 2021-08-06 | 北京大学 | 一种向硅中引入杂质并将杂质激活的方法 |
| CN109473346B (zh) * | 2018-12-06 | 2021-04-20 | 北京大学 | 一种向砷化镓材料引入杂质并加以激活的方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5885538A (ja) * | 1981-11-18 | 1983-05-21 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS58111324A (ja) * | 1981-12-25 | 1983-07-02 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS60138973A (ja) * | 1983-12-27 | 1985-07-23 | Fuji Electric Corp Res & Dev Ltd | 絶縁ゲ−ト型電界効果トランジスタの製造方法 |
| JPH01111320A (ja) * | 1987-10-26 | 1989-04-28 | Matsushita Electric Ind Co Ltd | 不純物の拡散方法 |
| JPH07142421A (ja) * | 1993-11-22 | 1995-06-02 | Nec Corp | 半導体装置のシャロージャンクション形成方法および形成装置 |
| JP2006503422A (ja) * | 2002-05-10 | 2006-01-26 | バリアン・セミコンダクター・イクイップメント・アソシエーツ・インコーポレーテッド | ドーパント・プロファイリングのための方法及びシステム |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153119A (ja) * | 1984-01-20 | 1985-08-12 | Fuji Electric Corp Res & Dev Ltd | 不純物拡散方法 |
| JP2610898B2 (ja) * | 1987-10-26 | 1997-05-14 | 松下電器産業株式会社 | 微細パターン形成方法 |
| US5990516A (en) * | 1994-09-13 | 1999-11-23 | Kabushiki Kaisha Toshiba | MOSFET with a thin gate insulating film |
| TW388087B (en) * | 1997-11-20 | 2000-04-21 | Winbond Electronics Corp | Method of forming buried-channel P-type metal oxide semiconductor |
| JP4447065B2 (ja) * | 1999-01-11 | 2010-04-07 | 富士電機システムズ株式会社 | 超接合半導体素子の製造方法 |
| JP3160263B2 (ja) * | 1999-05-14 | 2001-04-25 | キヤノン販売株式会社 | プラズマドーピング装置及びプラズマドーピング方法 |
| JP4304884B2 (ja) * | 2001-06-06 | 2009-07-29 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP4090225B2 (ja) | 2001-08-29 | 2008-05-28 | 東京エレクトロン株式会社 | 半導体装置の製造方法、及び、基板処理方法 |
| US6890605B2 (en) * | 2001-09-25 | 2005-05-10 | Jsr Corporation | Method of film formation, insulating film, and substrate for semiconductor |
| US6555451B1 (en) * | 2001-09-28 | 2003-04-29 | The United States Of America As Represented By The Secretary Of The Navy | Method for making shallow diffusion junctions in semiconductors using elemental doping |
-
2004
- 2004-03-25 JP JP2004090455A patent/JP2005277220A/ja active Pending
-
2005
- 2005-03-17 WO PCT/JP2005/004790 patent/WO2005093800A1/ja active Application Filing
- 2005-03-17 CN CNA200580009622XA patent/CN1934681A/zh active Pending
- 2005-03-17 US US10/599,205 patent/US7682954B2/en active Active
- 2005-03-25 TW TW094109296A patent/TW200603291A/zh unknown
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5885538A (ja) * | 1981-11-18 | 1983-05-21 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS58111324A (ja) * | 1981-12-25 | 1983-07-02 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS60138973A (ja) * | 1983-12-27 | 1985-07-23 | Fuji Electric Corp Res & Dev Ltd | 絶縁ゲ−ト型電界効果トランジスタの製造方法 |
| JPH01111320A (ja) * | 1987-10-26 | 1989-04-28 | Matsushita Electric Ind Co Ltd | 不純物の拡散方法 |
| JPH07142421A (ja) * | 1993-11-22 | 1995-06-02 | Nec Corp | 半導体装置のシャロージャンクション形成方法および形成装置 |
| JP2006503422A (ja) * | 2002-05-10 | 2006-01-26 | バリアン・セミコンダクター・イクイップメント・アソシエーツ・インコーポレーテッド | ドーパント・プロファイリングのための方法及びシステム |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011517849A (ja) * | 2008-03-14 | 2011-06-16 | アプライド マテリアルズ インコーポレイテッド | プラズマイオン注入中にドーパント濃度を測定するための方法 |
| WO2010018797A1 (ja) * | 2008-08-15 | 2010-02-18 | 株式会社アルバック | プラズマドーピング方法及び半導体装置の製造方法 |
| US8383496B2 (en) | 2008-08-15 | 2013-02-26 | Kazuhiko Tonari | Plasma doping method and manufacturing method of semiconductor device |
| US8440551B2 (en) | 2008-08-15 | 2013-05-14 | Ulvac, Inc. | Plasma doping method and manufacturing method of semiconductor device |
| JP5461404B2 (ja) * | 2008-08-15 | 2014-04-02 | 株式会社アルバック | プラズマドーピング方法及び半導体装置の製造方法 |
| JP2012178474A (ja) * | 2011-02-25 | 2012-09-13 | Ulvac Japan Ltd | 不純物導入方法 |
| JP2012253188A (ja) * | 2011-06-02 | 2012-12-20 | Sumitomo Heavy Ind Ltd | プラズマ処理装置及び基板処理方法 |
| JP2013045826A (ja) * | 2011-08-23 | 2013-03-04 | Ulvac Japan Ltd | プラズマドーピング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080142931A1 (en) | 2008-06-19 |
| WO2005093800A1 (ja) | 2005-10-06 |
| CN1934681A (zh) | 2007-03-21 |
| TW200603291A (en) | 2006-01-16 |
| US7682954B2 (en) | 2010-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7682954B2 (en) | Method of impurity introduction, impurity introduction apparatus and semiconductor device produced with use of the method | |
| JP5102495B2 (ja) | プラズマドーピング方法 | |
| KR100739837B1 (ko) | 불순물 도입 방법 및 불순물 도입 장치 | |
| US7759254B2 (en) | Method for forming impurity-introduced layer, method for cleaning object to be processed apparatus for introducing impurity and method for producing device | |
| US8187971B2 (en) | Method to alter silicide properties using GCIB treatment | |
| JP4447555B2 (ja) | 不純物導入の制御方法 | |
| JP5237820B2 (ja) | プラズマドーピング方法 | |
| JP2008547229A (ja) | 置換ゲート電界効果トランジスタ、及びその製造方法 | |
| JP2004179592A (ja) | プラズマドーピング方法およびデバイス | |
| WO2005119745A1 (ja) | 不純物導入方法 | |
| JP2012507867A (ja) | Ｐ３ｉプロセスにおけるドーピングプロファイルの調整 | |
| WO2004109785A1 (ja) | 不純物導入方法、不純物導入装置およびこれを用いて形成された半導体装置 | |
| JP5097538B2 (ja) | プラズマドーピング方法およびこれに用いられる装置 | |
| CN100560790C (zh) | 离子束电荷量控制方法 | |
| US8987102B2 (en) | Methods of forming a metal silicide region in an integrated circuit | |
| JP2005260139A (ja) | 不純物導入方法 | |
| Mariani et al. | Front‐End Processes | |
| JP2007189137A (ja) | イオンドーピング装置 | |
| JP2004096102A (ja) | イオン注入方法および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060327 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070214 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071114 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071128 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071205 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110906 |