CN103715072A - 用于生产半导体器件的方法和场效应半导体器件 - Google Patents

用于生产半导体器件的方法和场效应半导体器件 Download PDF

Info

Publication number
CN103715072A
CN103715072A CN201310692651.7A CN201310692651A CN103715072A CN 103715072 A CN103715072 A CN 103715072A CN 201310692651 A CN201310692651 A CN 201310692651A CN 103715072 A CN103715072 A CN 103715072A
Authority
CN
China
Prior art keywords
type surface
nitrogen
semiconductor device
outdiffusion
partly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310692651.7A
Other languages
English (en)
Other versions
CN103715072B (zh
Inventor
P·伊尔西格勒
H-J·舒尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103715072A publication Critical patent/CN103715072A/zh
Application granted granted Critical
Publication of CN103715072B publication Critical patent/CN103715072B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及用于生产半导体器件的方法和场效应半导体器件。提供了一种用于生产半导体器件的方法。该方法包括：提供包括主表面和硅层的晶片，该硅层布置在主表面处且具有至少大约3*1014cm-3的氮浓度；以及部分地向外扩散氮，以降低氮至少接近主表面的氮浓度。另外，提供了一种半导体器件。

Description

用于生产半导体器件的方法和场效应半导体器件
技术领域
本发明的实施例涉及一种用于生产半导体器件的方法，该半导体器件具有半导体主体，其中，至少在该半导体主体的一部分中具有低浓度的晶体原生颗粒(crystal originated particle)，特别地，本发明的实施例涉及一种用于生产场效应半导体器件的方法以及一种场效应半导体器件。
背景技术
半导体器件，特别是场效应控制开关器件(诸如结型场效应晶体管(JFET)、金属氧化物半导体场效应晶体管(MOSFET)和绝缘栅双极型晶体管(IGBT)已经被用于各种应用，包括但不限于用作电源和功率转换器、电汽车、空调以及甚至立体声系统中的开关。这些半导体器件通常是在晶片级上制造的。随着晶片尺寸的增加，每芯片的制造成本通常降低。较大的硅晶片(即，具有至少12”的直径的硅晶片)当前仅仅可用作磁切克劳斯基(Czochralski)法生长的硅晶片。具有8”的直径的硅晶片还可用作浮动区生长的硅晶片，但相对昂贵，并由于条纹(striation)而可能具有相对较大的电阻变化。
为了避免或者至少减小不期望的晶体原生颗粒(COP)的浓度和尺寸从而可以便于在晶片中形成生成中心以导致泄漏电流增强和后续形成的栅极电介质减弱，可以在晶体生长期间使用磁切克劳斯基法工艺的特殊条件。特别地，可以降低晶体生长的速度(拉晶速率(rate of pulling))。这增加了成本。此外，由于间质硅(Si)的浓度增加，在晶体生长低速时可能发生A-漩涡和晶体位错。
减少COP的另一种可能性在于在晶体生长期间添加氮。氮原子可以避免Si晶格中空位的附聚以及随之形成COP。然而，特别是对于功率半导体器件，期望通过质子注入来在晶片中形成n型掺杂区。然而，质子注入可能通过在硅晶片中将氮对变换为单个的氮原子来激活电性质不活动的氮对，这可能导致部分地补偿n型掺杂，降低电荷复合中心的寿命和/或降低电荷载体寿命，因为单个的代位氮原子在硅的带隙中具有深能级。
相应地，存在对改进半导体器件的制造(特别是功率半导体器件的制造)的需要。
发明内容
根据用于生产半导体器件的方法的实施例，该方法包括：提供晶片，所述晶片包括主表面和硅层，所述硅层布置在主表面处并具有至少大约3*1014cm-3的氮浓度；以及部分地向外扩散氮，以降低至少接近主表面的硅层的氮浓度。
根据半导体器件的实施例，该半导体器件包括硅半导体主体。该硅半导体主体具有主表面。至少在硅半导体主体的第一部分中有低于大约2*1014cm-3的氮浓度。该第一部分从主表面延伸到大约50μm的深度。至少在第一部分中，氮浓度随着与主表面的距离而增加。场效应结构被布置为紧邻主表面。
在阅读以下详细描述并查看附图后，本领域技术人员将认识到附加的特征和优点。
附图说明
附图中的部件不必按比例绘制，而是重点在于说明本发明的原理。此外，在附图中，相似的附图标记指定对应的部分。在附图中：
图1示出了根据实施例的穿过半导体主体的垂直横截面以及半导体器件的垂直浓度分布图。
具体实施方式
在下面的具体实施方式中，对附图进行了参照，这些附图形成具体实施方式的一部分，并且在这些附图中通过图示的方式示出了可实施本发明的具体实施例。在这一点上，参照所描述的(一个或多个)图的定向来使用方向性术语，诸如“顶”、“底”、“前”、“后”、“首”、“尾”等等。由于可以以多个不同定向来定位实施例的部件，因此方向性术语被用于图示的目的并且决不进行限制。应当理解，在不脱离本发明的范围的情况下，可以利用其他实施例并且可以做出结构或逻辑的改变。因此，下面的详细描述不应在限制的意义上采用，并且本发明的范围由所附权利要求来限定。
现在将详细地对各种实施例进行参照，图中示出了这些实施例的一个或多个示例。每个示例是通过解释的方式提供的，且不意在作为对本发明的限制。例如，作为一个实施例的一部分而示出或描述的特征可以被用在其他实施例上或者与其他实施例结合使用，以产生又一实施例。意图是，本发明包括这样的修改和变型。使用不应被理解为限制所附权利要求的范围的特定语言来描述示例。附图没有按比例绘制，而是仅仅出于图示的目的。为了清楚，如果没有以其他方式声明，相同元件或制造步骤已经在不同附图中由相同附图标记指定。
如本说明书中使用的术语“水平的”意图描述基本上与半导体衬底或主体的第一表面或主表面平行的定向。这可以是例如晶片或管芯的表面。
如本说明书中使用的术语“垂直的”意图描述基本上与第一表面垂直地布置的定向，即，与半导体衬底或主体的第一表面的法向平行的定向。
在本说明书中，半导体衬底或半导体主体的第二表面被认为由较低表面或背侧表面形成，而第一表面被认为由半导体衬底的上表面、前表面或主表面形成。因此，如本说明书中使用的术语“在……之上”和“在……之下”描述了在考虑到该定向的情况下一结构特征对另一结构特征的相对位置。
如本说明书中所使用的术语“晶体原生颗粒”(COP)意图描述半导体材料中的空隙，该空隙在晶体生长期间通常通过空位的附聚而形成并可以包括外部氧化硅壳。在半导体衬底中形成滑移线的风险通常随COP的浓度和尺寸而增加。此外，装点有向内扩散重金属(像例如Fe、Cu、Ni)的COP可以充当生成中心，从而增强器件的泄漏电流。COP的直径典型地小于约100nm，更典型地小于80nm。
在本说明书中，n掺杂被称为第一导电型，而p掺杂被称为第二导电型。可替换地，可以利用相对的掺杂关系来形成半导体器件，使得第一导电型可以是p掺杂并且第二导电型可以是n掺杂。此外，一些附图通过紧邻掺杂类型指示“-”或“+”，示出了相对掺杂浓度。例如，“n-”意味着比“n”掺杂区的掺杂浓度更小的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区更大的掺杂浓度。然而，指示相对掺杂浓度并不意味着相同相对掺杂浓度的掺杂区必须具有相同绝对掺杂浓度，除非以其他方式声明。例如，两个不同的n+掺杂区可以具有不同绝对掺杂浓度。同样适用于例如n+掺杂区和p+掺杂区。
本说明书中描述的具体实施例涉及但不限于半导体器件，特别地，涉及但不限于场效应半导体晶体管及其制造方法。在本说明书内，术语“半导体器件”和“半导体部件”是同义地使用的。半导体器件通常包括场效应结构。场效应结构可以是具有pn结的IGBT或者MOSFET结构，在第一导电型的漂移区和第二导电型的体区之间形成体二极管。半导体器件通常是垂直半导体器件，具有彼此相对且与相应接触区低电阻接触的两个负载金属化，例如，MOSFET的源极金属化和漏极金属化。场效应结构还可以由JFET结构形成。
通常，半导体器件是功率半导体器件，具有带有例如多个IGBT单元或者MOSFET单元的有源区，这些单元用于承载和/或控制两个负载金属化之间的负载电流。此外，功率半导体器件通常具有外围区，该外围区具有从上面看去时至少部分地围绕有源区的至少一个边缘端接结构。
如本说明书中使用的术语“功率半导体器件”意图描述具有高电压和/或高电流切换能力的单个芯片上的半导体器件。换句话说，功率半导体器件意图针对高电流，典型地在10安培到几kA的范围内。在本说明书内，术语“功率半导体器件”和“功率半导体部件”是同义地使用的。
如本说明书中使用的术语“场效应”意图描述第一导电型的导电“沟道”的电场居间形成和/或对第一导电型的两个区之间的沟道的导电率和/或形状的控制。导电沟道可以是在第二导电型的半导体区中形成或控制的，通常是第二导电型的体区，其被布置在第一导电型的两个区之间。由于场效应，在第一导电型的源极区或发射极区与分别处于MOSFET结构和IGBT结构中的第一导电型的漂移区之间形成和/或控制经过沟道区的单极电流路径。漂移区可以分别与第一导电型的较高掺杂漏极区或者第二导电型的较高掺杂集电极区接触。漏极区或集电极区与漏电极或集电电极进行低电阻电接触。源极区或发射极区与源电极或发射电极进行低电阻电接触。在JFET结构中，沟道区通常由第二导电型的栅极区和体区之间布置的第一导电型的漂移区的一部分形成，并可以通过改变在栅极区和沟道区之间形成的耗尽层的宽度而控制。
在本说明书的上下文中，术语“欧姆接触”、“电阻电接触”和“电阻电连接”意图描述：至少当没有电压或者仅仅低探头电压被施加到半导体器件和/或被施加在半导体器件两端时，在半导体器件的相应元件或部分之间存在欧姆电流路径。同样地，术语“低欧姆接触”、“低电阻电接触”和“低电阻电连接”意图描述：至少当没有电压被施加到半导体器件和/或被施加在半导体器件两端时，在半导体器件的相应元件或部分之间存在低电阻欧姆电流路径。在本说明书内，术语“低欧姆接触”、“低电阻电接触”、“电耦合”和“低电阻电连接”是同义地使用的。在某些实施例中，半导体器件的相应元件或部分之间的低电阻电流路径的电阻率(其在低电压被施加到半导体器件和/或被施加在半导体器件两端时是是低的，例如小于1伏特或几伏特的探头电压)变得高于阈值电压，例如由于耗尽形成电流路径的至少一部分的半导体区。
在本说明书的上下文中，术语“MOS”(金属氧化物半导体)应该被理解为包括更一般术语“MIS”(金属绝缘体半导体)。例如，术语“MOSFET”(金属氧化物半导体场效应晶体管)应该被理解为包括具有不是氧化物的栅极绝缘体的FET，即，术语“MOSFET”被用在IGFET(绝缘栅场效应晶体管)和MISFET(金属绝缘体半导体场效应晶体管)分别的更一般术语含义中。
在本说明书的上下文中，术语“栅电极”意图描述位于紧邻沟道区且被配置为形成和/或控制沟道区的电极。术语“栅电极”应该包含下述电极或导电区：其位于紧邻体区，且通过形成栅极电介质区的绝缘区而与体区绝缘，且被配置为通过充电到适当电压来形成和/或控制通过体区的沟道区。
通常，栅电极被实施为沟槽栅电极，即，被实施为布置在从主表面延伸到半导体衬底或主体中的沟槽中的栅电极。
在水平横截面中，功率场效应半导体器件的有源区的晶胞可以包括沟槽栅电极和台面的周围部分，当沟槽栅电极形成二维晶格(例如，以从上面看去时西洋跳棋盘的形式)时。
可替换地，在水平横截面中，功率场效应半导体器件的有源区的晶胞可以包括沟槽栅电极以及从上面看去时两个邻接台面的相应部分。在这些实施例中，沟槽栅电极、台面和晶胞可以形成相应的一维晶格。
在本说明书的上下文中，术语“台面”或“台面区”意图描述下述半导体区：其在垂直横截面中被布置为紧邻一个沟槽且通常处于延伸到半导体衬底或主体中的两个相邻沟槽之间。
在本说明书的上下文中，术语“场电极”意图描述下述电极：其被布置为紧邻半导体区，通常是漂移区，分别与半导体区和半导体主体绝缘，且被配置为通过充电到适当电压来扩充半导体区中的耗尽部分，对于n型半导体区而言，该适当电压通常是相对于周围半导体区的负电压。通常，场电极由导电区形成，布置在半导体主体中或上，且通过形成场电介质区的绝缘区而与半导体主体绝缘。在阻断模式期间，电荷，通常是与绝缘区邻接的n型半导体区的负电荷，使得半导体区的部分被电荷耗尽。
用于分别形成栅电极和场电极的导电区可以由具有足够高以使得在器件操作期间导电区形成等电位区的电导率的材料制成。例如，导电区可以由具有金属性或近金属性电导率的材料(诸如金属，例如钨、高掺杂多晶硅、硅化物等)制成。通常，导电区与半导体器件的栅极金属化进行电阻电连接。绝缘区可以由任何适当的电介质材料(诸如氧化硅，例如热氧化硅、氮化硅、氮氧化硅等)制成。
在本说明书的上下文中，术语“金属化”意图描述具有关于电导率的金属性或近金属性属性的区或层。金属化可以与半导体区相接触，以形成半导体器件的电极、焊盘和/或端子。金属化可以由诸如Al、Ti、W、Cu和Co之类的金属制成或者包括上述金属，但还可以由具有关于电导率的金属性或近金属性属性的材料(诸如高掺杂n型或p型多晶硅、TiN或者导电硅化物，诸如TaSi2、TiSi2、PtSi、CoSi2、WSi2等)制成。金属化还可以包括不同的导电材料，例如那些材料的堆叠。
以下主要参考硅(Si)半导体器件来解释涉及半导体器件和用于形成半导体器件的制造方法的实施例。相应地，半导体区或层通常是单晶硅区或硅层。
参考图1，解释了场效应半导体器件100以及用于形成场效应半导体器件100的方法的实施例。图1分别示出了穿过半导体器件100的半导体主体40的垂直横截面以及用于形成半导体器件100的晶片。半导体主体40具有：主表面101，其法向en定义了垂直方向；以及与主表面101相对地布置的第二表面102。以下，主表面101也被称为主水平表面。当附图表示晶片100时，表面102表示晶片100的背表面。因此，图1中的附图标记“100”在某些实施例中表示半导体器件，且在其他实施例中表示用于形成半导体器件的晶片。注意，要被制造的半导体器件100的垂直延伸与用于制造的晶片相比通常更小，因为晶片通常在背表面处变薄以形成半导体器件的第二表面。
在示例性实施例中，仅示出了三个Si层1到3。这三个Si层1到3中的每一个可以包括多于一个半导体区。第二Si层2至少在主要部分中通常包括n型漂移区和可选的n型场终止区，该n型场终止区具有比漂移区更高的最大掺杂浓度并被布置在漂移区和第三Si层3之间。第三Si层3延伸到第二表面102，并可以根据半导体器件100是否可以被操作为MOSFET或IGBT而由n型漏极区或p型集电极区形成，该n型漏极区和p型集电极区二者都具有比漂移区和可选场终止区更高的最大掺杂浓度。在第一种情况下，与集电极区欧姆接触的漏极金属化可以被布置在第二表面102上。在第二种情况下，与集电极区欧姆接触的集电极金属化可以被布置在第二表面102上。当半导体器件100可以被操作为IGBT时，第三Si层3可以包括一个或多个p型集电极区以及与集电极金属化欧姆接触的一个或多个更高掺杂的n型半导体区，以附加地集成一个或多个续流二极管。
根据实施例，半导体主体40在从主表面101延伸到例如大约5μm或10μm的深度的部分42中包括至少一个沟槽栅电极，通常是多个沟槽栅电极，其被布置在从主表面101延伸通过第一层1且部分地分别到第二层2和漂移区中的相应垂直沟槽中。相应地，一个或多个台面被分别布置在半导体主体40中。(一个或多个)台面中的每一个延伸到主表面101。
第一层1通常包括：一个或多个n型源极区或发射极区，其具有比漂移区更高的最大掺杂浓度，且通常延伸到主表面101；以及一个或多个p型体区，其与n型源极区或发射极区形成相应的第一pn结，并与漂移区形成相应的第二pn结。
由于一个或多个沟槽栅电极跨越第一和第二pn结延伸并通过相应栅极电介质区而与半导体主体40绝缘，因此多个场效应结构分别被布置在部分42中并紧邻主表面101。
分别与一个或多个源极区和发射极区欧姆接触且通常还与一个或多个体区欧姆接触的源极或发射极金属化可以被布置在主表面101上。此外，与一个或多个栅电极欧姆接触的栅极金属化可以被布置在主表面101上。
根据实施例，半导体主体40的氮浓度至少在从主表面101延伸到大约50μm、大约100μm或甚至更多的期望深度的另一个部分41中低于大约2*1014cm-3，通常低于大约1014cm-3，其中氮浓度至少在该另一个部分41中随与主表面101的距离而增加。这在图1的下面部分中由曲线7示出。虚线a、b、c和d分别对应于2*1014cm-3、5*1014cm-3、2*1017cm-3和3*1017cm-3的浓度。以下，半导体主体40的该另一个部分41和半导体主体40的部分42也被分别称为第一部分41和第二部分42。注意，第二部分42通常是第一部分41的子部分。
通常使用晶片100在晶片级处形成半导体器件100，该晶片100典型地等于或大于8”，更典型地等于或大约12”，且从掺杂有氮的磁切克劳斯基硅材料的拉出棒(drawn rod)切割，氮的浓度高于大约3*1014cm-3，更典型地高于大约5*1014cm-3，甚至更典型地高于大约1*1015cm-3并且是在进一步的工艺之前在氮的部分向外扩散之后。由于硅棒中的高氮浓度，在硅晶片中仅形成了相对较小的COP。
由于至少在第一部分41中在氮的部分向外扩散之后氮的浓度较低，可以避免n型掺杂区上的氮原子的有害效应，尤其是通过质子注入和后续退火。质子激发的n型掺杂通常对场终止区和漂移区来说是期望的，特别是当要制造功率半导体器件时。被结合到硅晶格中作为代位原子的氮在硅带隙中具有深能级。因此，其可以至少部分地补偿施主原子。这可能导致n型掺杂的有害变化。
根据实施例，用于生产半导体器件100的方法包括下述第一工艺：提供晶片100，晶片100具有主表面101和硅层40，硅层40布置在主表面101处且具有至少大约3*1014cm-3、更典型地高于大约5*1014cm-3、甚至更典型地高于大约1*1015cm-3的氮浓度。相应地，提供了具有COP的减小浓度和/或尺寸的晶片100。
此后，例如通过主表面101或通过主表面101和与主表面101相对地布置的背表面102二者，部分地向外扩散氮，以至少接近主表面101降低氮浓度。这通常是在烤炉(oven)工艺中完成的，例如，在从大约900℃到大约1050℃的温度范围内。烤炉中氮的部分向外扩散可以进行若干小时直到大约30几小时，以实现期望的向外扩散深度。
在部分地向外扩散氮之后的氮浓度至少在主表面101处(典型地，至少在可从主表面101延伸到大约50μm直到多于100μm的期望深度的第一部分41中)典型地低于大约2*1014cm-3，更典型地低于大约1014cm-3。第一部分41还可以基本上延伸到与要形成的同第三Si层3的界面相对应的深度，或者延伸到与要制造的半导体器件100的半导体主体40的最终垂直延伸相对应的深度。除了其他之外，最终垂直延伸通常取决于要制造的半导体器件100的类型和电压等级。例如，600V垂直IGBT和1200V垂直IGBT的最终垂直延伸可以分别是大约70μm以及大约110μm到大约140μm。
根据实施例，在部分地向外扩散氮之前，在晶片100的背表面102处形成氮的扩散阻挡层(例如SiN帽层)。在这个实施例中，主要通过主表面101来部分地向外扩散氮。相应地，与通过主表面101和背表面102向外扩散氮相比，在接近背表面102处氮浓度通常更高。这通常提高了机械稳定性并因此便于晶片处理。
与在向外扩散氮之前的氮浓度相比，典型地，至少在第一部分41中氮浓度降低到至多1/2，更典型地降低到至多1/5，并且甚至更典型地降低到至多1/10。
氮浓度降低到至多1/2的深度通常取决于要制造的半导体器件100的电压等级。换句话说，与在向外扩散氮之前的氮浓度相比，根据电压等级，氮浓度在从主表面101延伸到大约50μm到大约100μm或甚至更多(例如150μm)的深度的半导体层中典型地降低到至多1/2，更典型地降低到至多1/5，并且甚至更典型地降低到至多1/10。
在部分地向外扩散氮之后，晶片100的氮浓度可以在与主表面101间隔开的深区(例如，当使用帽层来防止氮向外扩散到背表面102外时，至少接近背表面102)高于大约5*1014cm-3或者甚至高于大约1*1015cm-3。
典型地，在部分地向外扩散氮之后，主表面101处的氮浓度低于晶片100的一半厚度处或者当在部分地向外扩散氮期间使用背表面102上的帽层时背表面102处的氮浓度的大约80％，更典型地低于其大约50％。
根据实施例，在惰性气氛中执行烤炉工艺，例如在Ar气氛中。在惰性气氛中执行氮的部分向外扩散还允许以高效的方式并行地部分向外扩散氧。特别对于具有12”或更大直径的硅晶片，通常难以实现低于3*1017cm-3、更典型地低于2*1017cm-3的期望氧浓度。较高的氧浓度可能导致在晶片100中以及在晶片之间n型掺杂浓度的显著横向变化，并因此导致例如分别在晶片上以及在批量中并行制造的不同半导体器件100的漂移区的掺杂浓度的变化。这是由于通常充当硅中的热施主的氧的浓度变化。
氮的部分向外扩散还可以在低于1050℃的温度处的氧化和/或含氧气氛中执行。这是因为氧在硅中的最大溶解度在低于大约1050℃的温度处低于2*1017cm-3。
与氮相比，硅中氧的扩散速率更低。因此，在更远离主表面101的区域中降低氧浓度到低于2*1017cm-3可能耗费更长的时间和/或更高的温度。然而，降低氧浓度到低于2*1017cm-3以及更典型地低于1017cm-3在晶片100的第二部分42中已经特别有用，即，在要形成绝缘沟槽栅电极和/或边缘端接结构的部分中已经特别有用。这是因为在器件操作期间将在那里预期最高静态和/或动态场强。因此，热施主(氧)可能在第二部分42中具有特别大的影响。
在晶片以及要制造的半导体器件100中，氧浓度在向着主表面101的第二部分42的最后10μm中典型地降低至少10％，更典型地至少大约20％，甚至更典型地至少大约50％。例如，硅中的氧浓度可能在向着主表面101的最后5μm中降低至少10％。通常，氧和氮的目标向外扩散是通过一种退火工艺来实现的。
此外，在第二部分42中降低氧浓度便于在要形成栅极电介质区或者接近该区的区域中移除(溶解)COP。相应地，降低了由于COP的存在而使栅极电介质区变薄的风险。注意，移除COP越容易，则硅中的氧浓度越低。
可以通过至少在主表面101处氧化晶片100，在进一步的工艺之前，至少部分地移除COP，例如在湿润且富有氧的气氛中在大约2个小时和5个小时之间的典型时间段内。通常，这种氧化工艺是在湿气中或在存在湿气时执行的。在该工艺期间，COP的内部氧化物壳被溶解。此外，在主表面101的氧化期间，在边界表面硅/氧化物处形成间质硅。通过间质扩散，间质硅迅速移动到其填充空位的硅的内部以及COP的内部。
由于在晶片100的硅中存在氮，因此仅必须移除相对较小的COP。这可以在大约950℃和大约1050℃之间的相对较低的氧化温度处实现。在这些温度处，与更高温度相比，形成滑移线的风险更低，并且，氧因其对应的低溶解度而几乎不扩散到硅中。注意在抑制硅中的滑移线的形成和/或移动时，氮是与氧相比大约50倍有效。还可以使用高达大约1150℃的较高温度来氧化晶片100。由于氮对硅的硬化效应，仍降低了形成或增加滑移线的风险。在这个条件下氧到前几微米中的可能向内扩散也是可容忍的，因为与在晶体生长期间的氧掺杂相比，可更好地控制它。
此后，可以从主表面101移除所形成的氧化层。
此后，高能质子可以被注入到晶片100中，以形成至少一个n型硅层2，例如漂移区和/或场终止区，该场终止区具有比晶片100中的漂移区更高的掺杂浓度。注意，可以使用具有不同质子能量的质子注入的若干工艺。进一步注意，对于功率半导体器件来说，在质子注入和后续退火的情况下形成n型掺杂通常是期望的。
由于部分地向外扩散氮，在注入高能质子期间降低了电分离硅中的电性质不活动的氮对以及在晶格中用氮替代硅的风险。注意，作为晶格替代物的氮可能充当具有深能级的不期望杂质，导致不期望的对n掺杂的至少部分补偿。
此后，可以紧邻主表面101形成场效应结构。这通常包括：在第一部分41中形成pn结；针对要制造的每半导体器件100，从主表面101将一个或多个垂直沟槽部分地蚀刻到漂移区2中，典型地通过蚀刻到大约5μm到10μm的第一深度；使一个或多个垂直沟槽的侧壁和底壁绝缘，以形成相应的栅极电介质区；以及利用导电材料(诸如掺杂多晶硅)填充一个或多个垂直沟槽，以在一个或多个垂直沟槽中形成绝缘的栅电极。在此之前，可以在一个或多个垂直沟槽中的每一个中形成场电极。此外，可以接近主表面101形成一个或多个边缘端接结构。
此后，可以在主表面101上形成栅极金属化和源极或集电极金属化，典型地通过沉积。
此后，晶片100可以在背表面102处适当地变薄，以形成第二表面，其中，漏极或集电极金属化可以沉积到该第二表面上。
此后，晶片100可以被分别切割成个体芯片和半导体器件。
所形成的半导体器件100的硅半导体主体40的氮浓度可以至少在与主表面101间隔开(例如接近第二表面)的深区中高于大约5*1014cm-3或者甚至高于大约1*1015cm-3。
在从主表面101至少延伸到大约第一深度的硅半导体主体40的第二部分42中，氧浓度低于大约2*1017cm-3，更典型地低于1017cm-3。通常，在向着主表面101的最后10μm或5μm中，氧浓度降低至少10％。
通常，晶体原生颗粒的浓度至少在第二部分42中低于大约107cm-3，且在第一部分41中低于大约109cm-3。
根据实施例，场效应半导体器件包括半导体主体40。半导体主体40包括主表面101以及硅台面，该硅台面延伸到主表面101并具有至少在从主表面101延伸到大约50μm的深度的第一部分41中低于大约2*1014cm-3的氮浓度，其中该氮浓度至少在第一部分41中随与主表面101的距离而增加。紧邻主表面101布置了通常包括多个沟槽栅电极的场效应结构。
尽管已经公开了本发明的各种示例性实施例，但是对于本领域技术人员而言将显而易见的是，可以进行将在不脱离本发明的精神和范围的情况下实现本发明的一些优点的各种改变和修改。对于本领域技术人员而言将显而易见的是，可以适当地利用执行相同功能的其他部件来替代。应该指出，参考特定附图解释的特征可以与其他附图的特征相结合，即使在未明确指出这一点的那些情况下。对本发明构思的这些修改意图由所附权利要求覆盖。
为了便于描述，使用诸如“在……下方”、“在……之下”、“下”、“在……上方”、“上”等的空间相对术语来解释一个元件相对于第二元件的定位。这些术语意图包含除了与在附图中描绘的那些定向不同的定向之外器件的不同定向。另外，还使用诸如“第一”、“第二”等的术语来描述各种元件、区、段等，并且这些术语也不意图进行限制。贯穿该描述，类似的术语指代类似的元件。
如本文中使用的那样，术语“具有”、“包含”、“包括”、“含有”等是开放式术语，其指示所声明的元件或特征的存在，但不排除附加元件或特征。冠词“一”、“一个”和“该”意图包括复数以及单数，除非上下文以其他方式清楚地指示。
考虑到变型和应用的上述范围，应该理解，本发明不受限于前面的描述，也不受限于附图。而是，本发明仅由下面的权利要求及其合法等同物限定。

Claims (25)

1.一种用于生产半导体器件的方法，包括：
提供包括主表面和硅层的晶片，所述硅层布置在主表面处且具有至少大约3*1014cm-3的氮浓度；以及
部分地向外扩散氮，以降低至少接近主表面的氮浓度。
2.如权利要求1所述的方法，其中硅层的氮浓度至少在从主表面延伸到大约50μm的深度的第一部分中降低到至多1/2。
3.如权利要求1所述的方法，其中在部分地向外扩散氮之前的氮浓度高于大约5*1014cm-3。
4.如权利要求1所述的方法，其中在部分地向外扩散氮之后的氮浓度在主表面处低于大约2*1014cm-3。
5.如权利要求1所述的方法，其中在部分地向外扩散氮之后的硅层的氮浓度至少在从主表面延伸到大约50μm的深度的第一部分中低于大约2*1014cm-3。
6.如权利要求1所述的方法，其中晶片具有至少8”的尺寸。
7.如权利要求1所述的方法，其中晶片包括与主表面相对地布置的背表面，该方法该包括：在部分地向外扩散氮之前，在背表面处形成氮的扩散阻挡层。
8.如权利要求1所述的方法，其中部分地向外扩散氮被执行，使得接近主表面的硅层的氧浓度低于大约2*1017cm-3。
9.如权利要求1所述的方法，其中部分地向外扩散氮被执行，使得硅层的氧浓度在向着主表面的最后10μm中降低至少10％。
10.如权利要求1所述的方法，其中部分地向外扩散氮被执行，使得硅层的氧浓度在向着主表面的最后5μm中降低至少10％。
11.如权利要求1所述的方法，其中部分地向外扩散氮包括烤炉工艺。
12.如权利要求1所述的方法，其中部分地向外扩散氮在惰性气氛中执行。
13.如权利要求1所述的方法，其中部分地向外扩散氮在氧化气氛中执行。
14.如权利要求1所述的方法，其中部分地向外扩散氮在从大约900℃到大约1050℃的范围内的温度处执行。
15.如权利要求1所述的方法，其中部分地向外扩散氮至少执行若干小时。
16.如权利要求1所述的方法，还包括下述步骤中的至少一个：
在部分地向外扩散氮之后，至少在主表面处氧化晶片；以及
注入质子，以在硅层中形成至少一个n型硅层。
17.如权利要求16所述的方法，其中至少在主表面处氧化晶片是在湿润气氛中、在从大约950℃到大约1050℃的范围内的温度处执行的。
18.如权利要求1所述的方法，还包括下述步骤中的至少一个：
在硅层中形成pn结；
紧邻主表面形成场效应结构；
从主表面蚀刻垂直沟槽；
至少绝缘垂直沟槽的侧壁；以及
在与主表面相对的背表面上使晶片变薄。
19.如权利要求1所述的方法，其中该晶片是从磁切克劳斯基硅材料的拉出棒切割的。
20.一种半导体器件，包括：
硅半导体主体，其具有主表面，且至少在硅半导体主体的第一部分中包括低于大约2*1014cm-3的氮浓度，该第一部分从主表面延伸到大约50μm的深度，其中氮浓度至少在第一部分中随与主表面的距离而增加；以及
紧邻主表面布置的场效应结构。
21.如权利要求20所述的半导体器件，其中硅半导体主体的氮浓度至少接近与主表面相对的第二表面高于大约5*1014cm-3。
22.如权利要求20所述的半导体器件，其中硅半导体主体具有与主表面相对地布置的第二表面，以及其中主表面处的氮浓度低于第二表面处的氮浓度的大约80％。
23.如权利要求20所述的半导体器件，其中半导体器件包括布置在从主表面延伸到硅半导体主体中到第一深度的垂直沟槽中的绝缘导电区，以及其中从主表面至少延伸到大约第一深度的硅半导体主体的第二部分中的氧浓度低于大约3*1017cm-3。
24.如权利要求23所述的半导体器件，其中氧浓度在向着主表面的第二部分的最后10μm中降低至少10％。
25.如权利要求20所述的半导体器件，其中硅半导体主体包括下述至少一个：
n型漂移区，包括质子作为施主以及低于大约2*1014cm-3的氮浓度；
n型场终止区，包括质子作为施主以及低于大约2*1014cm-3的氮浓度，所述场终止区邻接漂移区并包括比漂移区更高的掺杂浓度；
接触区，包括比漂移区和场终止区中的至少一个更高的掺杂浓度，该接触区延伸到与主表面相对地布置的硅半导体主体的第二表面；以及
至少一个垂直沟槽，从主表面部分地延伸到漂移区中，所述至少一个垂直沟槽包括场效应结构的绝缘栅电极。
CN201310692651.7A 2012-10-08 2013-10-08 用于生产半导体器件的方法和场效应半导体器件 Active CN103715072B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/646790 2012-10-08
US13/646,790 US9029243B2 (en) 2012-10-08 2012-10-08 Method for producing a semiconductor device and field-effect semiconductor device
US13/646,790 2012-10-08

Publications (2)

Publication Number Publication Date
CN103715072A true CN103715072A (zh) 2014-04-09
CN103715072B CN103715072B (zh) 2016-09-14

Family

ID=50337132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310692651.7A Active CN103715072B (zh) 2012-10-08 2013-10-08 用于生产半导体器件的方法和场效应半导体器件

Country Status (3)

Country Link
US (2) US9029243B2 (zh)
CN (1) CN103715072B (zh)
DE (2) DE102013022673B3 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321809A (zh) * 2014-06-19 2016-02-10 英飞凌科技股份有限公司 降低杂质浓度的方法、半导体器件及制造其的方法
CN105609407A (zh) * 2014-11-14 2016-05-25 英飞凌科技股份有限公司 用于形成半导体器件的方法和半导体器件
CN113614035A (zh) * 2019-03-29 2021-11-05 电化株式会社 氮化硅粉末及其制造方法、以及氮化硅烧结体的制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150294868A1 (en) * 2014-04-15 2015-10-15 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms
DE102014107161B4 (de) * 2014-05-21 2019-10-31 Infineon Technologies Ag Verfahren zur Herstellung eines IGBTs und IGBT
DE102015212464B4 (de) * 2015-07-03 2019-05-23 Infineon Technologies Ag Leistungshalbleiterrandstruktur und Verfahren zu deren Herstellung
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
JP6881292B2 (ja) * 2017-12-28 2021-06-02 信越半導体株式会社 再結合ライフタイムの制御方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191009B1 (en) * 1998-03-09 2001-02-20 Shin-Etsu Handotai Co., Ltd. Method for producing silicon single crystal wafer and silicon single crystal wafer
US20020001899A1 (en) * 2000-06-15 2002-01-03 Fumitoshi Ito Semiconductor integrated circuit device and a method of manufacturing the same
CN1612325A (zh) * 2003-10-31 2005-05-04 海力士半导体有限公司 半导体器件的制造方法
US20050130394A1 (en) * 1998-09-02 2005-06-16 Memc Electronic Materials, Inc. Process for implementing oxygen into a silicon wafer having a region which is free of agglomerated intrinsic point defects
US7759227B2 (en) * 2004-04-23 2010-07-20 Sumco Techxiv Corporation Silicon semiconductor substrate heat-treatment method and silicon semiconductor substrate treated by the method
US20110042791A1 (en) * 2006-01-20 2011-02-24 Infineon Technologies Austria Ag Method for treating an oxygen-containing semiconductor wafer, and semiconductor component

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19538983A1 (de) 1995-10-19 1997-04-24 Siemens Ag Verfahren zum Beseitigen von Kristallfehlern in Siliziumscheiben
DE10205323B4 (de) * 2001-02-09 2011-03-24 Fuji Electric Systems Co., Ltd. Verfahren zur Herstellung eines Halbleiterbauelements
JP4434080B2 (ja) * 2005-06-03 2010-03-17 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
US20080135988A1 (en) * 2006-12-07 2008-06-12 Maxim Integrated Products, Inc. Method to reduce semiconductor device leakage
JP5572091B2 (ja) * 2008-08-08 2014-08-13 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
KR102443836B1 (ko) * 2009-09-17 2022-09-15 사이오닉스, 엘엘씨 감광성 이미징 장치 및 이와 관련된 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191009B1 (en) * 1998-03-09 2001-02-20 Shin-Etsu Handotai Co., Ltd. Method for producing silicon single crystal wafer and silicon single crystal wafer
US20050130394A1 (en) * 1998-09-02 2005-06-16 Memc Electronic Materials, Inc. Process for implementing oxygen into a silicon wafer having a region which is free of agglomerated intrinsic point defects
US20020001899A1 (en) * 2000-06-15 2002-01-03 Fumitoshi Ito Semiconductor integrated circuit device and a method of manufacturing the same
CN1612325A (zh) * 2003-10-31 2005-05-04 海力士半导体有限公司 半导体器件的制造方法
US7759227B2 (en) * 2004-04-23 2010-07-20 Sumco Techxiv Corporation Silicon semiconductor substrate heat-treatment method and silicon semiconductor substrate treated by the method
US20110042791A1 (en) * 2006-01-20 2011-02-24 Infineon Technologies Austria Ag Method for treating an oxygen-containing semiconductor wafer, and semiconductor component

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321809A (zh) * 2014-06-19 2016-02-10 英飞凌科技股份有限公司 降低杂质浓度的方法、半导体器件及制造其的方法
CN105321809B (zh) * 2014-06-19 2018-11-27 英飞凌科技股份有限公司 降低杂质浓度的方法、半导体器件及制造其的方法
CN105609407A (zh) * 2014-11-14 2016-05-25 英飞凌科技股份有限公司 用于形成半导体器件的方法和半导体器件
US9972704B2 (en) 2014-11-14 2018-05-15 Infineon Technologies Ag Method for forming a semiconductor device and a semiconductor device
CN105609407B (zh) * 2014-11-14 2019-04-30 英飞凌科技股份有限公司 用于形成半导体器件的方法和半导体器件
US10529838B2 (en) 2014-11-14 2020-01-07 Infineon Technologies Ag Semiconductor device having a variable carbon concentration
CN113614035A (zh) * 2019-03-29 2021-11-05 电化株式会社 氮化硅粉末及其制造方法、以及氮化硅烧结体的制造方法

Also Published As

Publication number Publication date
US20140097488A1 (en) 2014-04-10
US20150221766A1 (en) 2015-08-06
US9029243B2 (en) 2015-05-12
US9748374B2 (en) 2017-08-29
DE102013022673B3 (de) 2022-11-10
DE102013111135B4 (de) 2022-05-05
CN103715072B (zh) 2016-09-14
DE102013111135A1 (de) 2014-04-10

Similar Documents

Publication Publication Date Title
CN103715072A (zh) 用于生产半导体器件的方法和场效应半导体器件
CN107799582B (zh) 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
US7989888B2 (en) Semiconductor device with a field stop zone and process of producing the same
TWI534902B (zh) 功率半導體裝置及形成功率半導體裝置之方法
US20180366569A1 (en) Trench-Gated Heterostructure and Double-Heterostructure Active Devices
US9559187B2 (en) Semiconductor device
CN103477439B (zh) 半导体装置及其制造方法
JP2011512677A (ja) 半導体素子構造及び関連プロセス
CN107768436A (zh) 一种沟槽栅电荷储存型igbt及其制造方法
CN112930601B (zh) 绝缘栅极功率半导体器件及其制造方法
CN107731898B (zh) 一种cstbt器件及其制造方法
CN107808899A (zh) 具有混合导电模式的横向功率器件及其制备方法
CN106098762A (zh) 一种rc‑igbt器件及其制备方法
CN103337498A (zh) 一种bcd半导体器件及其制造方法
CN103489916A (zh) 阶梯栅氧化层有源漂移区结构的n型ldmos及其制作方法
KR20120140411A (ko) 전력 반도체 소자 및 그 제조 방법
CN204130542U (zh) 功率半导体器件
CN105789291A (zh) 一种双分裂沟槽栅电荷存储型igbt及其制造方法
US20160322350A1 (en) Geometry for a Bidirectional Bipolar Transistor with Trenches that Surround the Emitter/Collector Regions
CN108155230B (zh) 一种横向rc-igbt器件及其制备方法
CN103872097A (zh) 功率半导体设备及其制造方法
CN102187465B (zh) 功率器件
WO2018231866A1 (en) Trench-gated heterostructure and double-heterojunction active devices
CN104599974A (zh) 半导体结构及其形成方法
CN104517837A (zh) 一种绝缘栅双极型晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant