CN100437912C - 杂质导入层的形成方法和器件的制造方法 - Google Patents

杂质导入层的形成方法和器件的制造方法 Download PDF

Info

Publication number
CN100437912C
CN100437912C CNB200480024667XA CN200480024667A CN100437912C CN 100437912 C CN100437912 C CN 100437912C CN B200480024667X A CNB200480024667X A CN B200480024667XA CN 200480024667 A CN200480024667 A CN 200480024667A CN 100437912 C CN100437912 C CN 100437912C
Authority
CN
China
Prior art keywords
impurity
resist
plasma
silicon substrate
plasma doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200480024667XA
Other languages
English (en)
Other versions
CN1842896A (zh
Inventor
佐佐木雄一朗
冈下胜己
水野文二
伊藤裕之
金成国
田村秀贵
中山一郎
奥村智洋
前嶋聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1842896A publication Critical patent/CN1842896A/zh
Application granted granted Critical
Publication of CN100437912C publication Critical patent/CN100437912C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供一种杂质导入层的形成方法，其至少具有：在硅基极等固体基体的一个主面上形成抗蚀剂图案的工序(S27)；通过离子模式的等离子体掺杂将杂质导入固体基体的工序(S23)；除去抗蚀剂的工序(S28)；清洗固体基体表面的金属污染、粒子的工序(S25a)；和热处理工序(S26)，除去抗蚀剂的工序(S28)向抗蚀剂进行氧等离子体照射(S28a)或者使硫酸和过氧化氢水溶液的混合溶液或NH4OH、H2O2和H2O的混合溶液与抗蚀剂接触。清洗工序(S25a)使硫酸和过氧化氢水溶液的混合溶液或NH4OH、H2O2和H2O的混合溶液与固体基体的一个主面接触，另外，除去抗蚀剂的工序(S28)和清洗工序(S25a)通过使硫酸和过氧化氢水溶液的混合溶液或NH4OH、H2O2和H2O的混合溶液与抗蚀剂和固体基体的一个主面接触而同时进行。

Description

杂质导入层的形成方法和器件的制造方法
技术领域
本发明涉及尤其在半导体、液晶等的制造工艺中通过等离子体掺杂、离子注入、或沉积作用等将粒子导入硅基板等被处理物以形成杂质导入层的方法，硅基板等被处理物的清洗方法，以及用于提供这些方法的杂质导入装置，还涉及晶体管、二极管、电阻、电容等器件的制造方法。
背景技术
作为对半导体的硅基板等进行清洗的方法，以往使用将硅基板浸入氢氟酸、硫酸和过氧化氢水溶液的混合溶液、盐酸一过氧化氢水溶液混合溶液、氨水一过氧化氢水溶液混合溶液等的溶剂槽中的方法。例如，进行硼的离子注入后，为了使其扩散而对硅基板实施热处理，但是，在实施该热处理之前对硅基板的清洗，是将稀释到规定浓度的氢氟酸、硫酸和过氧化氢水溶液的混合溶液、盐酸一过氧化氢水溶液混合溶液、氨水-过氧化氢水溶液混合溶液等的溶剂槽与超纯水的槽摆放好，根据用途对溶剂的种类进行组合或调整清洗时间等以清洗硅基板。
离子注入被用作将粒子导入半导体的硅基板的方法。作为下一代方法的能够以极低的能量、高效率地导入粒子的等离子体掺杂法受到期待。在此，导入粒子后的硅基板的金属污染，特别是使用等离子体掺杂时的污染水平令人担心。这是因为在离子注入中使用分析电磁铁(analytical electromagnet)将想要的粒子以外的粒子除去，而在等离子体掺杂中不使用分析电磁铁，直接将硅基板暴露于等离子体。即，腔室内壁被暴露于等离子体，硅基板被暴露于该等离子体，所以，与离子注入相比，易发生因腔室导致的金属污染。对此的研究在例如“Proc.of the 1997 IEEE International Symposium on SemiconductorManufacturing Conference，San Francisco，California，October 6-8，1997，p.B-9”和“Proc.of the 2000 International Conference on Ion ImplantationTechnology，Alpbach，Austria，17-22 September 2000，p.500-5 03.”中有报告。
根据上述报告，确立了解决研究开发阶段的金属污染问题的目标。但现状是依然达不到与离子注入相同的污染水平。
通常，不仅是等离子体掺杂，即使是离子注入的方法，导入粒子后的被处理物，例如硅基板，与导入前相比，金属污染的水平会降低，这是由来自杂质导入装置的金属污染造成的。金属污染是半导体器件的成品率下降的主要原因。在此，与硫酸和过氧化氢水溶液的混合溶液相比，氢氟酸对金属污染的清洗能力高。所以，目前大多使用含氢氟酸的溶剂对导入粒子后的硅基板进行清洗。
在将粒子导入硅基板之后、实施热处理之前，在以粒子的原子浓度达到1E18 atoms/cm3、深度为15nm以下、特别为10nm以下的低能量导入粒子时，在导入粒子后、热处理前对硅基板的清洗产生了以往没有出现的问题。即，在将粒子导入到这样浅的部分时，按照以往的方法清洗硅基板时，会产生应当作为掺杂剂的导入粒子在清洗工序中被冲走的不利情况。因此，在其后的热处理中，电活化的粒子变少，无法出现期望的特性。
为了克服并解决这些问题的课题，对等离子体掺杂尤其重要。等离子体掺杂不仅是加速带电粒子的掺杂，同时，还利用自由基和气体吸附、渗透到硅基板等被处理物的一个主面上，由此将掺杂剂的粒子导入硅基板。利用自由基和气体的粒子导入是能量非常低的导入，与带电粒子的行为不同，与加速电压无关，被导入到硅基板表面较浅的部分。由此，即使控制偏压的电势等、向等离子体施加某种程度，例如几百V的加速电压，也一定会产生基于自由基和气体的低能量的导入。在掺杂剂整体中，以这样低的能量导入的粒子会因清洗而被冲走，所以与上述同样地，会产生表现不出期望的薄膜电阻(sheet resistance)特性的问题。
但是，硅基板等半导体基板的清洗对于维持半导体器件的成品率是必须的。特别地，现状是还没有报告等离子体掺杂的污染水平达到与制造时注入离子同等程度的水平，因此，掺杂后的清洗方法很重要。
因为上述情况，需要能够将粒子被导入半导体基板(固体基体)之后、热处理之前的半导体基板清洗至维持半导体器件的成品率所必需的水平，并且不会使导入的粒子在清洗工序中减少的半导体基板的清洗方法。
另外，广泛采用的方法是：使抗蚀剂在例如硅基板上形成图案，将杂质导入到硅基板的一个主面露出的部分。抗蚀剂在杂质导入前以期望的图案形状涂在硅基板上，在导入杂质后、退火工序前被除去。抗蚀剂的除去大多采用向抗蚀剂照射氧等离子体、也就是所谓的被称为灰化(ashing)的方法。在将粒子导入硅基板的一个主面的较浅部分时，即使在退火(热处理)之前实施抗蚀剂的除去工序，用以往的方法除去抗蚀剂时，也将导致应当作为掺杂剂的导入粒子与抗蚀剂一起被除去。由此，导致在此后热处理中电活化的粒子减少，从而表现不出期望的特性。
因为上述状况，需要能够在导入粒子之后、热处理之前除去附着在基板上的抗蚀剂，并且导入的粒子在抗蚀剂除去工序中不会减少的抗蚀剂除去方法或者抗蚀剂除去方法和杂质导入方法的适当组合。
发明内容
本发明是鉴于上述实际情况而做出的发明，其目的在于，提供一种能够将粒子等杂质被导入例如硅基板等半导体基板(固体基体)后、热处理前的固体基体清洗至维持电子器件的成品率所必需的水平，并且不会使导入的粒子在清洗工序中减少的固体基体的清洗方法。
本发明的目的还在于提供一种能在将粒子导入固体基体之后、热处理之前除去附着在固体基体上的抗蚀剂，并且不会使导入的粒子在抗蚀剂除去工序中减少的抗蚀剂除去方法。
本发明人根据将从等离子体中注入固体基体(例如硅基板)的粒子的状态改变为以离子为主体的情况和以气体·自由基为主体的情况进行等离子体掺杂、和改变溶剂和清洗时间进行清洗的实验结果，发现了以往没有被发现的问题：在导入粒子之后、实施热处理之前，在以粒子的原子浓度达到1E18 atoms/cm3的深度为15nm以下、特别为10nm以下的低能量进行掺杂时，应当作为掺杂剂的导入粒子因清洗而被冲走。另外，本发明人发现：在限定的加速电压下，通过用硫酸和过氧化氢水溶液的混合溶液进行清洗，能够清洗固体基体而不使导入的粒子减少。本发明即是着眼于这一点而做出的发明。
此外，在等离子体掺杂中，能够将注入的粒子的状态改变为以离子为主体的情况和以气体·自由基为主体的情况的技术也是本发明人开发的，是一种新的见解。以往，等离子体掺杂被解释为将杂质以离子、气体和自由基的状态导入硅基板。本发明人第一次改变导入的离子、气体、自由基的比例并实施清洗和抗蚀剂除去实验，得到了新的见解。
另外，本发明人根据将从等离子体中注入固体基体的粒子的状态改变为以离子为主体的情况和以气体·自由基为主体的情况进行等离子体掺杂、和通过照射氧等离子体进行抗蚀剂除去的实验结果，发现：将粒子导入固体基体之后、实施热处理之前的抗蚀剂除去工序中的剂量损失的重现性，在以离子为主体的杂质导入方法和以气体·自由基为主体的杂质导入方法中不同。而且发现，通过使用以离子为主体的等离子体掺杂，能够降低照射氧等离子体的抗蚀剂除去工序中的剂量损失。
另外，本发明人根据照射氧等离子体的抗蚀剂除去的实验结果、和使用硫酸和过氧化氢水溶液的混合溶液或氢氟酸的清洗的实验结果，发现：在将粒子导入固体基体之后、实施热处理之前，通过在导入杂质的固体基体的一个主面上形成氧化膜，可以减少抗蚀剂除去、清洗、和退火工序中的剂量损失。
在本发明中，形成含有期望的粒子的堆积物之后的固体基体，在热处理前与硫酸和过氧化氢水溶液的混合溶液接触以进行清洗。
另外，在以低能量离子注入导入粒子之后、实施热处理之前的、粒子的原子浓度达到1E18 atoms/cm3的深度为15nm以下、特别为10nm以下的低能量导入后的固体基体，在热处理前与硫酸和过氧化氢水溶液的混合溶液接触以进行清洗。实施热处理前的深度为15nm以下、特别为10nm以下的能量，因离子注入的方法而不同，例如，在以漂移模式(drift mode)注入硼的情况下，加速电压优选为30V以上500V以下，特别优选为200V以下。
其理由是，在漂移模式下、加速的硼的低能量离子注入中，当加速电压为500V以下时，注入后的硼的原子浓度达到1E18 atoms/cm3的深度为15nm以下，容易出现不利情况。当加速电压为200V以下时，深度为10nm，更容易引起不利情况。加速电压为30V以下时，将来从离子源到作为靶的固体基体的射束输送非常困难，因此不现实。所以，加速电压优选为30V以上。
但是，本发明人通过其它途径努力改善等离子体掺杂装置的污染水平，通过使用以石英、硅、氮化硅、期望的杂质以及含有期望的杂质的氮化物或氧化物覆盖处理腔室内壁的等离子体掺杂装置，成功地降低了导入粒子后的基板的污染水平。于是，提出了通过将使其成为初始污染少的状态的方法、使用硫酸和过氧化氢水溶液的混合溶液进行清洗的方法、使等离子体掺杂后呈污染少的状态的方法、和形成氧化膜进行组合，从而可以达到上述目的。
因此，在本发明中，使用以石英、硅、氮化硅、期望的杂质以及含有期望的杂质的氮化物或氧化物覆盖处理腔室内壁的等离子体掺杂装置导入粒子，在热处理前使导入粒子后的基板的污染水平为1E10atoms/cm2以下的固体基体与清洗溶液接触以进行清洗。清洗溶液如果是硫酸和过氧化氢水溶液的混合溶液，则可以清洗固体基体而不会减少导入硅基板等作为被处理物的固体基体中的粒子，所以优选。只要能形成氧化膜，也可以使用除此以外的清洗溶液。
根据本发明，在30V以上的加速电压下导入粒子时，导入的粒子能够维持在固体基体中，而不会被硫酸和过氧化氢水溶液的混合溶液冲走。另外，通过使用以石英、硅、氮化硅、期望的杂质以及含有期望的杂质的氮化物或氧化物覆盖处理腔室内壁的等离子体掺杂装置导入粒子、并使导入粒子后的固体基体的污染水平为1E10 atoms/cm2以下，能够降低清洗工序中清洗固体基体的表面时对掺杂剂的影响。
就是说，在清洗工序中，主要目的不是清洗固体基体表面，而是清洗固体基体背面，所以，可以通过缩短清洗时间或降低溶剂的浓度等达到上述目的。
另外，固体基体与硫酸和过氧化氢水溶液的混合溶液接触的时间优选为10分钟以下。这是因为在10分钟以下，掺杂剂粒子几乎不会因清洗而减少。
另外，固体基体的清洗，优选避免与氢氟酸接触。这是因为虽然在以往的清洗方法中大多使用氢氟酸，但与氢氟酸接触、掺杂剂的粒子会在短时间内迅速被冲走。
另外，上述固体基体的清洗方法作为半导体、液晶和生物芯片等有源元件以及电阻、线圈和电容器等无源元件等器件的制造方法也是有效的。
附图说明
图1为表示本发明的一个实施例中使用的杂质导入装置的图。
图2为表示用于说明本发明的一个实施例的工艺流程的图。
图3为表示本发明中在自由基模式下进行等离子体掺杂时使用二次离子质谱仪(Secondary Ion Mass Spectrometer：以下称为SIMS)测定的硼在深度方向的SIMS曲线的图。
图4为表示本发明中在离子模式下进行等离子体掺杂时的SIMS曲线的图。
图5为表示本发明中在等离子体照射非晶化之后在气体·自由基模式下刚进行等离子体掺杂后的SIMS曲线的图。
图6为用于说明本发明的一个实施方式的杂质导入和灰化方法对薄膜电阻的影响的图。
图7为用于说明本发明的一个实施方式的清洗方法对薄膜电阻的影响的图。
图8为用于说明本发明的清洗时间对薄膜电阻的影响的图。
图9A、图9B为用于说明本发明的实施方式的等离子体掺杂方法和清洗方法对薄膜电阻的影响的图。
图10为表示使用本发明的被处理物的清洗方法制造器件的工艺流程的图。
图11A～图11C为示意性地表示根据图10的工艺流程制造的器件的一个截面的图。
图12为表示在本发明的离子模式下进行等离子体掺杂时的工艺流程的图。
图13为表示在本发明的气体·自由基模式下进行等离子体掺杂时的工艺流程的图。
图14为表示在本发明的气体·自由基模式下进行等离子体掺杂、抗蚀剂除去和使用SPM(H2SO4∶H2O2＝4∶1)清洗液清洗时的工艺流程的图。
图15A～图15C为用于说明在本发明的等离子体掺杂中不将导入硅基板的杂质层(硼导入层)除去而将其保留的机理的图。
图16为表示本发明使用SPM的清洗液对薄膜电阻的影响和使比较例的氢氟酸在SPM清洗后与硅基板表面接触时的影响的图。
图17A～图17B为用于说明本发明使用APM的清洗液对薄膜电阻的影响的特性图。
图18为表示本发明中乙硼烷(B2H6)的气体浓度与硅表面对波长530nm的光的光吸收系数的关系的图。
图19为表示本发明中改变乙硼烷(B2H6)的气体浓度时的非晶层的厚度的图。
图20为表示在进行本发明的清洗工序之前、使用氧化膜形成工序的工艺流程的图。
图21为表示使用本发明的等离子体非晶化工序和氧化膜工序的工艺流程的图。
图22A～图22B为表示为了与本发明的实施方式比较而使用氢氟酸(HF)分别在离子模式、气体·等离子体模式下处理时的清洗处理时间与薄膜电阻的变化的图。
具体实施方式
参照附图，对本发明的实施方式进行详细地说明。
图1表示本发明的一个实施例中使用的装置100。装置100具有高频电源1、匹配器(matching box)2、线圈(coil)和天线3、质量流量控制器(MFC)4和5、涡轮分子泵6、电导阀(conductance valve)7、干式泵(drying pump)8、循环器9、电源10、匹配器11、高频电源12和下部电极14。作为被处理物的硅基板13被放置在下部电极14上。
电源10用于施加偏压电源。使用频率为600kHz的交流电源。在本说明书中，等离子体掺杂的加速电压的以数值表示为Vdc。Vdc是通过交流施加的偏压的平均值。偏压的峰值与峰值之差为Vdc的2倍左右。
此外，在以后的说明中，被处理物以作为半导体基板之一的硅基板为例进行说明。但是，化合物半导体基板、应变硅基板、SOI基板等其它固体基体也应被理解为相当于本发明的被处理物。
图1表示将硅基板13搬送到处理腔室15内之后，设置在下部电极14上的状态。处理腔室15中分别设有等离子体照射非晶化用气体的导入管16和乙硼烷的导入管17。此外，所谓等离子体照射非晶化是指向固体基体例如硅基板的一个主面照射等离子体，使硅基板13的表面非晶化的工序。另外，在以后的说明或附图中，使用“等离子体照射非晶化”这一术语，但并不限于照射等离子体来实施非晶化，例如，也可以用电离的Ge、Si进行离子注入来实施非晶化。
另外，等离子体照射非晶化所用的等离子体，使用氦、氖、氩、氙等稀有气体等离子体、氢等离子体或将这些气体混合的气体的等离子体。或者，可以照射含有锗(Ge)、硅(Si)的等离子体。乙硼烷气体被等离子体化以用于B2H6等离子体掺杂，或者保持气体状态导入处理腔室15，以用于气体掺杂。可以使用B4H10、B5H9、B5H11、B6H10、B10H14等含硼的氢化合物气体，来代替乙硼烷气体。由于含硼的氢化合物气体在等离子体照射中对Si的蚀刻速度小，可以实施加工而几乎不蚀刻硅基板，因此更优选。或者，可以使用BF3、B2F4等含硼的氟化物气体。也可以使用B2Cl4、BCl3等含硼的氯化物气体。另外，将固体等离子化后使用时，可以使用BI3、BBr3、B2O3、B2S3、BN。
导入处理腔室15的气体流量可以分别通过质量流量控制器4、5控制。另外，尽管图1中未图示，但为了改变乙硼烷气体的稀释比例，在处理腔室15的周围，还设置有稀释用气体导入管和质量流量控制器。此外，作为稀释气使用氦气。
图2为用于说明本发明的一个实施方式的工艺流程的概要图。将硅基板13设置在下部电极14上之后，利用乙硼烷气体等离子体实施B2H6等离子体掺杂S23。乙硼烷(B2H6)气体使用由氦(He)气稀释过的。此外，在以下的说明中，为了便于叙述，将“B2H6等离子体掺杂S23”简记作“等离子体掺杂S23”。
等离子体掺杂23以离子模式S23a和气体·自由基模式S23b两种模式实施。按照离子模式S23a的等离子体掺杂S23，主要是将等离子体中的离子注入硅基板13的杂质导入方法。
另一方面，按照气体·自由基模式S23b的等离子体掺杂S23，主要是将等离子体中的气体和自由基与离子一起导入硅基板13，或在硅基板13的一个主面上附着、堆积的杂质导入方法。等离子体掺杂S23的条件为：用氦稀释乙硼烷的比例(B2H6/He气体浓度)在0.025％/99.975％～5％/95％的范围内变化，高频电源1的源功率在1000W～1500W的范围内变化，压力在0.9Pa～2.5Pa的范围内变化。其中，典型的离子模式S23a是B2H6/He气体浓度为0.025％/99.975％、源功率为1500W、压力为0.9Pa的情况。典型的气体·自由基模式23b是B2H6/He气体浓度为5％/95％、源功率为1000W、压力为2.5Pa的情况。
气体·自由基模式S23b中，硼含在气体和自由基中，堆积或附着在硅基板13的表面，留在硅基板13的较浅部分的比例很多。但是，尽管比例相对较少，但也存在作为离子注入硅基板13的硼。由于作为离子注入的硼得到来自作为偏压施加的电场的能量，因此，与作为气体和自由基导入的硼相比，可导入到距离硅基板13的一个主面的最表面很深的部位。
其结果是，在气体·自由基模式S23b下刚刚实施等离子体掺杂S23后的硼的SIMS曲线中，硅基板13的一个主面上的最表面的硼浓度较高，硼浓度为1E18cm-3～1E21cm-3的范围，以硼浓度变低的方向为下时，曲线向下突出。
图3表示在上述典型的气体·自由基模式23b下，在偏压100V、等离子体掺杂时间7秒的条件下实施等离子体掺杂S23时的SIMS曲线。其特征在于，硅基板13的最表面的硼浓度高和曲线的陡峭度低。曲线的陡峭度是指，硼浓度降低一个数量级所需的距离，通常以硼浓度从1E19cm-3降低到1E18cm-3所需的距离表示。陡峭度低的原因在于，硼浓度为1E18cm-3～1E21cm-3范围的曲线，以硼浓度变低的方向为下时，向下突出。在图3中，最表面的硼浓度为8E22cm-3左右，陡峭度为3nm/dec。
在离子模式S23a中，由于作为离子注入的硼的比例很高，所以，与气体·自由基模式S23b相比，注入硅基板13深处的硼的比例变多。对交流施加偏压，硼注入硅基板13的一个主面上形成的杂质导入层的深度由各瞬间的偏压决定。而且，因为作为离子被注入的硼的比例较大，所以，与气体·自由基模式S23b相比，被导入到深处的硼相对于被导入的所有硼的比例更大。此外，上述机理的起因是气体和自由基得不到来自偏压注入的电磁能量、能量低。
上述的结果是，在离子模式S23a下刚进行完等离子体掺杂S23之后的硼的SIMS曲线中，硅基板1 3表面的硼浓度比气体·自由基模式23b下的硼浓度低，在硼浓度为1E18cm-3～1E21cm-3的范围内，以硼浓度降低的方向为下时，曲线向上突出。
图4表示在上述典型的离子模式S23a下，在偏压100V、等离子体掺杂时间30秒的条件下进行等离子体掺杂S23时的SIMS曲线。其特征在于，与气体·自由基模式23b相比、硅基板13最表面的硼浓度较低，以及曲线陡峭度高。在图4中，硅基板13最表面的硼浓度为8E21cm-3左右，陡峭度为2nm/dec。
此外，在进行等离子体掺杂S23之前，导入进行等离子体照射非晶化S22的杂质。等离子体照射非晶化S22通过照射氦、氖、氩、氙等稀有气体等离子体来进行。另外，也使用氢气的等离子体。也可以使用这些气体的混合等离子体。或者，可以照射含Ge、Si的等离子体。
在此，表示出使用氦等离子体时的结果。将He气浓度设为100％、高频电源1的源功率设为1500W、压力设为0.9Pa、偏压设为150V、等离子体照射非晶化的时间设为7秒。在进行了等离子体照射非晶化S22之后，在上述典型的气体·自由基模式23b下进行了等离子体掺杂S23。进行了等离子体照射非晶化S22之后的硅基板13的一个主面被非晶化，因此，与未非晶化的情况相比，气体·自由基的硼更易于渗透到硅基板13的内部。
图5表示等离子体照射非晶化S22之后、在上述典型的气体·自由基模式23b下刚进行等离子体掺杂S23之后的SIMS曲线。其特征在于，硅基板13最表面的硼浓度为离子模式S23a与气体·自由基模式23b的中间的值，并且曲线的陡峭度高。在图5中，最表面的硼浓度为4E22cm-3左右，陡峭度为1.7nm/dec。
根据如上所述，在气体·自由基模式23b下进行完等离子体掺杂S23时，附着在硅基板13最表面的硼在导入硅基板13内部的所有的硼中所占比例非常高，所以陡峭度降低。在离子模式S23a中，注入硅基板13内部的硼在导入硅基板13内部的所有的硼中所占比例变高，附着在硅基板13最表面的硼减少或者几乎没有，因此陡峭度变高。
另外，在进行等离子体照射非晶化S22之后、在气体·自由基模式23b下进行等离子体掺杂S23的情况下，由于气体·自由基的硼渗透到硅基板13的内部，附着在硅基板13的一个主面的最表面的硼减少或几乎不存在。由此，在此情况下，陡峭度也变高。在进行等离子体照射非晶化S22之后、在离子模式S23a下进行等离子体掺杂S23的情况下，附着在硅基板13最表面的硼也少，陡峭度也高。
综上可知，仅在气体·自由基模式23b下进行等离子体掺杂S23的情况下，使硼附着在硅基板13的最表面。在离子模式S23a 下进行等离子体掺杂S23的情况下，在进行等离子体照射非晶化S22之后、在气体·自由基模式23b下进行等离子体掺杂S23的情况下，或在等离子体照射非晶化S22之后、在离子模式S23a下进行等离子体掺杂S23的情况下，附着在硅基板13最表面的硼较少。
在进行等离子体掺杂S23之后，从处理腔室15取出硅基板13。然后，进行灰化S24或清洗S25。在灰化S24中，将硅基板13搬送到未图示的灰化装置的处理腔室内部。灰化装置使用具有下流型等离子体灰化腔室的装置。然后，在未图示的高频电源的源功率1800W、260℃、133Pa的条件下照射氧等离子体。按照10秒、25秒、60秒三个标准改变氧等离子体的照射时间。在清洗工序中，使用SPM(硫酸和过氧化氢水溶液的混合溶液，以6比1、4比1的比例将H2SO4和H2O2混合的溶液)、HF(用超纯水稀释到1％的HF)、APM(按照1∶1∶5的比例将NH4OH、H2O2、H2O混合的溶液)。
SPM和APM在80℃下使用，HF在室温下使用。分别用SPM、HF、APM清洗进行等离子体掺杂S23之后的硅基板13。清洗后的硅基板13用超纯水冲洗、使其干燥。另外，为了比较，在既不进行灰化S24也不进行清洗S25、直接进行热处理S26的情况下，也进行了实验。
进行灰化S24或清洗S25之后，对硅基板13实施热处理26。热处理26用卤素灯在1100℃下进行3分钟。该热处理(退火)S26选择了掺杂剂充分电活化的条件，因此Rs(0)/Rs(t)很好地反映出经清洗S25后残留在硅基板31上的掺杂剂的数量。其中，Rs(0)是进行等离子体掺杂S23之后，既不进行灰化S24也不进行清洗S25，直接进行热处理S26时的薄膜电阻。Rs(t)表示进行等离子体掺杂S23之后，进行t秒的灰化S24或进行t分钟的清洗S25之后、进行完热处理S26时的薄膜电阻。Rs(0)/Rs(t)为Rs(0)与Rs(t)之比。
另外，为了确认灰化S24或清洗S25对spikeRTA之后的薄膜电阻的效果，在1075℃的spikeRTA下进行了实施热处理S26的实验。所谓spikeRTA(spike Rapid Thermal Annealing)是指在达到最高温度(1075℃)的时刻停止加热以降低温度的处理。
然后，用四探针法测定薄膜电阻(S27)。
图6为用于说明本发明的一个实施方式的杂质导入和灰化方法对薄膜电阻的影响的特性图，是表示灰化时间与薄膜电阻的变化的图。热处理S26在1100℃下进行了3分钟。
图6的纵轴是Rs(0)与灰化后进行完热处理时的薄膜电阻Rs(t)之比。横轴为灰化时间。杂质的导入按以下3种方式进行：在上述典型的气体·自由基模式23b下进行等离子体掺杂S23的情况；在上述典型的离子模式S23a下进行等离子体掺杂S23的情况；在上述用氦等离子体进行等离子体照射非晶化S22后，在上述典型的气体·自由基模式23b下进行等离子体掺杂S23的情况。
在本发明的一个实施方式中，在离子模式S23a下进行等离子体掺杂S23之后进行灰化的情况下，在热处理之前进行灰化，薄膜电阻降低了30％左右。而且，薄膜电阻几乎不随灰化时间的变化而变化。
在本发明的一个实施方式中，在进行等离子体照射非晶化S22之后、在气体·自由基模式S23b下进行等离子体掺杂S23、然后进行灰化S24的情况下，在热处理S26之前进行灰化，薄膜电阻降低，而且薄膜电阻几乎不随灰化时间的变化而变化。
在比较例中，在气体·自由基模式23b下进行等离子体掺杂S23之后、实施灰化S24的情况下，薄膜电阻因灰化时间的变化而有较大变化。附着在硅基板13的一个主面上的硼在灰化工序中容易从基板上飞散到基板之外，飞散的比例的重现性差，所以认为，薄膜电阻因灰化时间的变化而变得大小不一。而且，后面将会说明，由于通过氧等离子体照射而形成氧化膜，具有防止硼飞散的效果，但相对于硅基板13的最表面附着、吸附的硼，未飞散的硼的比例的再现性差。如果被导入或渗透到硅基板的内部即使很短的距离，未飞散的硼的比例的再现性就会很好。
图7为表示本发明的一个实施方式的清洗时间与薄膜电阻的关系的特性图。即，为表示薄膜电阻随清洗时间变化的图。纵轴为Rs(0)与在其热处理前与SPM接触进行清洗之后、进行完热处理时的薄膜电阻Rs(t)之比。横轴为与SPM接触以进行清洗的时间。
下面，参照图2所示的工艺流程进行说明。
等离子体掺杂S23中，将在上述典型的离子模式S23a下等离子体掺杂时间设为60秒。基于偏压的加速电压在等离子体电位(plasmapotential)、60V、100V这3个值变化。硫酸和过氧化氢水溶液的混合溶液使用硫酸和过氧化氢水溶液的混合比为6∶1的溶液。使与硫酸和过氧化氢水溶液的混合溶液接触以进行清洗的时间在30秒～10分钟的范围内变化。当加速电压大于60V时，即使在热处理S26之前与硫酸和过氧化氢水溶液的混合溶液接触以进行清洗S25，薄膜电阻也几乎不会改变。
另一方面，在加速电压为等离子体电位的情况下进行清洗S25时，薄膜电阻下降至一半以下。其理由可认为是导入硅基板13的硼在清洗S25中被从硅基板13上冲走。
图8为用于说明本发明的一个实施方式的清洗时间的限制的特性图。在加速电压为60V的情况下，用硫酸和过氧化氢水溶液的混合溶液进行清洗，使清洗时间在30分钟以下的范围内变化，对薄膜电阻的差异进行研究。如果要确保薄膜电阻的降低为不进行清洗时的90％以上，则清洗时间优选为20分钟以下。更优选的清洗时间为10分钟以下。如果清洗时间为10分钟以下，则薄膜电阻能够可靠地保持在不进行清洗时的90％以上的值。但是，若进行30分钟清洗，则薄膜电阻将会降低到清洗前的90％以下，因此不优选。
表1为使用处理腔室内壁用石英覆盖的等离子体掺杂装置以无焰原子吸光法对掺杂硼时的硅基板13的一个主面(表面)的污染进行测定的结果。处理腔室内壁的面积中，52％的面积由石英覆盖。但是，由石英覆盖的部分是处理腔室内壁中由下部电极14形成的平面分割出的等离子体发生源一侧，即线圈和天线3一侧。这是因为，就金属污染而言，处理腔室内壁中，与排气侧的部分对硅基板1 3的金属污染相比，等离子体发生源侧的内壁对下部电极14上载置的硅基板13的金属污染的影响更大。因此，相当于覆盖了处理腔室内壁中的由下部电极14形成的平面分割出的等离子体发生源一侧的面积中的84％的面积。
按照两种水平改变等离子体掺杂条件，分别对各2片样品进行检测。通过改变掺杂条件，改变剂量和已掺杂(as doped)的硼浓度达到1E18cm-3的深度。“已掺杂(as doped)”的表达的意思是“导入杂质后”或“导入粒子后”。后述的表达和表1也可以理解为相同的意义。
加速电压分别使用60V、100V。剂量分别为7.5E14cm-2和5.2E14cm-2。另外，已掺杂的硼浓度达到1E18cm-3的深度分别为7.4nm和10nm。由表1可知，这些时候的Fe、Cr、Ni、Cu、Na、Ca、K、Mg、Al的污染水平为1E10atoms/cm2以下。这是非常好的结果。由此，能够降低为除去金属污染等而进行清洗时向基板表面施加的负荷。此外，处理腔室通常用含铝的金属制成，通常铝的污染与表1的其它金属的污染相比，允许水平高。因此，在Fe、Cr、Ni、Cu、Na、Ca、K、Mg、Al元素中，为了避免铝的污染过度明显(over-specification)，可以适当选择由石英覆盖的面积等以切合固有的装置和工艺条件等。
另外，在本发明的一个实施方式中，仅描述了用石英覆盖处理腔室内壁的情况，但用硅、氮化硅、含有期望的杂质的氮化物或氧化物覆盖的情况下，也可得到同样的效果。含有期望的杂质的氮化物或氧化物，在欲导入硼时，是用例如BN、B2O3涂敷的物质；在欲导入砷时，是用例如As2O3、As2O5涂敷的物质；在欲导入磷时，是用例如P4O10涂敷的物质。
表1
1 E9 atoms/cm2
Figure C20048002466700181
如上所述，根据本发明的一个实施方式，可得到下述结论：在向被处理物(例如硅基板等半导体基板)导入粒子后、实施热处理时，能够使热处理前的半导体基板(硅基板)达到维持半导体器件的成品率所必需的污染水平，并且能够清洗基板而不使导入的粒子在清洗工序中减少。
图9为表示本发明的一个实施方式的等离子体掺杂方法和清洗方法与薄膜电阻的关系的特性图。纵轴为Rs(0)与在其热处理前和SPM接触以进行清洗之后、进行完热处理时的薄膜电阻Rs(t)之比。横轴为与SPM接触以进行清洗的时间。
参照图2所示的工艺流程进行说明。
等离子体掺杂S23按照以下3种方式进行：在上述典型的离子模式S23a下等离子体掺杂时间为30秒的情况；在上述典型的气体·自由基模式S23b下等离子体掺杂时间为7秒的情况；在偏压100V下进行7秒上述氦的等离子体照射非晶化S22后，在上述典型的气体·自由基模式S23b下等离子体掺杂时间为7秒的情况。
在上述离子模式S23a和气体·自由基模式23b下的等离子体掺杂S23中，基于偏压的加速电压使用60V和100V。硫酸和过氧化氢水溶液的混合溶液使用硫酸和过氧化氢水溶液的混合比为4∶1的溶液。清洗S25在80℃下分别进行5分钟和10分钟。为了比较，对未进行清洗而直接进行热处理时的薄膜电阻也进行了测定。
在进行了上述3种等离子体掺杂的情况下，即使在热处理前与硫酸和过氧化氢水溶液的混合溶液接触以进行清洗，薄膜电阻也不会增加10％以上。除了在气体·自由基模式23b下、在100V的偏压下进行等离子体掺杂S23之外，通过进行清洗S25，薄膜电阻降低。在进行等离子体照射非晶化S22之后、在气体·自由基模式S23b下进行等离子体掺杂S23时的薄膜电阻的结果是在离子模式S23a下进行等离子体掺杂S23的情况下和在气体·自由基模式S23b下进行等离子体掺杂S23的情况下的薄膜电阻的中间的值。
这样的情况在本说明书的其它实施例中也是同样。在离子模式S23a下进行等离子体掺杂S23时和在等离子体照射非晶化S22之后、在气体·自由基模式23b下进行等离子体掺杂S23时，发现了通过清洗而使薄膜电阻降低的优良效果。根据对上述硅基板13最表面的硼浓度的考察和硼向硅基板13导入的机理，可知，在等离子体照射非晶化S22之后、在离子模式S23a下进行等离子体掺杂S23时，同样表现出该效果。
(实施例1)
图10表示本发明的实施例1的工艺流程。图11A～图11C为示意性地表示构成嵌入硅基板31的元件、例如晶体管的一部分的杂质导入层的截面图。此外，硅基板31与前面的硅基板13实质上相同。另外，图11A～图11C所示的截面图可理解为极其简单地、而且示意性地表示作为电子器件的二极管、电阻、电容器或线圈等的部分的构成要素。
下面，参照图10、图11A～图11C说明实施例1。
首先，如图10所示，准备硅基板31，在其一个主面上形成抗蚀剂，按照熟知的蚀刻处理，进行期望的抗蚀剂图案化S27。此时的完成状态如图11A所示。显示的是在硅基板31的一个主面上形成规定的抗蚀剂图案30和开口部32的状态。其后，在上述典型的离子模式S23a下，进行乙硼烷(B2H6)的等离子体掺杂S23。在进行等离子体掺杂S23之前，可以照射稀有气体、氢气或它们的混合气体的等离子体以进行非晶化S22。
图11A所示的开口部32被暴露于硅基板31的表面进行等离子体照射非晶化S22时所用的等离子体和进行等离子体掺杂时所用的等离子体。因此，硅基板31的表面被非晶化，硼被导入硅基板31的一个主面，如图11B所示，形成杂质导入层33。
进行等离子体掺杂S23之后，在抗蚀剂除去S28中，氧等离子体被照射在硅基板31的一个主面上形成的抗蚀剂上，以进行灰化。在开口部32处，杂质导入层33被暴露于氧等离子体。
但是，在离子模式S23a下进行等离子体掺杂S23时，以及在进行等离子体照射非晶化S22之后、在离子模式S23a下进行等离子体掺杂S23时，硼没有扩散到硅基板31的外部(即向外扩散)。通过灰化，硼向硅外部流失的比例降低，所以能够使退火后的薄膜电阻降低，并且能够除去抗蚀剂。
在抗蚀剂除去S28工序之后，如图11C所示，硅基板31的一个主面露出构成例如晶体管的源极、漏极等的杂质层33的表面。
然后，将硅基板31的一个主面暴露于SPM或APM中进行清洗。此时，图11C的杂质导入层33也被暴露于SPM或APM中。在离子模式S23a下进行等离子体掺杂S23，在使用SPM的情况下，硼不会损失到硅基板31的外部，也不会向外部扩散，薄膜电阻降低，因此更优选使用SPM。在离子模式S23a下进行等离子体掺杂S23，在使用APM的情况下，硼几乎不会损失到硅基板31的外部，也不会向外部扩散，因此为优选。
本发明的一个实施方式通过实施图10的工艺流程，可以减少通过等离子体掺杂S23导入的硼中流失到硅基板31外部的硼的量。即，将实施图10的工艺流程之后的薄膜电阻与省去图10的工艺流程中的抗蚀剂图案化S27、抗蚀剂除去S28和清洗S25a的情况下的薄膜电阻进行比较，结果表明实施图10的工艺流程之后的薄膜电阻较低。
即发现，通过使用离子模式S23a进行等离子体掺杂S23，抗蚀剂除去和清洗的自由度大的工艺流程是可能的。由此，可得到以下效果：可以通过等离子体掺杂S23将杂质导入由抗蚀剂形成的规定的图案，而且能够使导入的硼的剂量损失减少，能够通过抗蚀剂除去、清洗和热处理而电活化。
还发现，在采用离子模式S23a的情况下，使用氧等离子体的灰化进行抗蚀剂除去，与未进行灰化的情况相比，能够降低薄膜电阻，这一点如上文所述。另外，还发现，在离子模式S23a的情况下，使用SPM进行清洗能够降低薄膜电阻。
(实施例2)
图12表示本发明的实施例2的工艺流程。
与实施例1的说明中使用的图10的不同之处在于，在抗蚀剂除去S28a中采用SPM、APM。其它工序与实施例1大致相同，所以采用相同的符号。
下面，参照图10、图12说明实施例2。
在硅基板31(S31)上形成抗蚀剂，进行期望的抗蚀剂图案化S27。通过工序S31和S27，如图11A所示，在硅基板31的一个主面上形成抗蚀剂图案30和开口部32。然后，在上述典型的离子模式S23a下进行等离子体掺杂S23。在进行等离子体掺杂S23之前，可以照射稀有气体、氢气或其混合气体的等离子体以进行非晶化S22。通过这样进行的等离子体掺杂S23和非晶化S22，图11A所示的开口部32被暴露于硅基板31的一个主面进行等离子体照射非晶化S22时的等离子体和进行等离子体掺杂S23时的等离子体。因此，硅基板31的一个主面被非晶化，硼被导入硅基板31上的一个主面，如图11B所示，形成杂质导入层33。
实施例2的特征前文也稍有提及，如图12所示，在进行等离子体掺杂S23之后，在抗蚀剂除去S28a中，使SPM或APM与硅基板31上残留的抗蚀剂接触，以除去抗蚀剂。此时，开口部32处的杂质导入层33被暴露于SPM或APM。但是，在离子模式S23a下进行等离子体掺杂S23时和在进行等离子体照射非晶化S22之后、在离子模式S23a下进行等离子体掺杂S23时，被除去到硅基板31外部的硼很少，这一点如上所述。
使用SPM时，通过清洗硅基板31，流失到硅基板31外部的比例降低，所以，可以降低退火后的薄膜电阻，并且可以除去抗蚀剂。使用APM时，在离子模式S23a下进行等离子体掺杂S23时和在进行等离子体照射非晶化S22之后、在离子模式S23a下进行等离子体掺杂S23时，流失到硅基板31外部的硼的比例很小。
在抗蚀剂除去S28a之后，如图11C所示，处于硅基板31的一个主面上仅残留杂质导入层33的状态。然后，将硅基板31的表面暴露在SPM或APM中进行清洗。此时，图11C的杂质导入层33也被暴露在SPM或APM中。
在离子模式S23a下进行等离子体掺杂S23，使用SPM时，与其说硼没有被硅基板31的外部侵蚀或流失，不如说因薄膜电阻降低，因此更优选使用SPM。在离子模式S23a下进行等离子体掺杂S23，使用APM时，硼几乎没有流失到硅基板31外部，因此为优选。
在图12的工艺流程中，抗蚀剂除去S28a或清洗S25a的至少一方的工序使用SPM，剩下的工序使用APM时，对实施了图12的工艺流程后的硅基板31进行热处理S26，能够减少通过等离子体掺杂S23导入的硼中流失到硅基板31外部的硼的量。
即，对实施了图12的工艺流程之后的薄膜电阻与省去图12的工艺流程中的抗蚀剂图案化S27、抗蚀剂除去S28a和清洗S25a的情况下的薄膜电阻进行比较的结果表明，实施了图12的工艺流程之后的薄膜电阻较低。在抗蚀剂除去S28a或清洗S25a的哪一道工序使用APM的情况下，薄膜电阻与省去图12的工艺流程中的抗蚀剂图案化S27、抗蚀剂除去S28a和清洗S25a的情况下的值大致相等。此外，使用相同的溶液，可以将抗蚀剂除去S28a和清洗S25a作为1个工序同时进行。用符号S53a(虚线)将符号S28a和S25a包围即是为此。
即，本发明的一个实施方式的杂质导入层的形成方法之一采用图12的工艺流程，可以除去抗蚀剂，并且可以使硼残留在作为电子器件的形成面的硅基板31的一个主面及其内部。此外，等离子体掺杂S23为离子模式S23a的情况下，抗蚀剂除去S28a和清洗S25a都使用SPM将进一步降低薄膜电阻，因此更优选。
(实施例3)
图13表示实施例3的工艺流程。与图10所示的实施例1的主要不同之处在于，等离子体掺杂S23的模式为气体·自由基模式23b和清洗工序稍有不同。
参照图13和图11说明实施例3。
首先，如实施例1或实施例2所述，在硅基板31上形成抗蚀剂，并形成期望的抗蚀剂图案。该状态如图11A所示。然后，在进行等离子体掺杂S23之前，照射稀有气体、氢气或其混合气体的等离子体，以进行非晶化S22。然后，在上述典型的气体·自由基模式23b下进行等离子体掺杂S23。
在图11A的抗蚀剂的开口部32中，硅基板31的一个主面(表面)被暴露于进行等离子体照射非晶化S22时的等离子体或进行等离子体掺杂S23时的等离子体。因此，在硅被非晶化之后，硼被导入或渗透到硅内，如图11B所示，形成杂质导入层33。
在抗蚀剂除去S28中，抗蚀剂暴露在氧等离子体中，以进行灰化。此时，图11B所示的从开口部32导入的杂质导入层33被暴露于氧等离子体。在此，在进行了等离子体照射非晶化S22之后、在气体·自由基模式23b下进行等离子体掺杂S23的情况下，不是硼附着在硅基板31的一个主面上，而是硼易于渗透到内部。由此，由于暴露在氧等离子体中，硅基板31的一个主面因硼的飞散等而导致被消耗或流失到硅的外部的硼变少。
这不如说灰化使硼向硅基板31的外部流失的比例降低，因此能够使进行热处理(退火)S26之后的薄膜电阻降低，并且能够除去抗蚀剂。
抗蚀剂除去S28的工序之后，成为如图11C所示的状态。然后，将硅基板31的一个主面暴露于SPM以进行清洗。此时，图11C的杂质导入层33也被暴露于SPM下。在气体·自由基模式23b下进行等离子体掺杂S23，使用SPM时，由于硼不会被消耗或流失到硅基板31的外部，因此更优选使用SPM。
对实施了图13的工艺流程之后的薄膜电阻与省去图13的工艺流程中的抗蚀剂图案化S27、抗蚀剂除去S28和清洗S25b的情况下的薄膜电阻进行比较的结果表明，实施了图13的工艺流程之后的薄膜电阻较低。
通过采用图13的工艺流程，能够除去抗蚀剂，并且能够使硼残留在硅基板31的一个主面及其内部。在气体·自由基模式S23b下进行等离子体掺杂S23的情况下，通过使用SPM，能够维持薄膜电阻而不使其升高，所以优选。
(实施例4)
图14表示本发明的杂质导入层的形成方法的其它工艺流程。另外，图11A～图11C所示为按照图14的工艺流程制造的器件的一个例子。
下面，参照图11A～图11C和图14说明实施例4。
首先，准备符号S31所示的硅基板31。接着，在硅基板的一个主面上形成(涂敷)抗蚀剂，实施规定的抗蚀剂图案化S27，形成抗蚀剂图案30和开口部32。该状态如图11A所示。
然后，在上述典型的气体·自由基模式S23b下，进行等离子体掺杂S23。在进行等离子体掺杂S23之前，可以照射稀有气体、氢气或其混合气体的等离子体，以进行非晶化S22。此时，图11A的抗蚀剂的开口部32被暴露于硅基板31的一个主面进行等离子体照射非晶化S22时的等离子体或进行等离子体掺杂S23时的等离子体。因此，硅基板31的一个主面被非晶化，硼被导入硅基板31的一个主面，如图11B所示，在开口部32形成杂质导入层33。
进行等离子体掺杂S23之后，在抗蚀剂除去S28b中，使SPM与抗蚀剂接触，以除去抗蚀剂。此时，图11B的开口部32处的杂质导入层33被暴露在SPM中。
但是，在气体·自由基模式S23b下进行等离子体掺杂S23的情况下和在进行了等离子体照射非晶化S22之后、在气体·自由基模式S23b下进行等离子体掺杂S23的情况下，因在硅基板31的外部被消耗或因向外部扩散等而流失的硼很少。即，使用SPM时，由于通过进行清洗S25b，硼流失到硅基板31外部的比例降低，所以，能够降低退火后的薄膜电阻，并且能够除去抗蚀剂。
抗蚀剂除去S28b之后，成为如图11C所示的状态。然后，将硅基板31的一个主面暴露于SPM以进行清洗S25b。此时，图11C所示的杂质导入层33也被暴露在SPM中。在气体·自由基模式S23b下进行等离子体掺杂S23，使用SPM时，因在硅基板31的外部被消耗或向外扩散而流失的硼很少，因此更优选使用SPM。
实施了图14的工艺流程之后的薄膜电阻与省略了抗蚀剂图案化S27、抗蚀剂除去S28b和清洗S25b的情况下的薄膜电阻同等大小。通过采用图14的工艺流程，能够除去抗蚀剂，并且能够使硼以规定的杂质量残留在硅基板31的一个主面及其内部。此外，使用相同的溶液，可以将抗蚀剂除去S28b和清洗S25b作为1个工序同时进行。
(实施例5)
图15A～图15C为用于说明由等离子体掺杂S23导入硅基板31的硼通过氧等离子体或SPM清洗，直到热处理(退火)后的工序，仍未被从硅中除去而保留下来的机理的图。
图15A为示意性地表示利用沉积作用、等离子体掺杂或离子注入等将硼36导入硅基板31的一个主面之后即刻的状态的图。图15B为示意性地表示刚进行完例如图14所示的清洗S25b之后的硼36的行为的图，图15C为示意性地表示刚进行完例如图14所示的热处理S26之后的硼36的行为的图。
另外，在图15A～图15C中，SPM和氧等离子体的部分为实施例，HF和APM的部分为比较例。APM在等离子体掺杂S23采用离子模式S23a的情况下为实施例。
本发明人新认识到：在进行等离子体掺杂S23之后且在热处理S26之前，进行SPM清洗S25b，或用氧等离子体进行灰化，将会减少由等离子体掺杂S23导入的硼的剂量损失。SPM清洗S25b和用氧等离子体进行的灰化，将硅基板31的一个主面氧化，在杂质导入层的表面形成氧化膜29。附着或堆积在杂质导入层表面的硼36不会在SPM清洗S25b和氧等离子体照射时飞散到硅基板31的外部而流失，而是嵌入氧化膜29。
再次参照图15A～图15C。SPM和氧等离子体使附着在硅基板31的一个主面上的、或导入硅基板31内部的硼36嵌入到由SPM和氧等离子体形成的氧化膜29中，防止其在退火时因向硅基板31的外部扩散而流失。另一方面，HF和APM在清洗时对硅基板31进行蚀刻。于是，将硅基板31一个主面上附着的硼36冲走。此外，因为APM还同时形成氧化膜29，对硼36的剂量损失的作用处于HF和SPM之间。
图16是说明上述机理的实验结果。在上述典型的离子模式S23a下、在偏压100V下进行等离子体掺杂S23之后，进行10分钟的SPM(H2SO4∶H2O2＝4∶1，80℃)清洗。然后，用由超纯水稀释到1％的HF清洗5分钟。
然后，使用卤素灯在1100℃下进行3分钟的热处理S26之后，测定薄膜电阻。对在SPM清洗S25b之后、不进行HF清洗而进行热处理S26的方案与进行HF清洗的方案进行比较，进行HF清洗时，薄膜电阻大幅度降低。
可以认为，这是在SPM清洗S25b之后，图15A～图15C所示的嵌入氧化膜29的硼36通过HF清洗而被除去的结果。另一方面，作为本发明的一个实施方式的在等离子体掺杂S23之后进行SPM清洗S25b、然后进行热处理S26的情况下，硼36受到氧化膜29保护，没有因在硅基板31外部被消耗或向外扩散等而流失，因此，与未进行SPM清洗S25b的情况相比，薄膜电阻进一步降低。
综上可知，为了将导入硅基板31的硼36经灰化、清洗、热处理全过程后的剂量损失控制在最小程度，在进行等离子体掺杂S23之后、热处理S26之前，在硅基板3 1的一个主面上形成氧化膜29是很有效的。形成氧化膜29的方法有照射氧等离子体的方法、使SPM溶液与硅基板31接触的方法、用CVD生成氧化膜的方法、用离子电镀法生成氧化膜的方法。
(实施例6)
图17为表示实施例6的薄膜电阻随清洗处理时间的变化的特性图。
在实施例6中，将说明APM清洗对硼的剂量损失的影响。
在进行等离子体掺杂S23之后，从处理腔室15取出硅基板13(31)。此外，等离子体掺杂S23按照上述典型的离子模式S23a和上述典型的气体·自由基模式23b这2种方式来进行。偏压采用60V、100V。对进行了等离子体掺杂S23之后的硅基板31在80℃下进行APM清洗S25a。APM使用将NH4OH∶H2O2∶H2O按照1∶1∶5的比例混合的溶液。清洗后的硅基板31用超纯水冲洗并干燥。另外，为了比较，对不进行AMP清洗而直接进行热处理的情况进行了实验。热处理采用卤素灯在1100℃下进行3分钟。
图17A和图17B为表示由使用APM的清洗处理时间产生的薄膜电阻变化的特性图。图17A为通过上述典型的离子模式S23a的等离子体掺杂S23导入硼的情况。图17B为通过上述典型的气体·自由基模式23b的等离子体掺杂S23导入硼的情况。纵轴分别为对通过等离子体掺杂S23掺杂硼后的硅基板进行完热处理时的薄膜电阻Rs(0)与在热处理前与APM接触并进行清洗后、进行完热处理时的薄膜电阻Rs(t)之比。横轴分别为与APM接触以进行清洗的时间，清洗时间在10分钟以下的范围内变化。
可知，在离子模式S23a下进行等离子体掺杂S23时，即使用APM清洗，硼的剂量损失也很小。可以认为，这是硅基板31的一个主面上附着的硼36的量与被导入硅基板31内部的硼36的量相比较少的缘故。
另一方面，作为比较例的一种方式，在进行完气体·自由基模式23b的等离子体掺杂S23之后进行APM清洗的情况下，硼36的剂量损失较大，薄膜电阻大幅降低。
(关于离子模式S23a和气体·自由基模式23b的差异)
下面，进一步详细说明离子模式S23a和气体·自由基模式23b的等离子体掺杂S23的差异。在离子模式S23a中，使用以氦气将B2H6气体极度稀释的等离子体。
另一方面，在气体·自由基模式23b下，使用B2H6气体浓度高的等离子体。在离子模式S23a中，在掺杂硼36的同时，引发非晶化，气体和自由基成分的硼不是附着在硅基板31的一个主面上，而是渗透到硅基板31的内部。另一方面，在气体·自由基模式23b中，非晶化进行得不充分，硼36易于附着在硅基板31的一个主面上。离子模式S23a和气体·自由基模式23b的差异可以通过对进行完等离子体掺杂S23之后的硅基板31的一个主面的非晶层的光吸收系数进行比较而区别，对此将做详细说明。
在图1所示的真空腔室15内，向作为被处理物的硅基板13(31)照射等离子体，等离子体源使用螺旋波等离子体源。所用气体为氦气和乙硼烷气体的混合气体。混合比在氦气浓度95％、乙硼烷气体浓度5％到氦气浓度99.975％、乙硼烷气体浓度0.025％的范围内变化。
最初，向硅基板13(31)照射等离子体。等离子体照射条件为高频电源1的源功率1500W、压力0.9Pa、等离子体照射时间7秒。在偏压60V下进行。然后，停止等离子体照射，将真空腔室15内部吸成真空，用氮气进行吹扫，将硅基板13(31)从真空腔室15中取出。
用椭圆偏光法测定所有样品的非晶层厚度和对波长530nm的光的光吸收系数。并用SIMS测定硼的剂量。
图18为改变B2H6气体在B2H6混合气体中所占比例、进行等离子体掺杂S23时，B2H6气体浓度与硅基板31表面对波长530nm的光的光吸收系数的关系。光吸收系数为用仅含He气的等离子体进行非晶化时的最大值。
另外，当B2H6和He的气体浓度在B2H6/He为0.025％/99.975％～0.1％/99.9％的范围内时，光吸收系数基本上不变化。但当B2H6气体浓度从0.1％再增加时，则随着B2H6气体浓度的增加，光吸收系数降低。例如，在B2H6气体浓度/He气体浓度为5％/95％的情况下试制的非晶层的光吸收系数为B2H6气体浓度/He气体浓度为0.1％/99.9％时的55％的水平，与He为100％时相比，降低至46％的水平。但是，即使是在B2H6气体浓度/He气体浓度为5％/95％的情况下进行等离子体掺杂时，与c-Si相比，仍具有6.3倍的光吸收系数。
图19表示改变B2H6气体浓度/He气体浓度进行等离子体掺杂时的非晶层厚度的变化。由此可知，基本上形成了与He为100％时进行非晶化的情况下同等水平的厚度的非晶层。
更详细地说，在气体浓度为0.1％/99.9％时，形成最厚的非晶层，无论B2H6气体浓度比该值高还是低，非晶层的厚度都有降低的趋势。即，在要同时进行非晶化和等离子体掺杂的情况下，B2H6气体浓度/He气体浓度最优选为0.05％/99.95％～0.1％/99.9％。
可以认为，使B2H6气体浓度从0.1％增加时，尽管非晶层的厚度相同但光吸收系数降低的原因是非晶化程度降低。即，B2H6气体浓度低、氦气浓度高时，结晶的散乱程度会更高。为了形成光吸收系数高的非晶层，更优选为B2H6气体浓度为0.1％以下、氦气浓度为99.9％以上。
光吸收系数高的非晶层的非晶化程度高，气体·自由基的硼易于渗透到非晶层。另一方面，光吸收系数低的非晶层的非晶化度不充分，接近结晶硅。因此，气体·自由基的硼难以渗透，附着在表面的比例增高。
在上述典型的离子模式S23a的等离子体掺杂S23中，B2H6浓度为0.025％，在图18中，对波长530nm的光的光吸收系数显示为1.35E5cm-1。即使B2H6浓度低于0.025％，也不会使光吸收系数比1.3E5cmw-1。另外，也不会高于1.5E5cm-1。
另一方面，在上述典型的气体·自由基模式23b下的等离子体掺杂S23中，B2H6浓度为5％，与典型的离子模式S23a相比，浓度高200倍。如图18所示，使B2H6浓度从0.1％开始升高、接近气体·自由基模式23b时，光吸收系数将降低。而且，在B2H6浓度为5％时，光吸收系数降低至7.5E4cm-1。
另外，在上述典型的气体·自由基模式23b下，高频电源1的源功率降低到1000W、压力上升到2.5Pa。但在偏压60V、等离子体掺杂7秒的上述典型的气体·自由基模式23b下进行等离子体掺杂S23时，光吸收系数为8.4E4cm-1。与图18的B2H6浓度为5％的情况处于同一水平。另外，即使B2H6浓度高于5％，光吸收系数也不会大幅降低，在6E4cm-1时，其降低已经饱和。
综上可知，离子模式S23a和气体·自由基模式23b的边界在对波长530nm的光的光吸收系数在1.3E5cm-1～6E4cm-1之间。而且可知，因为随着B2H6浓度变化，光吸收系数的变化是连续的，所以其边界为光吸收系数位于1.3E5cm-1和6E4cm-1中间的9.5E4cm-1的B2H6浓度。该B2H6浓度由图18读取的值为0.7％。即，B2H6浓度在0.7％以下为离子模式S23a，若高于0.7％则为气体·自由基模式23b。
(实施例7)
图20涉及本发明的实施例7。它与其它实施例的不同在于，在等离子体掺杂S23之后具有氧化膜形成工序S29。其它工序与其它实施例基本相同。
已经说明过，在本发明中，为了防止杂质逃逸到硅基板31的外部，在杂质导入和热处理之间，形成作为保护膜的氧化膜29很重要。
在图20中，在氧化膜形成工序S29之后，进行选自抗蚀剂除去、清洗S30中的一个或多个工序。另外，氧化膜形成工序S29也可以与选自抗蚀剂除去、清洗S30的一个或多个工序同时进行。也可以通过CVD、离子电镀等形成氧化膜。然后，进行热处理S26。这样，能够降低由等离子体掺杂S23导入的硼36的剂量损失。
其它工序，例如准备硅基板31的工序S31、进行抗蚀剂图案化的工序S27、热处理S26等与其它实施例中使用的相同，因此省略详细说明。
(实施例8)
图21表示实施例8的工艺流程。在实施例8中，杂质导入可以使用选自低能量离子注入、气体掺杂的方法。在杂质导入前，进行等离子体照射非晶化S22。在低能量离子注入的情况下，通过实施等离子体照射非晶化S22，能够降低沟道效应，并能够更浅地导入硼，所以优选。
在气体掺杂的情况下，通过实施等离子体照射非晶化S22，气体中含有的硼易于渗透到硅基板31的内部，所以优选。另外，所谓气体掺杂，是在处理腔室15内，对硅基板13(31)进行等离子体照射非晶化S22之后，停止等离子体照射，然后将乙硼烷等含硼气体导入处理腔室15内部的杂质导入方法。
该方法利用气体向非晶层渗透，能以非常低的能量导入杂质。
参照图21，在准备硅基板31之后(S31)，进行抗蚀剂图案化S27，然后，进行等离子体照射非晶化S22，对从开口部32露出的硅基板31的一个主面进行非晶化。这样一系列的处理与其它实施例大致相同。然后，使用选自低能量离子注入、气体掺杂的方法将杂质导入硅基板31。
而且，具有在杂质导入后形成氧化膜29的工序。在形成氧化膜29的工序之后，进行选自抗蚀剂除去、清洗S32中的一个或多个工序。另外，氧化膜形成S29可以与选自抗蚀剂除去、清洗S30中的一个或多个工序同时进行。然后，进行热处理S26。通过这样一系列的处理，能够减少以低能量导入的硼的剂量损失。
(达到同样效果的方法、实例)
在所有的实施方式中，等离子体掺杂前的非晶化S22可以用离子注入的方式进行，以代替前文所述的照射等离子体的方式。例如，也可以注入Ge、Si的离子以进行非晶化。或者，也可以注入稀有气体的离子。另外，使用离子淋浴(ion shower)也可以期待同样的效果。在离子淋浴中，使用具有等离子体发生室、网格(mesh)和载置硅基板的台的装置。网格被配置在等离子体与硅基板之间，可以向网格施加期望的电位。根据该方法，经过设定为期望电位的网格向硅基板表面照射等离子体，由此实施被称为离子淋浴的分散的离子照射，能够高效地实现非晶化。在该方法中，由于未进行离子的质量分离，所以，照射到硅基板表面的离子束电流量比直接暴露于等离子体的等离子体掺杂小，但是与离子注入相比，数量级差异很大。因此，即使是原子量较小的轻元素，也能够高效率地实现非晶化。例如，即使用氦、氢等原子量最小的元素，也可以期待能够实现非晶化的可能性。
另外，在图7、图8、图9A、图9B、图16、图17A、图17B、图22A和图22B中，显示的结果是退火(热处理)用卤素灯在1100℃下进行了3分钟退火的结果，但在1075℃下用spikeRTA，剂量损失的比例得到与1100℃下、3分钟的退火相同的结果。
另外，在所有的实施例中，离子模式S23a的等离子体掺杂S23替换为离子淋浴也可得到同样的效果。这里的离子淋浴与上述非晶化中所用的基本相同，在等离子体中含有期望的杂质粒子方面不同。即，是将含有硼等期望的杂质的等离子体经过网格导入硅基板表面，从而照射含有期望的粒子的离子的方法。由于未进行离子的质量分离，含有照射在固体基体上的期望的粒子的离子束电流量与直接暴露于等离子体的等离子体掺杂相比较小，但与离子注入相比，数量级差异大，所以，能够高效地导入杂质。根据离子淋浴的杂质导入原理，可以期待得到与主要是以低能量的离子作为主体导入的离子模式S23a的等离子体掺杂S23同样的效果。
低能量离子注入还包括利用气体丛离子束(gas cluster ion-beam)、分子离子束(molecular ion-beam)的离子注入。利用气体丛离子束的离子注入是指，由例如氩气和B2H6气体的混合气体，形成氩与硼缓慢结合的大质量的气体丛(gas cluster)，将其电离，利用电磁场加速、输送，照射到硅基板上。气体丛在硅基板表面打开不紧密的结合而分散开，加速能量被分配到气体丛的各分子。
由此，实际上，一个硼原子的加速能量变得非常小。例如，使用含有n个氩和m个硼的气体丛，电离成1价，用10kV的电压加速的情况下，1个硼具有的加速能量为10/(n+m)keV。例如，形成n＝100、m＝2的气体丛时，1个硼所具有的加速能量是约为100eV的相当低的能量。利用分子离子束的离子注入，对例如癸硼烷的离子B10Hx+进行加速。在该情况下，在硅基板表面，分子也变得分散，每一个硼的加速能量变小。例如，当加速电压为5kV时，相当于1个硼以约500eV的低能量注入。
这样，利用气体丛离子束、分子离子束的离子注入赋予气体从离子或分子离子的能量虽然高达kV以上，但硼等期望的粒子所具有的实际的能量较小，因此是浅层注入。使用上述方法，在以导入粒子后、实施热处理之前的粒子的原子浓度达到1E18atoms/cm3的深度为15nm以下、特别为10nm以下的低能量导入时，与漂移模式的硼的情况相同，表现出本发明所揭示的问题，可以容易地推测能够按照本实施例解决。
(比较例)
下面说明比较例。
在进行等离子体掺杂S23之后，从处理腔室15取出硅基板13(31)。另外，等离子体掺杂S23分为2种方式进行：上述典型的离子模式S23a和上述典型的气体·自由基模式23b。将进行了等离子体掺杂S23后的硅基板13(31)在室温下进行HF清洗。使用浓度为1％的氢氟酸。清洗后的硅基板13(31)用超纯水冲洗并干燥。另外，为了进行比较，对不进行HF清洗而实施热处理的情况也进行了实验。热处理使用卤素灯，在1100℃下进行3分钟。
图22A和图22B是表示使用HF的清洗时间与薄膜电阻的关系的特性图。图22A为按照上述典型的离子模式S23a的等离子体掺杂S23导入硼的情况。图22B为按照上述典型的气体·自由基模式23b的等离子体掺杂S23导入硼的情况。纵轴为对通过等离子体掺杂S23掺杂硼后的硅基板13(13)进行完热处理时的薄膜电阻Rs(0)与在热处理前与HF接触并进行清洗后、进行完热处理时的薄膜电阻Rs(t)之比。横轴为与HF接触以进行清洗的时间，在10分钟以下的范围内改变清洗时间。
横轴为与氢氟酸接触以进行清洗的时间，清洗时间在10分钟以下的范围内变化。另外，使用浓度1％的氢氟酸。基于偏压的加速电压在等离子体电位、60V、100V、200V中变化。
根据图22A、图22B可知，不依赖于掺杂时的加速电压，通过实施清洗，(Rs(0)/Rs(t))的比值降低，即，清洗后的薄膜电阻上升。可以认为，其原因在于，通过清洗，掺杂剂(杂质)从硅基板31上被冲走。另外，在清洗时间为5分钟以内的所谓短时间清洗中，也观察到了薄膜电阻的上升。因此，包含与氢氟酸接触很短时间的工序的现有的清洗方案是造成薄膜电阻上升的原因。因此，作为利用等离子体掺杂、低能量离子注入、或沉积等在表面的堆积、或浅层注入等方式导入掺杂剂的基板的清洗方法，在批量生产工艺中难以使用。
产业上的可利用性
如上所述，根据本发明，能够提供一种基板的清洗方法，它能够对利用等离子体掺杂、低能量离子注入、或沉积等在表面的堆积、或浅层注入的方式导入了掺杂剂的硅基板等固体基体进行清洗，该方法对导入掺杂剂粒子后、热处理之前的基板进行维持半导体器件的成品率所必需的水平的清洗，并且导入的粒子在清洗工序中不会减少。
本发明还提供一种杂质导入方法，它能够在固体基体的一个主面上形成抗蚀剂图案，从而在期望的部位导入杂质，并且导入的粒子在抗蚀剂除去工序中不会减少。
本发明尤其在半导体、液晶等的制造工艺中，可以用于包含利用等离子体掺杂、注入离子、沉积作用等将粒子导入基板之后的基板的清洗、抗蚀剂的除去的杂质导入方法、装置。另外，还可以在电阻、线圈和电容器等器件的制造方法中采用，因此产业上的利用价值很高。

Claims (11)

1.一种杂质导入层的形成方法，其特征在于，具有：
在固体基体的一个主面上形成抗蚀剂的工序；在所述抗蚀剂上形成抗蚀剂图案的工序；向所述固体基体的一个主面导入杂质的工序；除去所述抗蚀剂的工序；清洗固体基体的一个主面上的金属污染、粒子的工序；和退火工序，所述导入杂质的工序是通过离子模式的等离子体掺杂对所述固体基体的一个主面进行的工序，所述离子模式的等离子体掺杂使用B2H6和He的混合气体等离子体，所述B2H6气体浓度为0.7％以下，用等离子体掺杂后的固体基体中的硼的浓度从1E19cm-3降低到1E18cm-3的距离定义的所述硼的曲线的陡峭度小于3.0nm/dec。
2.如权利要求1所述的杂质导入层的形成方法，其特征在于：
包括在进行所述离子模式的等离子体掺杂之前、在固体基体的一个主面上形成非晶层的工序，所述导入杂质的工序向非晶化的所述固体基体的一个主面导入杂质。
3.如权利要求1所述的杂质导入层的形成方法，其特征在于：
除去所述抗蚀剂的工序向所述固体基体的导入了杂质的部分的表面和所述抗蚀剂的表面照射氧等离子体。
4.如权利要求1所述的杂质导入层的形成方法，其特征在于：
所述清洗金属污染、粒子的工序使硫酸和过氧化氢水溶液的混合溶液与所述固体基体的导入了杂质的部分接触。
5.如权利要求1所述的杂质导入层的形成方法，其特征在于：
除去所述抗蚀剂的工序使硫酸和过氧化氢水溶液的混合溶液与所述固体基体的导入了杂质的部分的一个主面上的抗蚀剂表面接触。
6.如权利要求1所述的杂质导入层的形成方法，其特征在于：
在通过离子模式的等离子体掺杂向所述固体基体的一个主面导入杂质的工序中，除去所述抗蚀剂的工序接触NH4OH、H2O2和H2O的混合溶液。
7.如权利要求1所述的杂质导入层的形成方法，其特征在于：
在通过离子模式的等离子体掺杂向所述固体基体的一个主面导入杂质的工序中，所述清洗金属污染、粒子的工序使NH4OH、H2O2和H2O的混合溶液与固体基体的一个主面接触。
8.如权利要求1所述的杂质导入层的形成方法，其特征在于：
在通过离子模式的等离子体掺杂向所述固体基体的一个主面导入杂质的工序中，除去所述抗蚀剂的工序和所述清洗工序通过使硫酸和过氧化氢水溶液的混合溶液或NH4OH、H2O2和H2O的混合溶液与所述抗蚀剂和固体基体的一个主面接触而同时进行。
9.如权利要求1所述的杂质导入层的形成方法，其特征在于：
在所述离子模式的等离子体掺杂中，等离子体掺杂后的固体基体表面对530nm的光的光吸收系数为9.5E4cm-1以上。
10.一种器件的制造方法，其特征在于：
在器件的制造工序中使用权利要求1～9中任一项所述的杂质导入层的形成方法。
11.如权利要求10所述的器件的制造方法，其特征在于：
所述器件选自半导体、液晶、生物芯片、电阻、线圈和电容器。
CNB200480024667XA 2003-08-25 2004-08-25 杂质导入层的形成方法和器件的制造方法 Expired - Fee Related CN100437912C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003299596 2003-08-25
JP299596/2003 2003-08-25

Publications (2)

Publication Number Publication Date
CN1842896A CN1842896A (zh) 2006-10-04
CN100437912C true CN100437912C (zh) 2008-11-26

Family

ID=34213768

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200480024667XA Expired - Fee Related CN100437912C (zh) 2003-08-25 2004-08-25 杂质导入层的形成方法和器件的制造方法

Country Status (5)

Country Link
US (1) US7759254B2 (zh)
JP (1) JP4619951B2 (zh)
CN (1) CN100437912C (zh)
TW (1) TW200514117A (zh)
WO (1) WO2005020306A1 (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006062536A2 (en) * 2004-12-03 2006-06-15 Epion Corporation Formation of ultra-shallow junctions by gas-cluster ion irridation
EP1596427A4 (en) * 2003-02-19 2009-06-10 Panasonic Corp PROCESS FOR INTRODUCING CONTAMINATION
WO2005020306A1 (ja) 2003-08-25 2005-03-03 Matsushita Electric Industrial Co., Ltd. 不純物導入層の形成方法及び被処理物の洗浄方法並びに不純物導入装置及びデバイスの製造方法
EP1672683A4 (en) * 2003-10-09 2008-10-01 Matsushita Electric Ind Co Ltd TRANSITION EDUCATION PROCEDURE AND OBJECT THEREFORE TO BE PROCESSED AND PRODUCED
WO2005112088A1 (ja) * 2004-05-14 2005-11-24 Matsushita Electric Industrial Co., Ltd. 半導体装置の製造方法および製造装置
WO2005119745A1 (ja) * 2004-06-04 2005-12-15 Matsushita Electric Industrial Co., Ltd. 不純物導入方法
EP1815507A4 (en) * 2004-11-08 2010-10-06 Tel Epion Inc COPPER INTERCONNECTION WIRING AND METHOD OF FORMING THE SAME
US7799683B2 (en) * 2004-11-08 2010-09-21 Tel Epion, Inc. Copper interconnect wiring and method and apparatus for forming thereof
DE602005025015D1 (de) * 2004-12-13 2011-01-05 Panasonic Corp Plasma-dotierungsverfahren
SG163544A1 (en) 2005-03-30 2010-08-30 Panasonic Corp Impurity introducing apparatus and impurity introducing method
KR20070115907A (ko) * 2005-03-31 2007-12-06 마쯔시다덴기산교 가부시키가이샤 플라즈마 도핑 방법 및 장치
WO2006121131A1 (ja) 2005-05-12 2006-11-16 Matsushita Electric Industrial Co., Ltd. プラズマドーピング方法およびプラズマドーピング装置
US20100112795A1 (en) * 2005-08-30 2010-05-06 Advanced Technology Materials, Inc. Method of forming ultra-shallow junctions for semiconductor devices
SG165321A1 (en) * 2005-08-30 2010-10-28 Advanced Tech Materials Boron ion implantation using alternative fluorinated boron precursors, and formation of large boron hydrides for implantation
KR100769833B1 (ko) * 2006-08-14 2007-10-23 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
JP5134223B2 (ja) * 2006-09-06 2013-01-30 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
KR100843968B1 (ko) * 2007-05-16 2008-07-03 주식회사 동부하이텍 이미지센서의 제조방법
US8063437B2 (en) * 2007-07-27 2011-11-22 Panasonic Corporation Semiconductor device and method for producing the same
US8004045B2 (en) 2007-07-27 2011-08-23 Panasonic Corporation Semiconductor device and method for producing the same
JPWO2009034699A1 (ja) * 2007-09-10 2010-12-24 パナソニック株式会社 半導体装置の製造方法
CN101393843B (zh) * 2007-09-20 2010-06-09 中芯国际集成电路制造(上海)有限公司 离子注入后的清洗方法
CN101459038B (zh) * 2007-12-13 2010-08-11 中芯国际集成电路制造(上海)有限公司 半导体基底清洗方法
US8030187B2 (en) * 2007-12-28 2011-10-04 Panasonic Corporation Method for manufacturing semiconductor device
US8741071B2 (en) * 2008-01-09 2014-06-03 Freescale Semiconductor, Inc. Semiconductor processing method
CN101592875B (zh) * 2008-05-29 2012-02-29 中芯国际集成电路制造(北京)有限公司 清洗方法及清洗机台
US7927986B2 (en) * 2008-07-22 2011-04-19 Varian Semiconductor Equipment Associates, Inc. Ion implantation with heavy halogenide compounds
US20110021011A1 (en) 2009-07-23 2011-01-27 Advanced Technology Materials, Inc. Carbon materials for carbon implantation
US8062965B2 (en) * 2009-10-27 2011-11-22 Advanced Technology Materials, Inc. Isotopically-enriched boron-containing compounds, and methods of making and using same
US8138071B2 (en) * 2009-10-27 2012-03-20 Advanced Technology Materials, Inc. Isotopically-enriched boron-containing compounds, and methods of making and using same
US8598022B2 (en) 2009-10-27 2013-12-03 Advanced Technology Materials, Inc. Isotopically-enriched boron-containing compounds, and methods of making and using same
US8223539B2 (en) 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
TWI689467B (zh) 2010-02-26 2020-04-01 美商恩特葛瑞斯股份有限公司 用以增進離子植入系統中之離子源的壽命及性能之方法與設備
US8779383B2 (en) 2010-02-26 2014-07-15 Advanced Technology Materials, Inc. Enriched silicon precursor compositions and apparatus and processes for utilizing same
JP5826524B2 (ja) * 2010-07-16 2015-12-02 住友重機械工業株式会社 プラズマドーピング装置及びプラズマドーピング方法
CN101943868B (zh) * 2010-08-03 2012-12-19 无锡科硅电子技术有限公司 去除光刻胶的方法与装置
EP2612349A4 (en) 2010-08-30 2016-09-14 Entegris Inc DEVICE AND METHOD FOR PRODUCING COMPOUNDS OR INTERMEDIATE PRODUCTS THEREOF FROM A SOLID MATERIAL AND USE OF SUCH CONNECTIONS AND INTERMEDIATE PRODUCTS
CN102540775A (zh) * 2010-12-27 2012-07-04 无锡华润上华科技有限公司 硅化物保护层去胶方法
JP2012234960A (ja) * 2011-04-28 2012-11-29 Ulvac Japan Ltd 半導体デバイスおよび半導体デバイスの製造方法
JP5583076B2 (ja) * 2011-06-02 2014-09-03 住友重機械工業株式会社 プラズマ処理装置
TWI583442B (zh) 2011-10-10 2017-05-21 恩特葛瑞斯股份有限公司 Ｂ２ｆ４之製造程序
JP5661597B2 (ja) * 2011-11-14 2015-01-28 東京エレクトロン株式会社 基板保持体の再生方法
US9960042B2 (en) 2012-02-14 2018-05-01 Entegris Inc. Carbon dopant gas and co-flow for implant beam and source life performance improvement
CN103311093B (zh) * 2012-03-12 2016-06-08 上海凯世通半导体有限公司 Pn结构的掺杂方法
US9224644B2 (en) 2012-12-26 2015-12-29 Intermolecular, Inc. Method to control depth profiles of dopants using a remote plasma source
US9145303B2 (en) * 2013-02-15 2015-09-29 Ecolive Technologies LTD. Chemical vapor deposition reactor having ceramic lining for production of polysilicon
CN104252103A (zh) * 2013-06-25 2014-12-31 无锡华润上华科技有限公司 光刻返工后残留光刻胶的去除方法
SG11201601015RA (en) 2013-08-16 2016-03-30 Entegris Inc Silicon implantation in substrates and provision of silicon precursor compositions therefor
JP6107709B2 (ja) * 2014-03-10 2017-04-05 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6036732B2 (ja) * 2014-03-18 2016-11-30 信越半導体株式会社 貼り合わせウェーハの製造方法
CN103996617A (zh) * 2014-06-09 2014-08-20 上海华力微电子有限公司 离子注入工艺后的光刻胶层的去除方法
US9425063B2 (en) 2014-06-19 2016-08-23 Infineon Technologies Ag Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device
US10249498B2 (en) * 2015-06-19 2019-04-02 Tokyo Electron Limited Method for using heated substrates for process chemistry control
US20170170018A1 (en) * 2015-12-14 2017-06-15 Lam Research Corporation Conformal doping using dopant gas on hydrogen plasma treated surface
US9911660B2 (en) 2016-04-26 2018-03-06 Lam Research Corporation Methods for forming germanium and silicon germanium nanowire devices
US10522656B2 (en) 2018-02-28 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd Forming epitaxial structures in fin field effect transistors
JP7117354B2 (ja) * 2020-09-14 2022-08-12 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
US20230238287A1 (en) * 2022-01-26 2023-07-27 Applied Materials, Inc. Methods and apparatus for processing a substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131665A (ja) * 1997-07-11 1999-02-02 Hitachi Ltd 半導体集積回路装置の製造方法
US6436747B1 (en) * 1999-04-21 2002-08-20 Matsushita Electtric Industrial Co., Ltd. Method of fabricating semiconductor device
US20030022473A1 (en) * 2001-06-18 2003-01-30 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor device
CN1436372A (zh) * 2001-02-21 2003-08-13 三菱电机株式会社 半导体器件及其制造方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5897863A (ja) 1981-12-07 1983-06-10 Toshiba Corp 半導体装置の製造方法
JP2782357B2 (ja) * 1989-05-10 1998-07-30 ヤマハ株式会社 イオン注入方法
JP2780419B2 (ja) 1990-03-05 1998-07-30 松下電器産業株式会社 不純物の導入装置及びその導入方法
JPH05206053A (ja) 1992-01-30 1993-08-13 Matsushita Electric Ind Co Ltd 結晶損傷除去装置
JPH05206045A (ja) 1992-01-27 1993-08-13 Hitachi Ltd 半導体装置の製造方法
JP3173854B2 (ja) * 1992-03-25 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置
JPH05314944A (ja) * 1992-05-11 1993-11-26 Fujitsu Ltd イオン照射装置及びイオン照射方法
JP2530990B2 (ja) 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
JP3219501B2 (ja) * 1992-12-01 2001-10-15 松下電器産業株式会社 薄膜トランジスタの製造方法
US5738731A (en) * 1993-11-19 1998-04-14 Mega Chips Corporation Photovoltaic device
JP2919254B2 (ja) 1993-11-22 1999-07-12 日本電気株式会社 半導体装置の製造方法および形成装置
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
US5620906A (en) * 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
US5897346A (en) 1994-02-28 1999-04-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing a thin film transistor
JPH08213339A (ja) * 1995-02-02 1996-08-20 Hitachi Ltd イオン注入方法およびその装置
US5956581A (en) 1995-04-20 1999-09-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JPH0917867A (ja) 1995-06-30 1997-01-17 Nkk Corp 半導体装置におけるコンタクト部の形成方法
JP3080867B2 (ja) * 1995-09-25 2000-08-28 日本電気株式会社 Ｓｏｉ基板の製造方法
JP3545526B2 (ja) * 1996-01-19 2004-07-21 株式会社東芝 半導体装置の製造方法
US5892235A (en) 1996-05-15 1999-04-06 Semiconductor Energy Laboratory Co., Ltd. Apparatus and method for doping
US5908307A (en) 1997-01-31 1999-06-01 Ultratech Stepper, Inc. Fabrication method for reduced-dimension FET devices
JPH1154451A (ja) 1997-08-07 1999-02-26 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
TW388087B (en) 1997-11-20 2000-04-21 Winbond Electronics Corp Method of forming buried-channel P-type metal oxide semiconductor
JPH11274492A (ja) * 1998-03-24 1999-10-08 Nippon Foundry Inc 半導体装置及びその製造方法
JP3161413B2 (ja) * 1998-05-28 2001-04-25 日本電気株式会社 半導体装置の製造方法
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2000195814A (ja) 1998-12-28 2000-07-14 Fujitsu Ltd 半導体装置の製造方法
US6573195B1 (en) * 1999-01-26 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere
KR100316707B1 (ko) 1999-02-05 2001-12-28 윤종용 모스 트랜지스터 및 그 제조방법
JP3348070B2 (ja) * 1999-04-21 2002-11-20 松下電器産業株式会社 半導体装置の製造方法
JP2000349039A (ja) * 1999-06-02 2000-12-15 Nec Corp 浅い拡散層を有する半導体装置の製造方法
US6610168B1 (en) * 1999-08-12 2003-08-26 Sipec Corporation Resist film removal apparatus and resist film removal method
US6438747B1 (en) * 1999-08-20 2002-08-20 Hewlett-Packard Company Programmatic iteration scheduling for parallel processors
WO2001071787A1 (en) 2000-03-17 2001-09-27 Varian Semiconductor Equipment Associates, Inc. Method of forming ultrashallow junctions by laser annealing and rapid thermal annealing
JP4171162B2 (ja) 2000-05-30 2008-10-22 三洋電機株式会社 光起電力素子およびその製造方法
JP2003077856A (ja) * 2001-06-18 2003-03-14 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US7615473B2 (en) * 2002-01-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Method of introducing ion and method of manufacturing semiconductor device
US6713819B1 (en) 2002-04-08 2004-03-30 Advanced Micro Devices, Inc. SOI MOSFET having amorphized source drain and method of fabrication
US7135423B2 (en) * 2002-05-09 2006-11-14 Varian Semiconductor Equipment Associates, Inc Methods for forming low resistivity, ultrashallow junctions with low damage
US7122408B2 (en) * 2003-06-16 2006-10-17 Micron Technology, Inc. Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation
WO2005020306A1 (ja) 2003-08-25 2005-03-03 Matsushita Electric Industrial Co., Ltd. 不純物導入層の形成方法及び被処理物の洗浄方法並びに不純物導入装置及びデバイスの製造方法
US7501332B2 (en) 2004-04-05 2009-03-10 Kabushiki Kaisha Toshiba Doping method and manufacturing method for a semiconductor device
US20060205192A1 (en) 2005-03-09 2006-09-14 Varian Semiconductor Equipment Associates, Inc. Shallow-junction fabrication in semiconductor devices via plasma implantation and deposition

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131665A (ja) * 1997-07-11 1999-02-02 Hitachi Ltd 半導体集積回路装置の製造方法
US6436747B1 (en) * 1999-04-21 2002-08-20 Matsushita Electtric Industrial Co., Ltd. Method of fabricating semiconductor device
CN1436372A (zh) * 2001-02-21 2003-08-13 三菱电机株式会社 半导体器件及其制造方法
US20030022473A1 (en) * 2001-06-18 2003-01-30 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
TWI351708B (zh) 2011-11-01
TW200514117A (en) 2005-04-16
JPWO2005020306A1 (ja) 2006-10-19
US20060264051A1 (en) 2006-11-23
US7759254B2 (en) 2010-07-20
CN1842896A (zh) 2006-10-04
JP4619951B2 (ja) 2011-01-26
WO2005020306A1 (ja) 2005-03-03

Similar Documents

Publication Publication Date Title
CN100437912C (zh) 杂质导入层的形成方法和器件的制造方法
JP2020536393A (ja) 高エネルギー原子層エッチング
US7378335B2 (en) Plasma implantation of deuterium for passivation of semiconductor-device interfaces
CN1751381A (zh) 杂质导入方法
CN101971298A (zh) 表面处理设备和表面处理方法
US8975603B2 (en) Systems and methods for plasma doping microfeature workpieces
JP5461404B2 (ja) プラズマドーピング方法及び半導体装置の製造方法
KR100832944B1 (ko) 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼
US20150144155A1 (en) Method for High Aspect Ratio Photoresist Removal in Pure Reducing Plasma
KR20150141906A (ko) 포토레지스트-스트립 성능을 향상시키고 유기 막들을 개질하기 위한 과산화증기 처리
Yabune et al. Scientific wet process technology for innovative LSI/FPD manufacturing
Heyns et al. Cost-effective cleaning and high-quality thin gate oxides
KR20170074766A (ko) 수소 플라즈마 처리된 표면에 대한 도펀트 가스를 사용한 컨포멀한 도핑
JP2002170782A (ja) プラズマドーピング方法およびプラズマドーピング装置
US20070151949A1 (en) Semiconductor processes and apparatuses thereof
Hossain et al. Heated SC1 solution for selective etching and resist particulate removal
Yang et al. In-situ Cleaning of Post-etch Byproducts by Manipulating Dechucking Environment Gas in Silicon Etch Process
Takeuchi et al. Contribution of ions and radicals in etching of Si 1− x Ge x epitaxial films using an electron-cyclotron-resonance chlorine plasma
Kawaguchi et al. Thermally Activated Gas-Phase Chemical Reactions in a Single-Wafer Wet Clean Process
Aoki et al. Cleaning for deep-submicron structures
JP2003347241A (ja) カーボン系薄膜除去方法及び表面改質方法並びにそれらの処理装置
KR0172717B1 (ko) 반도체 기판의 세정방법
KR100235944B1 (ko) 반도체소자의 세정 방법
Tsutsui et al. Contribution and control of neutral gas absorption effects in the plasma doping of boron into Si
Chang et al. Influences of damage and contamination from reactive ion etching on selective tungsten deposition in a low‐pressure chemical‐vapor‐deposition reactor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081126

Termination date: 20140825

EXPY Termination of patent right or utility model