JPH05206045A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05206045A JPH05206045A JP1172992A JP1172992A JPH05206045A JP H05206045 A JPH05206045 A JP H05206045A JP 1172992 A JP1172992 A JP 1172992A JP 1172992 A JP1172992 A JP 1172992A JP H05206045 A JPH05206045 A JP H05206045A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- semiconductor substrate
- impurity layer
- diffusion
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 素子の微細化に適し、しかも、形成される不
純物層の抵抗値の低減が図れる、半導体装置の製造方法
を提供する。 【構成】 半導体基板中に不純物を拡散させることによ
り不純物層を形成するにあたり、前記半導体基板中の不
純物層形成予定領域にIV族の元素をイオン打込みするこ
とによって結晶欠陥を生成した後に、熱不純物拡散を行
って前記不純物層を形成するようにした。 【効果】 素子の微細化と、形成される不純物層の抵抗
値の低減とが同時に実現できる。
純物層の抵抗値の低減が図れる、半導体装置の製造方法
を提供する。 【構成】 半導体基板中に不純物を拡散させることによ
り不純物層を形成するにあたり、前記半導体基板中の不
純物層形成予定領域にIV族の元素をイオン打込みするこ
とによって結晶欠陥を生成した後に、熱不純物拡散を行
って前記不純物層を形成するようにした。 【効果】 素子の微細化と、形成される不純物層の抵抗
値の低減とが同時に実現できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体技術さらには不
純物層の形成に適用して有効な技術に関するもので、さ
らに詳しくは、不純物の拡散に利用して有効な技術に関
するものである。
純物層の形成に適用して有効な技術に関するもので、さ
らに詳しくは、不純物の拡散に利用して有効な技術に関
するものである。
【０００２】
【従来の技術】半導体基板中に不純物を導入することに
より不純物層を形成する方法としては、不純物を含ん
だ気相中からの拡散、不純物を含んだガラス中からの
拡散、イオン打込みと熱処理（アニール）の組合せ、
が知られている。これらの方法については、例えば、昭
和６０年１１月１５日に株式会社培風館から発行された
「超高速バイポーラ・デバイス」第１０３頁に記載され
ている。
より不純物層を形成する方法としては、不純物を含ん
だ気相中からの拡散、不純物を含んだガラス中からの
拡散、イオン打込みと熱処理（アニール）の組合せ、
が知られている。これらの方法については、例えば、昭
和６０年１１月１５日に株式会社培風館から発行された
「超高速バイポーラ・デバイス」第１０３頁に記載され
ている。
【０００３】これらのプロセスは、半導体基板表面に一
定量の不純物元素を導入するプレデポジションと、その
一定量の不純物元素を熱処理によって基板中の必要な深
さにまで移動させるドライブインの２つのステップから
なっている。
定量の不純物元素を導入するプレデポジションと、その
一定量の不純物元素を熱処理によって基板中の必要な深
さにまで移動させるドライブインの２つのステップから
なっている。
【０００４】
【発明が解決しようとする課題】ところが、前記従来の
不純物拡散方法にあっては下記のような問題があった。
不純物拡散方法にあっては下記のような問題があった。
【０００５】即ち、の不純物を含んだ気相中からの拡
散、の不純物を含んだガラス中からの拡散では、半導
体基板表面に導入された不純物元素が深さ方向と略同等
に横方向へも移動するため、素子の微細化が困難である
という問題があった。
散、の不純物を含んだガラス中からの拡散では、半導
体基板表面に導入された不純物元素が深さ方向と略同等
に横方向へも移動するため、素子の微細化が困難である
という問題があった。
【０００６】そこで、素子の微細化が要求される今日で
は、特別な場合（バイポーラＬＳＩのコレクタ埋込層な
どの形成の場合）を除いては、のイオン打込みと熱処
理の組合せ、が用いられている。ところが、最近のさら
なる素子の微細化の要請に伴って、打込み不純物元素を
活性化させるための熱処理（アニール）温度が低温化さ
れる傾向にあり、打込み不純物元素の活性化が十分に行
なわれないことになり、そのため、形成される不純物層
の抵抗値の低減が図れないという問題があった。
は、特別な場合（バイポーラＬＳＩのコレクタ埋込層な
どの形成の場合）を除いては、のイオン打込みと熱処
理の組合せ、が用いられている。ところが、最近のさら
なる素子の微細化の要請に伴って、打込み不純物元素を
活性化させるための熱処理（アニール）温度が低温化さ
れる傾向にあり、打込み不純物元素の活性化が十分に行
なわれないことになり、そのため、形成される不純物層
の抵抗値の低減が図れないという問題があった。
【０００７】本発明は、かかる問題点に鑑みなされたも
のであり、素子の微細化に適し、しかも、形成される不
純物層の抵抗値の低減が図れる、半導体装置の製造方法
を提供することを目的としている。
のであり、素子の微細化に適し、しかも、形成される不
純物層の抵抗値の低減が図れる、半導体装置の製造方法
を提供することを目的としている。
【０００８】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
のとおりである。
発明のうち代表的なものの概要を簡単に説明すれば下記
のとおりである。
【００１０】即ち、本願発明は、半導体基板中に不純物
を拡散させることにより不純物層を形成するにあたり、
前記半導体基板中の不純物層形成予定領域にIV族の元素
をイオン打込みすることによって結晶欠陥を生成した後
に、熱不純物拡散を行って前記不純物層を形成するよう
にしたものである。
を拡散させることにより不純物層を形成するにあたり、
前記半導体基板中の不純物層形成予定領域にIV族の元素
をイオン打込みすることによって結晶欠陥を生成した後
に、熱不純物拡散を行って前記不純物層を形成するよう
にしたものである。
【００１１】
【作用】上記した手段によれば、熱不純物拡散前に半導
体基板中に結晶欠陥が作られる。この結晶欠陥はイオン
打込みによって生成されるため、横方向にはあまり拡が
らず、主に深さ方向に拡がる。
体基板中に結晶欠陥が作られる。この結晶欠陥はイオン
打込みによって生成されるため、横方向にはあまり拡が
らず、主に深さ方向に拡がる。
【００１２】この状態で、熱拡散よる不純物導入を行な
うと、結晶欠陥の存在しない横方向に比べ、結晶欠陥の
存在する深さ方向の拡散速度が速くなり、熱拡散であり
ながら異方性の拡散を実現できる。すなわち、通常の熱
不純物拡散では、シリコン単結晶におけるシリコンと置
き換わりながら拡散してゆく置換拡散であり等方性の拡
散となるが、結晶欠陥が存在する場合には、格子間拡散
となり、結晶欠陥の伸展方向で拡散速度が速くなり、異
方性の拡散が実現できる。
うと、結晶欠陥の存在しない横方向に比べ、結晶欠陥の
存在する深さ方向の拡散速度が速くなり、熱拡散であり
ながら異方性の拡散を実現できる。すなわち、通常の熱
不純物拡散では、シリコン単結晶におけるシリコンと置
き換わりながら拡散してゆく置換拡散であり等方性の拡
散となるが、結晶欠陥が存在する場合には、格子間拡散
となり、結晶欠陥の伸展方向で拡散速度が速くなり、異
方性の拡散が実現できる。
【００１３】その結果、不純物層は横方向へ必要以上に
拡がらず、その分、素子の微細化を図ることができる。
また、熱不純物拡散を用いているため、導入された不純
物元素の活性化が迅速に進み、形成される不純物層の低
抵抗化が図れることになる。
拡がらず、その分、素子の微細化を図ることができる。
また、熱不純物拡散を用いているため、導入された不純
物元素の活性化が迅速に進み、形成される不純物層の低
抵抗化が図れることになる。
【００１４】
【実施例】以下、本発明に係る半導体装置の製造方法の
実施例を図面に基づき説明する。
実施例を図面に基づき説明する。
【００１５】図１乃至図４は本発明をＭＯＳ−ＬＳＩの
ソース・ドレインの形成に応用した場合のプロセスフロ
ーを示している。このうち図１は半導体基板(シリコン
基板)１の表面にフィールド酸化膜２、ゲート酸化膜
（ゲート絶縁膜）３およびゲート電極４を形成した後の
状態を示している。ここまでの工程は公知の技術なので
説明は省略する。
ソース・ドレインの形成に応用した場合のプロセスフロ
ーを示している。このうち図１は半導体基板(シリコン
基板)１の表面にフィールド酸化膜２、ゲート酸化膜
（ゲート絶縁膜）３およびゲート電極４を形成した後の
状態を示している。ここまでの工程は公知の技術なので
説明は省略する。
【００１６】図１に示す半導体基板１上全面にレジスト
を塗付した後、不純物層を形成したい領域を開口し、イ
オン打込みのためのレジストマスク８を形成する。その
後、Ｓｉ（シリコン）のイオン打込みを行う。これによ
り、Ｓｉイオン打込み領域（不純物層形成予定領域）に
は多数の結晶欠陥が打込み方向へ向けて伸展し、この領
域は非晶質化領域５となる。ここまで終了した状態が図
２に示されている。
を塗付した後、不純物層を形成したい領域を開口し、イ
オン打込みのためのレジストマスク８を形成する。その
後、Ｓｉ（シリコン）のイオン打込みを行う。これによ
り、Ｓｉイオン打込み領域（不純物層形成予定領域）に
は多数の結晶欠陥が打込み方向へ向けて伸展し、この領
域は非晶質化領域５となる。ここまで終了した状態が図
２に示されている。
【００１７】次に、半導体基板１の表面のレジストマス
ク８を除去してから、図３に示すように、不純物元素含
有のガラス膜６を半導体基板１上全面に被着させる。不
純物元素としてはIII族の元素（例えばボロン）若しく
はIV族の元素（例えばリン）が含有されている。
ク８を除去してから、図３に示すように、不純物元素含
有のガラス膜６を半導体基板１上全面に被着させる。不
純物元素としてはIII族の元素（例えばボロン）若しく
はIV族の元素（例えばリン）が含有されている。
【００１８】続いて、この基板を炉内において一定時
間、所定の温度で加熱する。加熱処理によって、ガラス
膜６内部に含まれる不純物元素を拡散させる。
間、所定の温度で加熱する。加熱処理によって、ガラス
膜６内部に含まれる不純物元素を拡散させる。
【００１９】そして、最後に、不要となったガラス膜６
を除去すれば、図４に示すようにソース・ドレインの不
純物層７が得られる。
を除去すれば、図４に示すようにソース・ドレインの不
純物層７が得られる。
【００２０】上記実施例の方法によれば、下記の効果が
得られる。
得られる。
【００２１】すなわち、上記実施例の方法によれば、熱
不純物拡散前に半導体基板１中に結晶欠陥が作られる。
この結晶欠陥はイオン打込みによって生成されるため、
横方向にはあまり拡がらず、主に深さ方向に拡がる。こ
の状態で、熱拡散よる不純物導入を行なうと、結晶欠陥
の存在しない横方向に比べ、結晶欠陥の存在する深さ方
向の拡散速度が速くなり、熱拡散でありながら異方性の
拡散を実現できる。その結果、不純物層７は横方向へ必
要以上に拡がらず、その分、素子の微細化を図ることが
できる。また、熱不純物拡散を用いているため、導入さ
れた不純物元素の活性化が迅速に進み、形成される不純
物層７の低抵抗化が図れることになる。
不純物拡散前に半導体基板１中に結晶欠陥が作られる。
この結晶欠陥はイオン打込みによって生成されるため、
横方向にはあまり拡がらず、主に深さ方向に拡がる。こ
の状態で、熱拡散よる不純物導入を行なうと、結晶欠陥
の存在しない横方向に比べ、結晶欠陥の存在する深さ方
向の拡散速度が速くなり、熱拡散でありながら異方性の
拡散を実現できる。その結果、不純物層７は横方向へ必
要以上に拡がらず、その分、素子の微細化を図ることが
できる。また、熱不純物拡散を用いているため、導入さ
れた不純物元素の活性化が迅速に進み、形成される不純
物層７の低抵抗化が図れることになる。
【００２２】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００２３】例えば、前記実施例では、熱不純物拡散法
として固相拡散法を用いたが、気相拡散法などを用いて
もよい。
として固相拡散法を用いたが、気相拡散法などを用いて
もよい。
【００２４】また、イオン打込みは半導体基板を非晶質
化するのが目的であるから、ここで打ち込むイオン元素
はＳｉ元素以外のものであっても良く、基板を非晶質化
するのに十分な大きさの元素量を有する元素で、かつ、
キャリアとして働かない元素であれば良い。例えば、Ｇ
ｅ（ゲルマニウム）イオンを打ち込むようにしても良
い。
化するのが目的であるから、ここで打ち込むイオン元素
はＳｉ元素以外のものであっても良く、基板を非晶質化
するのに十分な大きさの元素量を有する元素で、かつ、
キャリアとして働かない元素であれば良い。例えば、Ｇ
ｅ（ゲルマニウム）イオンを打ち込むようにしても良
い。
【００２５】さらに、本発明はＭＯＳ−ＬＳＩ以外の半
導体、例えばバイポーラ型のＬＳＩの形成にも適用可能
であることはいうまでもない。
導体、例えばバイポーラ型のＬＳＩの形成にも適用可能
であることはいうまでもない。
【００２６】また、本発明は、基板がシリコンの場合だ
けでなく、化合物半導体の場合にも適用できる。
けでなく、化合物半導体の場合にも適用できる。
【００２７】
【発明の効果】本発明によれば、素子の微細化と、形成
される不純物層の抵抗値の低減とが同時に実現できる。
される不純物層の抵抗値の低減とが同時に実現できる。
【図１】図１はフィールド酸化膜、ゲート酸化膜および
ゲート電極を形成した後の状態を示す図である。
ゲート電極を形成した後の状態を示す図である。
【図２】図２は結晶欠陥形成後の状態を示す図である。
【図３】図３は熱不純物拡散の状態を示す図である。
【図４】図４は不純物層形成後の状態を示す図である。
１ 半導体基板 ５ 非晶質化領域５ ７ 不純物層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8617−4Ｍ Ｈ０１Ｌ 21/265 Ａ
Claims (3)
- 【請求項１】 半導体基板中に不純物を拡散させること
により不純物層を形成するにあたり、前記半導体基板中
の不純物層形成予定領域にIV族の元素をイオン打込みす
ることによって結晶欠陥を生成した後に、熱不純物拡散
を行って前記不純物層を形成するようにしたことを特徴
とする半導体装置の製造方法。 - 【請求項２】 Ｓｉをイオン打込みすることを特徴とす
る請求項１または請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記熱不純物拡散によってIII族あるい
はＶ族の不純物元素を前記半導体基板中に導入すること
を特徴とする請求項１記載または請求項２記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1172992A JPH05206045A (ja) | 1992-01-27 | 1992-01-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1172992A JPH05206045A (ja) | 1992-01-27 | 1992-01-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206045A true JPH05206045A (ja) | 1993-08-13 |
Family
ID=11786124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1172992A Pending JPH05206045A (ja) | 1992-01-27 | 1992-01-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206045A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10106962A (ja) * | 1996-09-30 | 1998-04-24 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| WO2004075274A1 (ja) * | 2003-02-19 | 2004-09-02 | Matsushita Electric Industrial Co., Ltd. | 不純物導入方法 |
| US7759254B2 (en) | 2003-08-25 | 2010-07-20 | Panasonic Corporation | Method for forming impurity-introduced layer, method for cleaning object to be processed apparatus for introducing impurity and method for producing device |
| US7858479B2 (en) | 2004-05-14 | 2010-12-28 | Panasonic Corporation | Method and apparatus of fabricating semiconductor device |
| US7981779B2 (en) | 2003-10-09 | 2011-07-19 | Panasonic Corporation | Method for making junction and processed material formed using the same |
-
1992
- 1992-01-27 JP JP1172992A patent/JPH05206045A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10106962A (ja) * | 1996-09-30 | 1998-04-24 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| WO2004075274A1 (ja) * | 2003-02-19 | 2004-09-02 | Matsushita Electric Industrial Co., Ltd. | 不純物導入方法 |
| US7618883B2 (en) | 2003-02-19 | 2009-11-17 | Panasonic Corporation | Method for introducing impurities and apparatus for introducing impurities |
| US7696072B2 (en) | 2003-02-19 | 2010-04-13 | Panasonic Corporation | Method for introduction impurities and apparatus for introducing impurities |
| US7709362B2 (en) | 2003-02-19 | 2010-05-04 | Panasonic Corporation | Method for introducing impurities and apparatus for introducing impurities |
| US7741199B2 (en) | 2003-02-19 | 2010-06-22 | Panasonic Corporation | Method for introducing impurities and apparatus for introducing impurities |
| US8222128B2 (en) | 2003-02-19 | 2012-07-17 | Panasonic Corporation | Method for introducing impurities and apparatus for introducing impurities |
| US7759254B2 (en) | 2003-08-25 | 2010-07-20 | Panasonic Corporation | Method for forming impurity-introduced layer, method for cleaning object to be processed apparatus for introducing impurity and method for producing device |
| US7981779B2 (en) | 2003-10-09 | 2011-07-19 | Panasonic Corporation | Method for making junction and processed material formed using the same |
| US7858479B2 (en) | 2004-05-14 | 2010-12-28 | Panasonic Corporation | Method and apparatus of fabricating semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7078325B2 (en) | Process for producing a doped semiconductor substrate | |
| JPS63166220A (ja) | 半導体装置の製造方法 | |
| US7122452B2 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
| JPH05206045A (ja) | 半導体装置の製造方法 | |
| JPH0727877B2 (ja) | イオン注入法 | |
| KR950027916A (ko) | 반도체장치의 제조방법 | |
| JPH05291543A (ja) | 半導体装置の製造方法 | |
| JPH0715997B2 (ja) | 半導体装置の製造方法 | |
| JPH0291932A (ja) | 半導体装置の製造方法 | |
| JPH07321313A (ja) | 半導体デバイスの製造方法 | |
| JPH0521461A (ja) | 半導体装置の製造方法 | |
| JPH06267974A (ja) | 半導体素子の製造方法 | |
| JPH03265131A (ja) | 半導体装置の製造方法 | |
| JP3147360B2 (ja) | ポリシリコン膜形成方法 | |
| JPS6236866A (ja) | 半導体装置の製造方法 | |
| JP3041886B2 (ja) | 半導体装置の製造方法 | |
| JPH04184918A (ja) | 絶縁基体上への不純物拡散方法 | |
| JPH07201873A (ja) | 半導体装置の製造方法 | |
| KR100209593B1 (ko) | 반도체 제조방법 | |
| JPS6321825A (ja) | 半導体装置の製造方法 | |
| JPS6365671A (ja) | 半導体装置の製造方法 | |
| JPH03209816A (ja) | 半導体装置の製造方法 | |
| JPH0458524A (ja) | 半導体装置の製造方法 | |
| JP2653513B2 (ja) | 半導体装置の製造方法 | |
| KR100268862B1 (ko) | 반도체소자의 제조방법 |