CN107408576A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN107408576A
CN107408576A CN201680012460.3A CN201680012460A CN107408576A CN 107408576 A CN107408576 A CN 107408576A CN 201680012460 A CN201680012460 A CN 201680012460A CN 107408576 A CN107408576 A CN 107408576A
Authority
CN
China
Prior art keywords
layer
semiconductor
helium
carrier concentration
proton
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680012460.3A
Other languages
English (en)
Other versions
CN107408576B (zh
Inventor
向井弘治
吉田崇
吉田崇一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN107408576A publication Critical patent/CN107408576A/zh
Application granted granted Critical
Publication of CN107408576B publication Critical patent/CN107408576B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

从基板背面侧以不同的射程进行多次质子照射，在形成深度不同的第一～第四n型层(10a)～(10d)后，使质子活化。接着，从基板背面向比质子照射的射程更深的位置照射氦，导入晶格缺陷。在调整晶格缺陷量的热处理时，使第四n型层(10d)中未活化的质子扩散，形成在第四n型层(10d)的阳极侧与第四n型层(10d)接触，并且具有伴随着朝向阳极侧而以比第四n型层(10d)更平缓的倾斜来减小的载流子浓度分布的第五n型层(10e)。由包含该质子及氦的第五n型层(10e)、和包含质子的第一～第四n型层(10a)～(10d)构成n型FS层(10)。由此，提供能够提高可靠性并且能够实现低成本化的半导体装置。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
以往，公知一种将绝缘栅双极型晶体管(IGBT：Insulated Gate BipolarTransistor)、和与该IGBT反向并联连接的续流二极管(FWD：Free Wheeling Diode)在同一半导体基板上一体化而成的逆导型IGBT(RC(Reverse Conducting)-IGBT)。在RC-IGBT等功率半导体装置中，通常会对n-型漂移层的载流子寿命进行控制，或者在n-型漂移层的内部形成n型场截止(FS：Field Stop)层。
对以往的FS型RC-IGBT的制造方法进行说明。图16是表示以往的FS型RC-IGBT的制造方法的概要的流程图。首先，通过通常的方法，在通常采用的厚的状态的半导体晶片的正面侧形成MOS栅(由金属-氧化膜-半导体构成的绝缘栅)、层间绝缘膜及正面电极(电极焊盘)等正面元件结构(步骤S101)。接着，从背面侧对半导体晶片进行研磨，并且研磨至用作半导体装置的产品厚度的位置(步骤S102)。接着，从半导体晶片的研磨后的背面将磷(P)和/或硒(Se)进行离子注入，在半导体晶片的背面的表面层，从IGBT区起遍及二极管区而形成n型FS层(步骤S103)。
接着，从半导体晶片的背面将硼(B)进行离子注入，在半导体晶片的背面的表面层的、比n型FS层浅的位置，从IGBT区起遍及二极管区而形成p+型集电区(步骤S104)。接着，利用光刻法，在半导体晶片的背面，形成将与二极管区对应的部分开口的抗蚀剂掩模(步骤S105)。接着，将该抗蚀剂掩模作为掩模而从半导体晶片的背面将磷进行离子注入，使半导体晶片的背面的表面层的、二极管区中的p+型集电区反转为n型而形成n+型阴极区(步骤S106)。接着，通过灰化(ashing)处理除去抗蚀剂掩模(步骤S107)。
接着，通过热处理使离子注入到半导体晶片的杂质扩散(步骤S108)。接着，在半导体晶片的正面形成聚酰亚胺表面保护膜(步骤S109)。接着，向半导体晶片照射氦(He)或者电子束，向n-型漂移层导入成为寿命扼杀剂的晶格缺陷(晶体缺陷)(步骤S110)。接着，通过热处理(退火)使由氦或电子束导致的晶格缺陷恢复而调整半导体晶片中的晶格缺陷量。由此，调整载流子寿命(步骤S111)。接着，在半导体晶片的背面形成与p+型集电区及n+型阴极区接触的背面电极(步骤S112)。之后，通过切断(切割)半导体晶片而分割为各个芯片状，从而完成以往的RC-IGBT。
作为控制RC-IGBT的载流子寿命的方法，提出了以下方法，即，通过从两个主面分别照射质子(H+)，从而进行二极管侧的n-型层中的pn结附近的载流子寿命控制、和n-n+结附近的载流子寿命控制(例如，参照下述专利文献1(第0007、0014段、图1))。在下述专利文献1中，从分别靠近n-型层中的pn结及n-n+结的一侧的主面照射质子。另外，提出了如下方案，即，通过双重地照射质子和电子束，从而对n-型层中的pn结附近及n-n+结附近的载流子寿命进行控制。
另外，作为其他方法，提出了以下方法，即，利用He射线掩模覆盖基板背面中的二极管区，向IGBT区注入氦，之后，利用He射线掩模覆盖基板背面中的IGBT区的活性区，向二极管区及IGBT区的外缘部注入氦，从而控制载流子寿命(例如，参照下述专利文献2(第0053、0056～0057段、图4、5))。在下述专利文献2中，通过He射线掩模调整氦的射程，在IGBT区的整个集电层和二极管区的漂移层、FS层及阴极层的整个区域形成低寿命区。
另外，作为控制RC-IGBT的载流子寿命的其他方法，提出了以下方法，即，遍及IGBT区和二极管区两者，在比正面的p型阳极层及MOS栅区的沟槽栅稍微深的位置形成第一低寿命区，在距背面的n型阴极层及p型集电层稍微靠基板内侧的深的位置形成第二低寿命区(例如，参照下述专利文献3、第0026、0035～0040段、图6)。在下述专利文献3中记载了如下方法，即，从表面或背面照射氦(He)而使晶体缺陷密度在预定深度达到峰值，从而形成第一低寿命区，从背面照射氦(He)而使晶体缺陷密度在预定深度达到峰值，从而形成第二低寿命区。另外，记载有如果第二低寿命区也设置在二极管区，则能够进一步改善IGBT区的开关速度。
而且，作为控制二极管的载流子寿命的方法，提出了以下方法，即，通过质子照射和/或氦照射等粒子束照射，在n+型阴极层内形成第一低载流子寿命区，并通过质子照射等粒子束照射在p型阳极层的n-型阴极层内形成第二低载流子寿命区(例如，参照下述专利文献4、第0047～0052、图4等)。在下述专利文献4中，记载有可以从半导体基板的任意面进行粒子束照射。
现有技术文献
专利文献
专利文献1：日本特开平08-102545号公报
专利文献2：日本特开2012-043891号公报
专利文献3：日本特开2011-238872号公报
专利文献4：日本特开平10-074959号公报
发明内容
技术问题
但是，在如上所述地以磷和/或硒的离子注入来形成n型FS层的情况下，很难控制性良好地在距晶片背面深的位置形成n型FS层，不能抑制IGBT的关断振荡和/或二极管的反向恢复振荡。另一方面，如果是质子照射，则能够控制性良好地形成n型FS层。但是，由于质子的照射深度依赖于制造装置的能力，所以为了形成到达距晶片背面深的位置的n型FS层，需要能够以高加速度照射质子的昂贵的制造装置，存在成本增大这样的问题。
本发明为了消除上述现有技术的问题点，其目的在于提供一种半导体装置及半导体装置的制造方法，对于在漂移层的内部具有与漂移层为相同导电型且载流子浓度比漂移层的载流子浓度高的半导体层的半导体装置而言，能够提高可靠性，并且能够实现低成本化。
技术方案
为了解决上述课题并达成本发明的目的，本发明的半导体装置的制造方法具有如下特征。首先，进行第一照射工序，在所述第一照射工序中，从第一导电型的半导体基板的一个主面侧以第一预定深度为射程来照射质子，形成包含质子并且在所述第一预定深度具有载流子浓度的峰值的第一导电型的第一半导体层。接着，进行通过热处理使质子活化的第一热处理工序。接着，进行第二照射工序，在所述第二照射工序中，从所述半导体基板的一个主面侧以比所述第一预定深度深的第二预定深度为射程来照射氦，向所述半导体基板导入晶格缺陷。接着，进行通过热处理来调整所述半导体基板中的所述晶格缺陷的量的第二热处理工序。在所述第二热处理工序中，在比所述第一半导体层更靠所述半导体基板的另一主面侧，形成包含质子及氦并且与所述第一半导体层接触的第一导电型的第二半导体层。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，在所述第二热处理工序中，形成具有载流子浓度的峰值比所述第一半导体层更低，并且伴随着朝向所述半导体基板的另一主面侧而以比所述第一半导体层更平缓的倾斜来减小的载流子浓度分布的所述第二半导体层。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，在所述第一照射工序前，还包含在所述半导体基板的另一个主面侧形成第二导电型半导体区的工序。作为抑制从所述第二导电型半导体区与所述半导体基板之间的pn结向所述半导体基板的一个主面侧延伸的耗尽层的延伸的场截止层，形成所述第一半导体层及所述第二半导体层。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，在所述第一照射工序中，以不同的射程照射质子多次，形成从所述半导体基板的一个主面起算的深度不同的多个所述第一半导体层。通过以所述第一预定深度为射程的质子照射，形成多个所述第一半导体层中的、形成于距所述半导体基板的一个主面最深的位置的所述第一半导体层。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，在所述第二热处理工序中，还在比所述第一半导体层更靠所述半导体基板的一个主面侧，形成与所述第一半导体层接触并且包含质子及氦的第一导电型的第三半导体层。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，在所述第二热处理工序中，形成具有载流子浓度的峰值比所述第一半导体层更低，并且伴随着朝向所述半导体基板的一个主面侧而以比所述第一半导体层更平缓的倾斜来减小的载流子浓度分布的所述第三半导体层。
另外，为了解决上述课题并达到本发明的目的，本发明的半导体装置具有以下特征。在第一导电型的半导体基板的内部设置有包含质子的第一导电型的第一半导体层。所述第一半导体层在距所述半导体基板的一个主面为第一预定深度处具有载流子浓度的峰值。在比所述第一半导体层更靠所述半导体基板的另一个主面侧设置有包含质子及氦的第一导电型的第二半导体层。所述第二半导体层与所述第一半导体层接触。
另外，本发明的半导体装置的特征在于，在上述发明中，所述第二半导体层具有载流子浓度的峰值比所述第一半导体层更低，并且伴随着朝向所述半导体基板的另一个主面侧而以比所述第一半导体层更平缓的倾斜来减小的载流子浓度分布。
另外，本发明的半导体装置的特征在于，在上述发明中，还具有设置于所述半导体基板的另一个主面侧的第二导电型半导体区。所述第一半导体层及所述第二半导体层是场截止层，所述场截止层抑制从所述第二导电型半导体区与所述半导体基板之间的pn结向所述半导体基板的一个主面侧延伸的耗尽层的延伸。
另外，本发明的半导体装置的特征在于，在上述发明中，具有从所述半导体基板的一个主面起算的深度不同的多个所述第一半导体层。多个所述第一半导体层中的、设置于距所述半导体基板的一个主面最深的位置的所述第一半导体层在所述第一预定深度具有载流子浓度的峰值。
另外，本发明的半导体装置的特征在于，在上述发明中，具有第一导电型的第三半导体层，所述第三半导体层设置在比所述第一半导体层更靠所述半导体基板的一个主面侧，与所述第一半导体层接触，并且包含质子及氦。
另外，本发明的半导体装置的特征在于，在上述发明中，所述第三半导体层具有载流子浓度的峰值比所述第一半导体层更低，并且伴随着朝向所述半导体基板的一个主面侧而以比所述第一半导体层更平缓的倾斜来减小的载流子浓度分布。
另外，本发明的半导体装置的特征在于，在上述发明中，还具有由氦的晶格缺陷构成的缺陷层，所述氦包含于距所述半导体基板的一个主面比所述第一预定深度更深的第二预定深度。
根据上述发明，通过使第一半导体层中的未由第二热处理工序活化的质子扩散，能够以与第一半导体层接触的方式形成包含该扩散的质子、和通过氦照射导入到该第一半导体层附近的氦的第二半导体层。因此，能够无论质子照射装置的性能如何，都控制性良好地形成由第一、第二半导体层构成的厚度厚的半导体层作为例如场截止层和/或宽缓冲层。
技术效果
根据本发明的半导体装置及半导体装置的制造方法，具有如下效果：对于在漂移层的内部具有与漂移层为相同导电型并且载流子浓度比漂移层的载流子浓度高的场截止层和/或宽缓冲层等半导体层的半导体装置而言，能够提高可靠性，并且能够实现低成本化。
附图说明
图1是表示实施方式一的半导体装置的结构的说明图。
图2A是表示实施方式一的半导体装置的制造方法的概要的流程图(其一)。
图2B是表示实施方式一的半导体装置的制造方法的概要的流程图(其二)。
图3是表示实施方式一的半导体装置的制造过程中的状态的剖视图。
图4是表示实施方式一的半导体装置的制造过程中的状态的剖视图。
图5是表示实施例一的半导体装置的FS层的载流子浓度分布的特性图。
图6是表示成为比较例的半导体装置的FS层的载流子浓度分布的特性图。
图7是表示由氦照射产生的载流子浓度分布的特性图。
图8是表示实施方式二的半导体装置的结构的说明图。
图9是表示实施方式三的半导体装置的结构的说明图。
图10是表示实施方式三的半导体装置的其他例的载流子浓度分布的说明图。
图11是表示实施方式四的半导体装置的结构的说明图。
图12是表示实施方式五的半导体装置的结构的说明图。
图13是表示实施方式五的半导体装置的制造过程中的状态的剖视图。
图14是表示实施方式五的半导体装置的制造过程中的状态的剖视图。
图15是表示实施方式六的半导体装置的制造方法的概要的流程图。
图16是表示以往的FS型RC-IGBT的制造方法的概要的流程图。
符号说明
1 n-型漂移层
2 p型基层(p型阳极层)
3 沟槽
4 栅绝缘膜
5 栅电极
6 n+型发射区
7 p+型接触区
8 层间绝缘膜
9 正面电极
10、50、51、52 n型FS层
10a～10e、50a、50b、51a～51d、52a～52d 构成n型FS层的n型层
11a、11b 缺陷层
12 p+型集电区
13 n+型阴极区
14 背面电极
21 IGBT区
22 二极管区
31、34 氦照射
31a、34a 氦到达位置
31b、34b 氦通过区
32、35 吸收体
33 金属板
33a 金属板的开口部
具体实施方式
以下，参照附图对本发明的半导体装置及半导体装置的制造方法的优选实施方式进行详细说明。在本说明书及附图中，在标注有n或p的层和区域中，分别意味着电子或空穴为多数载流子。另外，标记于n或p的+及-分别意味着杂质浓度比未标记+及-的层或区域的杂质浓度高及低。需要说明的是，在以下的实施方式的说明及附图中，对相同结构标注同一符号，并省略重复的说明。另外，在各实施方式中，设第一导电型为n型，第二导电型为p型。
(实施方式一)
对于实施方式一的半导体装置的结构而言，以RC-IGBT为例进行说明。图1是表示实施方式一的半导体装置的结构的说明图。图1(a)表示截面结构，图1(b)表示图1(a)的切割线A-A'处的从基板背面(半导体基板与背面电极之间的边界)开始沿深度方向的载流子浓度分布。图1所示的实施方式一的半导体装置是将沟槽栅结构的IGBT、和与该IGBT反向并联连接的二极管在同一半导体基板(半导体芯片)上一体化而成的RC-IGBT。具体而言，在同一半导体基板上并列设置有成为IGBT的工作区的IGBT区21和成为二极管的工作区的二极管区22。
在成为n-型漂移层1的半导体基板的正面的表面层，从IGBT区21起遍及二极管区22而设置有p型基层(第二导电型半导体区)2。p型基层2在二极管区22作为p型阳极区而起作用。设置有贯穿p型基层2而到达n-型漂移层1的沟槽3。沟槽3沿着从IGBT区21朝向二极管区22的方向以预定的间隔配置成例如条纹状的平面布局，将p型基层2分离为多个区域(台面部)。在沟槽3的内部，沿沟槽3的内壁设置有栅绝缘膜4，在栅绝缘膜4的内侧设置有栅电极5。
在IGBT区21中，在p型基层2的内部，n+型发射区6及p+型接触区7分别选择性地设置在各台面部。n+型发射区6隔着设置于沟槽3的内壁的栅绝缘膜4与栅电极5对置。在二极管区22中，在p型基层2的内部没有设置n+型发射区6。正面电极9经由接触孔与n+型发射区6及p+型接触区7接触，并且通过层间绝缘膜8与栅电极5电绝缘。正面电极9在IGBT区21作为发射电极而起作用，在二极管区22作为阳极电极而起作用。
在n-型漂移层1的内部，在基板背面侧设置有n型场截止(FS)层10。n型FS层10具有在关断时抑制从p型基层2与n-型漂移层1之间的pn结向p+型集电区12侧延伸的耗尽层的延伸的功能。n型FS层10从IGBT区21起遍及二极管区22地具有距基板背面的深度不同的多层(在此为四层)的n型层(第一半导体层)10a～10d。在图1中，从最靠近基板背面的第一n型层10a开始依次从基板背面开始沿深度方向标注符号10a～10d。这些多层的n型层(以下，称为第一～第四n型层)10a～10d是通过射程(投影射程(沿入射角的投影长度))Rp不同的多次的质子(H+)照射而形成的包含质子的扩散层。
包含质子的扩散层是指，包含质子即氢(H)、主要在质子照射时形成的空位(V)、包含于半导体基板的氧(O)的复合缺陷(VOH)的施主层。VOH复合缺陷是被称为氢相关施主或氢施主的施主，且是在硅或包含硅的半导体中表示施主的缺陷。以下，简称为氢施主。
第一～第四n型层10a～10d分别具有以质子照射的质子的到达位置(距基板背面为相当于射程Rp的深度的位置)为峰值(极大值)、并伴随着从该峰值位置分别朝向基板两个主面侧(阳极侧及阴极侧)而急剧减小的载流子浓度分布。最靠近基板背面的第一n型层10a的载流子浓度的峰值比后述的p+型集电区12及n+型阴极区13的载流子浓度低，并且比其他的第二～第四n型层10b～10d的载流子浓度的峰值高。第一n型层10a可以与p+型集电区12及n+型阴极区13接触。第一～第四n型层10a～10d越配置在距基板背面深的位置，载流子浓度的峰值越低。第二～第四n型层10b～10d的载流子浓度的峰值可以为大致相同程度。通过使用质子，能够控制性良好地在距基板背面为预定深度处形成第一～第四n型层10a～10d。
而且，n型FS层10在距基板背面比第四n型层10d更深的位置具有n型层(以下，称为第五n型层(第二半导体层))10e。第五n型层10e设置在二极管区22。第五n型层10e可以延伸至IGBT区21的与二极管区22之间的边界附近。另外，第五n型层10e是通过用于形成第四n型层10d的质子照射、和用于控制例如n-型漂移层1的载流子寿命的氦(He)照射而形成的包含质子及氦的扩散层。第五n型层10e与第四n型层10d的阳极侧接触，并在距基板背面比第四n型层10d更深的位置具有载流子浓度的峰值。另外，第五n型层10e具有与由质子照射产生的第一～第四n型层10a～10d相比载流子浓度的峰值低、并且伴随着从该峰值位置朝向阳极侧而以比第一～第四n型层10a～10d更平缓的倾斜来减小的大致平坦的载流子浓度分布。第五n型层10e的厚度t1比第四n型层10d的厚度t2厚(t1＞t2)。即，在距基板背面最深的位置，作为n型FS层10，配置有由第四、第五n型层10d、10e构成的厚度(＝t1+t2)厚的n型层。
另外，在n-型漂移层1的内部，在二极管区22中，在距基板背面比第五n型层10e更深的位置设置有通过氦(He)照射来导入成为寿命扼杀剂的空位(V)等晶格缺陷(以×符号表示)而成的缺陷层(以下，称为第一缺陷层)11a。第一缺陷层11a可以延伸至IGBT区21的与二极管区22之间的边界附近。n-型漂移层1的载流子浓度在设置有第一缺陷层11a的部分比其他部分低。因此，在二极管区22中，n-型漂移层1的载流子寿命变短，能够加速二极管的反向恢复时的载流子的消失而使反向恢复损耗降低。
另外，n-型漂移层1的在设置有第一缺陷层11a的部分的载流子浓度比半导体基板的载流子浓度(晶锭的载流子浓度)低，并且n-型漂移层1的在设置有n型FS层10的部分的载流子浓度比半导体基板的载流子浓度高。由此，在二极管区22中，与n-型漂移层1的阳极侧相比，载流子寿命在阴极侧更长。因此，很难产生由二极管的反向恢复时的电流-电压波形Irp、Vrp的振荡、和/或电压波形Vrp的振荡所导致的浪涌(瞬时的异常电压dV/dt)。并且，通过设置第五n型层10e，n型FS层10具有从基板背面到达深的位置的宽度比以往更宽的载流子浓度分布，因此，与以往相比，能够获得软恢复的反向恢复电流-电压波形Irp、Vrp。
而且，可以将由氦照射产生的缺陷层(以下，称为第二缺陷层)11b形成在n-型漂移层1的与p+型集电区12和n+型阴极区13之间的边界附近。由于能够使n-型漂移层1的设置有第二缺陷层11b的部分附近的载流子浓度降低而调整为预定的载流子浓度，因此能够调整RC-IGBT的开关特性。图1表示在第二n型层10b附近形成了第二缺陷层11b的状态。在该情况下，能够降低第二n型层10b附近的载流子浓度而进行调整。
在半导体基板的背面的表面层的比n型FS层10浅的位置，在IGBT区21设置有p+型集电区12，在二极管区22设置有n+型阴极区13。n+型阴极区13与p+型集电区12邻接。p+型集电区12及n+型阴极区13可以与n型FS层10的最靠基板背面侧的第一n型层10a接触。背面电极14设置在p+型集电区12及n+型阴极区13的表面(n-型半导体基板的整个背面)。背面电极14在IGBT区21作为集电电极而起作用，在二极管区22作为阴极电极而起作用。
接着，对实施方式一的半导体装置的制造方法进行说明。图2A、图2B是表示实施方式一的半导体装置的制造方法的概要的流程图。图3、图4是表示实施方式一的半导体装置的制造过程中的状态的剖视图。首先，通过通常的方法，在成为n-型漂移层1的n-型的半导体基板(半导体晶片)的正面侧，依次形成沟槽3、栅绝缘膜4及栅电极5而形成MOS栅(步骤S1)。接着，通过硼(B)等p型杂质的离子注入，在整个基板正面的表面层，以比沟槽3浅的深度形成p型基层2(步骤S2)。
接着，通过磷(P)和/或砷(As)等n型杂质的离子注入，在IGBT区21的p型基层2的内部选择性地形成n+型发射区6(步骤S3)。接着，通过硼等p型杂质的离子注入，在IGBT区21的p型基层2的内部选择性地形成p+型接触区7(步骤S4)。此时，可以在二极管区22的p型基层2的内部选择性地形成p+型接触区7。可以调换形成n+型发射区6和p+型接触区7的顺序。接着，以覆盖栅电极5的方式沉积(形成)例如BPSG膜等层间绝缘膜8(步骤S5)。
接着，对层间绝缘膜8进行图案化而形成接触孔，在IGBT区21中露出n+型发射区6及p+型接触区7，并露出二极管区22的p型基层2(步骤S6)。接着，在接触孔的内部经由势垒金属(未图示)形成插塞电极(未图示)(步骤S7)。接着，通过例如溅射法，以与接触孔的内部的插塞电极接触的方式在层间绝缘膜8的整个表面形成正面电极9(步骤S8)。接着，从背面侧对半导体基板进行研磨，并且研磨至用作半导体装置的产品厚度的位置(步骤S9)。接着，在整个基板背面将例如硼等p型杂质进行离子注入，在整个基板背面的表面层形成p+型集电区12(步骤S10)。
接着，通过光刻法，在基板背面上形成将与二极管区对应的部分开口的抗蚀剂掩模(未图示)(步骤S11)。接着，将该抗蚀剂掩模作为掩模而将例如磷等n型杂质进行离子注入，使基板背面的表面层的、二极管区22中的p+型集电区12反转为n型而形成n+型阴极区13(步骤S12)。接着，通过灰化(ashing)处理除去抗蚀剂掩模(步骤S13)。接着，通过激光退火使p+型集电区12及n+型阴极区13活化(步骤S14)。接着，在利用例如聚酰亚胺膜等表面保护膜(未图示)覆盖整个基板正面后，对表面保护膜进行图案化而使正面电极9和/或各电极焊盘露出(步骤S15)。
接着，从基板背面侧照射质子而形成n型FS层10(步骤S16)。在步骤S16中，例如，进行多次(例如，在此为四次)从基板背面起算的射程Rp不同的质子照射，形成从基板背面起算的深度不同的多层的n型层作为n型FS层10。此时，可以通过从基板背面以不同的加速电压直接照射质子，从而调整各质子照射的射程Rp。例如，通过将质子照射的加速电压设为3MeV左右，而形成在距照射面60μm左右的深度处具有载流子浓度的峰值的半值宽度为3μm左右的n型层。另外，在将质子照射的加速电压设为8MeV左右的情况下，形成在距照射面60μm左右的深度处具有载流子浓度的峰值的半值宽度为10μm左右的n型层。
另外，在步骤S16中，例如，可以通过使加速电压固定，并且经由厚度彼此不同的吸收体来照射质子，从而调整各质子照射的射程Rp。例如，通过使质子照射的加速电压固定在4.3MeV左右，并且将吸收体的厚度设为95μm左右，从而形成在距照射面60μm左右的深度处具有载流子浓度的峰值的半值宽度为10μm左右的n型层。吸收体是由例如铝(Al)等具有与半导体基板相同程度的阻止能力的材料构成的部件。另外，就多次的质子照射而言，随着从基板背面起算的射程Rp越长，将剂量设定得越低。
需要说明的是，在步骤S16中，用于形成靠近基板背面的第一n型层10a的质子照射的剂量比用于形成其他的第二～第四n型层10b～10d的质子照射的剂量高即可，用于形成其他的第二～第四n型层10b～10d的质子照射的剂量可以为大致相同程度。形成多层的n型层的顺序能够进行各种改变。接着，通过热处理(退火)，使半导体基板中的质子活化(步骤S17)。
接着，如图3所示，从基板背面进行将比步骤S16的质子照射的射程Rp更深的位置作为射程的氦照射(以下，称为第一氦照射)31，从二极管区22起遍及IGBT区21的与二极管区22之间的边界附近，向n-型漂移层1导入成为寿命扼杀剂的晶格缺陷(步骤S18)。例如，第一氦照射31的射程与第四n型层10d的阳极侧的端部相比距基板背面更深。此时，优选的是，以使氦不到达基板正面侧的MOS栅的方式，使用吸收体32来调整第一氦照射31的射程。
另外，在步骤S18中，为了不在IGBT区21的不导入晶格缺陷的部分导入晶格缺陷，在半导体基板与吸收体32之间配置厚的金属板33，所述金属板33是由例如铝等具有与半导体基板相同程度的阻止能力的材料构成。金属板33例如是能够覆盖整个基板背面的具有大致圆形的平面形状的部件，并且具有露出基板背面的第一氦照射31的照射区的开口部33a。通过该第一氦照射31，在氦的到达位置(与第一氦照射31的射程Rp相当的深度位置(以下，称为第一氦到达位置))31a导入较多晶格缺陷，载流子浓度大幅降低。并且，在氦通过的整个区域(从基板背面到第一氦到达位置31a为止的区域(以下，称为第一氦通过区))31b形成晶格缺陷。即，在第一氦到达位置31a形成第一缺陷层11a。并且，与第一氦到达位置31a分离的部分的载流子浓度也稍微下降。与氦到达位置分离的部分是指，氦通过区中的、与表示载流子浓度分布的凹陷的部分相比更靠基板背面侧的部分，所述载流子浓度分布以载流子浓度成为极小值的氦到达位置为中心。
而且，如图4所示，在步骤S18的处理中，可以从基板背面照射氦(以下，称为第二氦照射)34，向n-型漂移层1的与p+型集电区12及n+型阴极区13之间的边界附近导入晶格缺陷而调整RC-IGBT的开关特性。此时，使用例如吸收体35来调整第二氦照射34的射程Rp。通过该第二氦照射34，还在氦的到达位置(与第二氦照射34的射程Rp相当的深度位置(以下，称为第二氦到达位置))34a导入较多晶格缺陷，载流子浓度大幅降低。即，在第二氦到达位置34a形成第二缺陷层11b。并且，在氦通过的整个区域(从基板背面到第二氦到达位置34a为止的区域(以下，称为第二氦通过区))34b导入晶格缺陷，与第二氦到达位置34a分离的部分的载流子浓度也稍微下降。在图4中，斜线的阴影部分是由第一氦照射31产生的第一氦通过区31b。
接着，通过热处理(退火)，使由第一、第二氦照射31、34产生的晶格缺陷恢复而调整半导体基板中的晶格缺陷量，从而调整载流子寿命(步骤S19)。此时，第四n型层10d中的未活化的质子扩散，在第四n型层10d的阳极侧形成第五n型层10e，所述第五n型层10e与第四n型层10d接触并且具有伴随着朝向阳极侧而以比第四n型层10d更平缓的倾斜来减小的载流子浓度分布(参照图1)。
该第五n型层10e形成于第一氦通过区31b，在第五n型层10e的内部共存有质子和氦。另外，第一～第四n型层10a～10d中的未活化的质子扩散，通过该质子的扩散而使第一、第二氦通过区31b、34b的晶格缺陷恢复。并且，在第一、第二氦到达位置31a、34a残留有晶格缺陷，而维持载流子浓度大幅降低的状态。由此，能够在二极管区22中形成在阳极侧载流子寿命变短、且在阴极侧的大范围内载流子寿命变长的载流子浓度分布。
接着，在半导体基板的整个背面形成与p+型集电区12及n+型阴极区13接触的背面电极14(步骤S20)。之后，通过切断(切割)半导体晶片而分割为各个芯片状，从而完成图1所示的沟槽栅结构的RC-IGBT。
(实施例一)
对n型FS层10的载流子浓度分布进行了验证。图5是表示实施例一的半导体装置的FS层的载流子浓度分布的特性图。图6是表示成为比较例的半导体装置的FS层的载流子浓度分布的特性图。首先，根据上述实施方式一的半导体装置的制造方法，在上述各条件下制作(制造)了沟槽栅结构的RC-IGBT(以下，称为实施例一)。具体而言，在实施例一中，使用从利用MCZ(Magnetic field applied Czochralski：磁场直拉)法制作而得的晶锭切断(切片)而得的硅晶片(半导体基板)来制作RC-IGBT。将硅晶片的电阻率设为38Ωcm(经换算的载流子浓度(晶锭的载流子浓度)为1.13×1014/cm3)，将厚度设为70μm。
在步骤S16中，作为n型FS层10，通过加速电压不同的四次质子照射而形成了第一～第四n型层10a～10d。用于形成第一n型层10a的质子照射以使从晶片背面起算的射程Rp为4μm左右的方式将加速电压设为0.40MeV，并且将剂量设为3.0×1014/cm2。用于形成第二n型层10b的质子照射以使从晶片背面起算的射程Rp为10μm左右的方式将加速电压设为0.82MeV，并且将剂量设为1.0×1013/cm2。用于形成第三n型层10c的质子照射以使从晶片背面起算的射程Rp为18μm左右的方式将加速电压设为1.10MeV，并且将剂量设为7.0×1012/cm2。
用于形成第四n型层10d的质子照射以使从晶片背面起算的射程Rp为28μm左右的方式将加速电压设为1.45MeV，并且将剂量设为1.0×1013/cm2。在步骤S17中，在380℃的温度下进行用于使质子活化的退火5小时。在步骤S18中，进行第一、第二氦照射31、34。第一氦照射31中，将剂量设为9.0×1010/cm2，并且利用吸收体来调整以使得从晶片背面起算的射程Rp为58μm左右。第二氦照射34中，将剂量设为5.0×1010/cm2，并且利用吸收体来调整以使得从晶片背面起算的射程Rp为10μm左右。在步骤S19中，在360℃的温度下进行用于使由第一、第二氦照射31、34产生的晶格缺陷恢复的退火1小时。
另外，制作了成为比较例的沟槽栅结构的RC-IGBT。比较例与实施例一的不同点在于，未进行步骤S18的第一、第二氦照射31、34及步骤S19的使由氦产生的晶格缺陷恢复的热处理。比较例的除了不进行步骤S18、S19的处理以外的条件与实施例一相同。并且，对于这些实施例一及比较例，利用扩展电阻测定(SR：Spreading Resistance)法测定了载流子浓度分布。其结果分别如图5、图6所示。在图5中，以从晶片背面(深度0μm的位置)到达第一氦到达位置31a的箭头表示第一氦照射31的第一氦通过区31b，并以从晶片背面(深度0μm的位置)到达第二氦到达位置34a的箭头表示第二氦照射34的第二氦通过区34b(在图7中也相同)。
如图6所示，在比较例中，确认了仅作为n型FS层而形成有四个n型层100a～100d，且比配置于距晶片背面最深的位置的第四n型层100d更深的部分的载流子浓度与硅晶片的载流子浓度(n-型漂移层101的载流子浓度)相同。符号113是n+型阴极区。
另一方面，如图5所示，在实施例一中，确认了在与配置于距晶片背面最深的位置的第四n型层10d相比靠阳极侧更深的位置，以10μm的厚度(宽度)t1形成有载流子浓度比硅晶片的载流子浓度(n-型漂移层101的载流子浓度)高的区域(第五n型层10e)。确认了该第五n型层10e在比配置于距晶片背面最深的位置的第四n型层10d更深的位置(距晶片背面为35.1μm的深度)具有载流子浓度的峰值。另外，确认了第五n型层10e的载流子浓度的峰值为1.81×1014/cm3，比第一～第四n型层10a～10d的载流子浓度的峰值低。另外，确认了第五n型层10e的厚度比第四n型层10d的厚度(半值宽度)t2厚(宽度大)，第五n型层10e具有伴随着朝向阳极侧而以比第四n型层10d更平缓的倾斜来减小的载流子浓度分布。
(实施例二)
接着，对由第一氦照射31产生的载流子浓度变化进行了验证。图7是表示由氦照射产生的载流子浓度分布的特性图。首先，准备仅进行了上述实施方式一的半导体装置的制造方法的步骤S18的第一、第二氦照射31、34的监控晶片(半导体基板)(以下，称为实施例二)。在实施例二中，作为监控晶片，使用从利用MCZ法制作而得的晶锭切断而得的硅晶片(半导体基板)。硅晶片的电阻率为54.6Ωcm(经换算的载流子浓度为7.9×1013/cm3)。第一氦照射31中，将剂量设为9.0×1010/cm2，并且利用吸收体来调整以使得从晶片背面起算的射程Rp为110μm左右。第二氦照射34中，将剂量设为1.1×1011/cm2，并且利用吸收体来调整以使得从晶片背面起算的射程Rp为10μm左右。第一、第二氦照射31、34都使用氦3(3He)，分别形成了半值宽度为7μm的第一、第二缺陷层11a、11b。步骤S19的退火未进行。接着，对于该实施例二，利用SR法测定了晶片中心附近的载流子浓度分布。其结果如图7所示。
根据图7所示的结果，确认了在利用第一氦照射31形成第一缺陷层11a的第一氦到达位置31a，载流子浓度大幅下降。并且，确认了在由第一氦照射31产生的整个第一氦通过区31b形成有晶格缺陷，与第一氦到达位置31a分离的部分的载流子浓度稍微下降。确认了由第一氦照射31产生的第一氦通过区31b中的、与第一氦到达位置31a分离的部分41的载流子浓度分布伴随着从晶片背面侧朝向第一氦到达位置31a侧而平缓地减小。从该第一氦到达位置31a朝向晶片背面侧的方向的浓度倾斜为6.23×1013/cm3～7.27×1013/cm3。在实施例二中，如后述那样，由于第二氦照射34，载流子浓度在第一氦通过区31b的晶片背面侧的部分(第二氦到达位置34a)大幅降低。在不进行第二氦照射34的情况下，第一氦通过区31b成为伴随着从晶片背面朝向第一氦到达位置31a而平缓地减小的载流子浓度分布。
这样，确认了通过为了控制例如载流子寿命而进行第一氦照射31，从而能够使第一氦到达位置31a的载流子浓度大幅降低，并且能够使第一氦通过区31b中的与第一氦到达位置31a分离的部分的载流子浓度稍微下降。并且，确认了距晶片背面比第一氦到达位置31a更深的部分42的载流子浓度与硅晶片的载流子浓度(相当于n-型漂移层1的载流子浓度)相同，不受第一、第二氦照射31、34的影响。确认了在利用第二氦照射34形成第二缺陷层11b的第二氦到达位置34a，载流子浓度也大幅下降。确认了在由第二氦照射34产生的整个第二氦通过区34b也形成有晶格缺陷，与第二氦到达位置34a分离的部分的载流子浓度稍微下降。比第二氦到达位置34a更靠晶片背面侧的部分43的载流子浓度为5.0×1013/cm3。
以上，如所说明的那样，根据实施方式一，从基板背面照射质子，并且以比该质子照射更深的射程照射氦而进行退火，从而能够在与利用质子照射形成的包含质子的n型层相比距基板背面更深的位置，形成包含质子及氦的n型层而作为n型FS层。该包含质子及氦的n型层与由质子照射产生的n型层接触，并且具有伴随着朝向基板正面侧而以比由质子照射产生的n型层更平缓的倾斜来减小的载流子浓度分布。即，能够在n-型漂移层的内部的距基板背面深的位置，形成由包含质子的n型层、包含质子及氦的n型层构成的厚度厚的n型FS层。
另外，根据实施方式一，通过形成直到距基板背面深的位置的厚的n型FS层，并且通过质子照射来恢复由氦照射产生的晶格缺陷，从而能够抑制dV/dt和/或浪涌电压，能够设为软恢复的电流-电压波形。另外，根据实施方式一，由于能够利用质子照射及氦照射控制性良好地形成到达距基板背面深的位置的n型FS层，所以能够提高RB-IGBT的可靠性。另外，根据实施方式一，能够通过质子照射及氦照射，形成到达与通常的质子照射装置的照射极限(质子照射装置的质子的射程极限)相比距基板背面更深的位置的厚的n型FS层。因此，不需要使用与通常的质子照射装置相比能够以更高加速度照射质子的昂贵的制造装置，能够防止成本的增大。
(实施方式二)
接着，对实施方式二的半导体装置的结构进行说明。图8是表示实施方式二的半导体装置的结构的说明图。图8(a)表示截面结构，图8(b)表示图8(a)的切割线B-B'处的从基板背面开始沿深度方向的载流子浓度分布。实施方式二的半导体装置是将实施方式一应用在将由质子照射形成的n型层(以下，称为第一n型层)50a设为一层的RC-IGBT而成。在实施方式二中，n型FS层50具有由质子照射产生的一层的第一n型层50a、和由质子照射及氦照射产生的n型层(以下，称为第二n型层)50b。
第一n型层50a设置在n-型漂移层1的内部的靠近基板背面的位置，即，p+型集电区12及n+型阴极区13附近。第一n型层50a可以以与在实施方式一中构成n型FS层的多个n型层中的、最靠近基板背面的n型层相同的条件设置。第二n型层50b是通过用于形成第一n型层50a的质子照射、和第一氦照射31(或第二氦照射34、或者第一氦照射31和第二氦照射34两者)而形成的包含质子及氦的扩散层。第二、第三n型层50b的形成中，第一氦照射31(或第二氦照射34、或者第一氦照射31和第二氦照射34两者)的射程与质子照射的射程Rp相比距基板背面更深。
第二n型层50b设置在距基板背面比第一n型层50a更深的位置。另外，第二n型层50b与第一n型层50a的阳极侧接触，在距基板背面比第一n型层50a更深的位置具有载流子浓度的峰值。另外，第二n型层50b具有载流子浓度的峰值比第一n型层50a更低、并且伴随着从该峰值位置朝向阳极侧而以比第一n型层50a更平缓的倾斜来减小的大致平坦的载流子浓度分布。第二n型层50b的厚度t3可以比第一n型层50a的厚度t4厚(t3＞t4)。
实施方式二的半导体装置的制造方法只要在实施方式一的半导体装置的制造方法中仅进行一次步骤S16的质子照射即可(参照图2B)。
以上，如说明的那样，根据实施方式二，能够在n-型漂移层的p+型集电区及n+型阴极区附近，将n型FS层的阳极侧的载流子浓度分布设为沿深度方向在较大的宽度(厚度)内平缓的杂质浓度分布。因此，能够调整RC-IGBT的开关特性。
(实施方式三)
接着，对实施方式三的半导体装置的结构进行说明。图9是表示实施方式三的半导体装置的结构的说明图。图9(a)表示截面结构，图9(b)表示图9(a)的切割线C-C'处的从基板背面开始沿深度方向的载流子浓度分布。实施方式三的半导体装置与实施方式二的半导体装置的不同点在于，采用如下的宽缓冲结构，即，在n-型漂移层1的内部的距基板背面深的预定位置(例如距基板背面例如30μm～60μm左右的深度，或者60μm以上程度的深度)，作为宽缓冲层而设置有一个n型FS层51。宽缓冲结构是指具备宽缓冲层的结构，所述宽缓冲层具有以峰值为深度方向的中心，并且伴随着从该峰值位置分别朝向基板两个主面侧而减小的载流子浓度分布。
即，在实施方式三中，n型FS层51具有由质子照射产生的第一n型层51a、和由质子照射及氦照射产生的n型层(以下，称为第二、第三n型层(第二、第三半导体层))51b、51c。具体而言，第一n型层51a从IGBT区21起遍及二极管区22地设置在n-型漂移层1的内部的距基板背面深的位置。第一n型层51a是通过一次质子照射形成的包含质子的扩散层。而且，n型FS层51在第一n型层51a的基板两个主面侧分别具有第二、第三n型层51b、51c。第二、第三n型层51b、51c是通过质子照射及第一氦照射31形成的包含质子及氦的扩散层。即，第二、第三n型层51b、51c设置在第一氦照射的射程与实施方式一的第一氦照射31的射程相同而质子照射的射程与实施方式1的质子照射的射程Rp相比距基板背面更深的位置。
另外，第二、第三n型层51b、51c设置在二极管区22。第二、第三n型层51b、51c可以延伸至IGBT区21的与二极管区22之间的边界附近。第二n型层51b与第一n型层51a的阳极侧接触，并在距基板背面比第一n型层51a更深的位置具有载流子浓度的峰值。另外，第二n型层51b具有载流子浓度的峰值比由质子照射产生的第一n型层51a更低，并且伴随着从该峰值位置朝向阳极侧而以比第一n型层51a更平缓的倾斜来减小的大致平坦的载流子浓度分布。
第三n型层51c与第一n型层51a的阴极侧接触，并在距基板背面比第一n型层51a更深的位置具有载流子浓度的峰值。另外，第三n型层51c具有载流子浓度的峰值比由质子照射产生的第一n型层51a更低、并且伴随着从该峰值位置朝向阴极侧而以比第一n型层51a更平缓的倾斜来减小的大致平坦的载流子浓度分布。第二、第三n型层51b、51c的厚度t5、t6可以比第一n型层51a的厚度t7厚(t5＞t7、t6＞t7)。另外，由于n型FS层51具有第二、第三n型层51b、51c，所以其厚度t8变得比较厚。
实施方式三的半导体装置的制造方法只要在实施方式二的半导体装置的制造方法中，以与实施方式二相比距基板背面更深的射程Rp进行步骤S16的质子照射即可。在实施方式三中，通过步骤S19的退火，使第一n型层51a中的未活化的质子在二极管区22中分别向第一n型层51a的基板两个主面侧扩散。由此，两个n型层形成于二极管区22，所述两个n型层具有分别在第一n型层51a的基板两个主面侧具有峰值、并且伴随着从该峰值位置分别朝向基板两个主面侧而以比第一n型层51a更平缓的倾斜来减小的载流子浓度分布。这两个n型层就是第二、第三n型层51b、51c。
接着，对实施方式三的半导体装置的其他例的结构进行说明。图10是表示实施方式三的半导体装置的其他例的载流子浓度分布的说明图。在图10中，省略缺陷层11b的图示。图10(a)、图10(b)都表示二极管区22中的从基板背面开始沿深度方向的载流子浓度分布。在图10(a)、图10(b)中，横轴是从基板背面起算的深度，纵轴是载流子浓度。如图10(a)所示，可以使第一氦照射31的射程(第一氦照射31的第一氦通过区31d)在质子照射的射程Rp附近且与质子照射的射程Rp相比距基板背面更浅。在该情况下，仅在第一n型层51a的阴极侧形成包含质子及氦的第三n型层51c。第三n型层51c的结构与例如图9所示的实施方式三的半导体装置的第三n型层51c相同。
另外，如图10(b)所示，可以使第一氦照射31的射程(第一氦照射31的第一氦通过区31e)在质子照射的射程Rp附近且与质子照射的射程Rp相比距基板背面更深。在该情况下，在第一n型层51a的阳极侧及阴极侧分别形成包含质子及氦的第二、第三n型层51d、51c。阳极侧的第二n型层51d位于由第一氦照射31形成的缺陷层的峰值的半值宽度的范围内并且包含较多晶格缺陷。因此，第二n型层51d具有载流子浓度的峰值比阴极侧的第三n型层51c更高、并且伴随着朝向阳极侧而以比第一n型层51a更平缓的倾斜且比第三n型层51c更陡地减小的载流子浓度分布。第三n型层51c的结构与例如图9所示的实施方式三的半导体装置的第三n型层51c相同。
以上，如说明的那样，根据实施方式三，能够获得与实施方式一相同的效果。另外，根据实施方式三，能够形成宽缓冲层，所述宽缓冲层具有载流子浓度与以往相同地从峰值位置起以陡的倾斜减小的由质子照射产生的第一n型层、以及与该第一n型层接触并且载流子浓度以比第一n型层更平缓的方式减小的第二、第三n型层。宽缓冲结构的半导体装置在高速动作中能够获得软恢复的反向恢复电流-电压波形，并且抑制反向恢复电流-电压波形的振荡的效果高。因此，能够提供高速且低损耗并且具有软恢复特性的由IGBT等构成的功率半导体装置，在电力控制装置等中是有用的。
另外，以往，作为宽缓冲结构的半导体装置的制造方法，提出以下方法，即，在通过外延生长层积多个半导体层而制作半导体基板时，在距基板背面深的预定位置处，使成为宽缓冲层的磷浓度相对高的半导体层外延生长(以下，称为现有例一)。作为其他方法，提出以下方法，即，通过热处理使照射到半导体基板的质子在距质子照射面为射程Rp的深度位置附近进行施主化，从而形成宽缓冲层(以下，称为现有例二)。现有例一与现有例二相比成本高，而现有例二中，作为宽缓冲层的深度位置的质子照射的射程依赖于质子照射装置的性能。对此，根据实施方式三，能够通过质子照射及氦照射，形成到达与质子照射装置的照射极限相比距基板背面更深的位置的厚的宽缓冲层。因此，与现有例一相比成本低，并且与现有例二相比，能够形成到达距基板背面更深的位置的厚的宽缓冲层。
(实施方式四)
接着，对实施方式四的半导体装置的结构进行说明。图11是表示实施方式四的半导体装置的结构的说明图。图11(a)表示截面结构，图11(b)表示图11(a)的切割线D-D'处的从基板背面开始沿深度方向的载流子浓度分布。实施方式四的半导体装置与实施方式三的半导体装置的不同点在于，设置有从基板背面起算的深度不同的两个n型FS层(以下，称为第一、第二n型FS层)51、52。
第一n型FS层51的结构例如与实施方式三的n型FS层相同。第二n型FS层52具有从基板背面起算的深度不同的多层(在此设为四层)的n型层52a～52d。这些第二n型FS层52的多层的n型层(以下，称为第一～第四n型层)52a～52d是通过射程Rp不同的多次质子照射而形成的扩散层。第二n型FS层52的结构例如可以与构成实施方式一的n型FS层的多个多层的n型层中的、由质子照射形成的第一～第四n型层相同。在图11中，对于第二n型FS层52，从最靠近基板背面的第一n型层52a开始，从基板背面起沿深度方向依次标注符号52a～52d。
实施方式四的半导体装置的制造方法只要在实施方式三的半导体装置的制造方法中，通过步骤S16的质子照射(多次质子照射)，形成第一n型FS层51的第一n型层51a，并且形成第二n型FS层52的第一～第四n型层52a～52d即可。图11表示使由步骤S18的第二氦照射34产生的第二缺陷层11b形成于第二n型层52b附近的状态(在图12、图14中也相同)。
以上，如说明的那样，根据实施方式四，能够获得与实施方式一～三相同的效果。
(实施方式五)
接着，对实施方式五的半导体装置的结构进行说明。图12是表示实施方式五的半导体装置的结构的说明图。图13、图14是表示实施方式五的半导体装置的制造过程中的状态的剖视图。实施方式五的半导体装置与实施方式四的半导体装置的不同点在于，从IGBT区21遍及二极管区22而设置有构成第一n型FS层51的第二、第三n型层(由质子照射及氦照射产生的n型层)51e、51f。即，第一n型FS层51的第一n型层(由质子照射产生)51a处于夹在分别配置在基板两个主面侧的第二、第三n型层51e、51f之间的状态。第一缺陷层11a从IGBT区21遍及二极管区22而设置。
实施方式五的半导体装置的制造方法只要在实施方式四的半导体装置的方法中，从IGBT区21起遍及二极管区22而进行步骤S18的第一氦照射31即可。即，如图13所示，在步骤S18的第一氦照射31中，在半导体基板与吸收体32之间没有配置厚的金属板(参照图3)。由此，如图14所示，整个IGBT区21及二极管区22都为第一氦通过区31b(斜线的阴影部分)。图14表示在步骤S18中进行第二氦照射34的状态。因此，通过此后的步骤S19的退火，分别在第一n型层51a的基板两个主面侧，从二极管区22起遍及IGBT区21而形成第二、第三n型层51e、51f。
可以将实施方式五应用于实施方式一～实施方式三，从IGBT区21起遍及二极管区2而形成在各实施方式一～实施方式三中形成的由质子照射及氦照射产生的n型层。
以上，如说明的那样，根据实施方式五，能够获得与实施方式一～四相同的效果。
(实施方式六)
接着，参照图1、图2A、图15，对实施方式六的半导体装置的制造方法进行说明。图15是表示实施方式六的半导体装置的制造方法的概要的流程图。实施方式六的半导体装置的制造方法与实施方式一的半导体装置的制造方法的不同点在于，调换进行质子照射和氦照射的顺序。即，在氦照射后进行质子照射。
具体而言，如图2A、图15所示，与实施方式一相同地，依次进行从MOS栅的形成(步骤S1)至表面保护膜的形成(步骤S15)的工序。接着，进行氦照射(步骤S21)。步骤S21的氦照射的方法及条件与实施方式一的氦照射相同。接着，进行质子照射(步骤S22)。步骤S22的质子照射的方法及条件与实施方式一的质子照射相同。接着，通过热处理(退火)，使半导体基板中的质子活化，并且使由氦照射产生的晶格缺陷恢复(步骤S23)。
这样，在实施方式六中，在步骤S21的氦照射后，步骤S22的质子照射前，不进行用于使由氦照射产生的晶格缺陷恢复的热处理。由此，能够避免与质子结合而被施主化的晶格缺陷在步骤S22的质子照射前被恢复并消失，能够与实施方式一相同地通过质子照射形成氢施主。步骤S23的退火条件例如与实施方式一的用于使质子活化的退火条件相同。之后，与实施方式一相同地，依次进行背面电极14的形成(步骤S20)以后的工序，完成图1所示的沟槽栅结构的RC-IGBT。
可以在制造实施方式二～实施方式五的半导体装置时，应用实施方式六的半导体装置的制造方法。
以上，如说明的那样，根据实施方式六的半导体装置的制造方法，能够获得实施方式一～实施方式五的半导体装置的结构所带来的效果。
以上，本发明不限于上述各实施方式，能够在不脱离本发明的主旨的范围内进行各种变更。例如，在上述各实施方式中，以沟槽栅结构的RC-IGBT为例进行了说明，但是也能够适用于例如IGBT单体或二极管单体等具有n型FS层的各种半导体装置。另外，在上述各实施方式一、实施方式二中，以为了控制载流子寿命而进行第一氦照射的情况为例进行了说明，但是也可以以形成成为n型FS层的包含质子及氦的n型层为目的进行第一氦照射。
工业上的利用可能性
以上，本发明的半导体装置及半导体装置的制造方法在逆变器等电力转换装置和/或各种工业用设备等电源装置等所使用的功率半导体装置中有用。
权利要求书(按照条约第19条的修改)
1.一种半导体装置的制造方法，其特征在于，具有：
第一照射工序，从第一导电型的半导体基板的一个主面侧以第一预定深度为射程来照射质子，形成包含质子并且在所述第一预定深度具有载流子浓度的峰值的第一导电型的第一半导体层；
第一热处理工序，通过热处理使质子活化；
第二照射工序，从所述半导体基板的一个主面侧以比所述第一预定深度深的第二预定深度为射程来照射氦，向所述半导体基板导入晶格缺陷；
第二热处理工序，通过热处理，调整所述半导体基板中的所述晶格缺陷的量，
在所述第二热处理工序中，在与所述第一半导体层相比更靠所述半导体基板的另一个主面侧形成包含质子及氦，并且与所述第一半导体层接触的第一导电型的第二半导体层。
2.如权利要求1所述的半导体装置的制造方法，其特征在于，
在所述第二热处理工序中形成具有载流子浓度的峰值比所述第一半导体层更低，并且载流子浓度伴随着朝向所述半导体基板的另一个主面侧而以比所述第一半导体层更平缓的倾斜来减小的载流子浓度分布的所述第二半导体层。
3.如权利要求1或2所述的半导体装置的制造方法，其特征在于，
在所述第一照射工序前还包含在所述半导体基板的另一个主面侧形成第二导电型半导体区的工序，
作为抑制从所述第二导电型半导体区与所述半导体基板之间的pn结延伸向所述半导体基板的一个主面侧的耗尽层的延伸的场截止层，形成所述第一半导体层及所述第二半导体层。
4.如权利要求1或2所述的半导体装置的制造方法，其特征在于，
在所述第一照射工序中，以不同的射程照射质子多次，形成从所述半导体基板的一个主面起算的深度不同的多个所述第一半导体层，
通过以所述第一预定深度为射程的质子照射，形成多个所述第一半导体层中的、形成于距所述半导体基板的一个主面最深的位置的所述第一半导体层。
5.如权利要求1或2所述的半导体装置的制造方法，其特征在于，
在所述第二热处理工序中，还在与所述第一半导体层相比更靠所述半导体基板的一个主面侧，形成与所述第一半导体层接触并且包含质子及氦的第一导电型的第三半导体层。
6.如权利要求5所述的半导体装置的制造方法，其特征在于，
在所述第二热处理工序中形成具有载流子浓度的峰值比所述第一半导体层更低，并且载流子浓度伴随着朝向所述半导体基板的一个主面侧而以比所述第一半导体层更平缓的倾斜来减小的载流子浓度分布的所述第三半导体层。
7.一种半导体装置，其特征在于，具有：
第一导电型的第一半导体层，其设置于第一导电型的半导体基板的内部，在距所述半导体基板的一个主面为第一预定深度处具有载流子浓度的峰值，并且包含质子；以及
第一导电型的第二半导体层，其设置在比所述第一半导体层更靠所述半导体基板的另一个主面侧，与所述第一半导体层接触，并且包含质子及氦，
在所述半导体基板的一个主面侧的载流子寿命比在所述半导体基板的另一个主面侧的载流子寿命长。
8.如权利要求7所述的半导体装置，其特征在于，
所述第二半导体层具有载流子浓度的峰值比所述第一半导体层更低，并且载流子浓度伴随着朝向所述半导体基板的另一个主面侧而以比所述第一半导体层更平缓的倾斜来减小的载流子浓度分布。
9.如权利要求7所述的半导体装置，其特征在于，
还具有设置于所述半导体基板的另一个主面侧的第二导电型半导体区，
所述第一半导体层及所述第二半导体层是场截止层，所述场截止层抑制从所述第二导电型半导体区与所述半导体基板之间的pn结延伸向所述半导体基板的一个主面侧的耗尽层的延伸。
10.如权利要求7所述的半导体装置，其特征在于，
具有从所述半导体基板的一个主面起算的深度不同的多个所述第一半导体层，
多个所述第一半导体层中的、设置于距所述半导体基板的一个主面最深的位置的所述第一半导体层在所述第一预定深度具有载流子浓度的峰值。
11.如权利要求7所述的半导体装置，其特征在于，
具有第一导电型的第三半导体层，所述第三半导体层设置在比所述第一半导体层更靠所述半导体基板的一个主面侧，与所述第一半导体层接触，并且包含质子及氦。
12.如权利要求11所述的半导体装置，其特征在于，
所述第三半导体层具有载流子浓度的峰值比所述第一半导体层更低，并且载流子浓度伴随着朝向所述半导体基板的一个主面侧而以比所述第一半导体层更平缓的倾斜来减小的载流子浓度分布。
13.如权利要求7至12中任一项所述的半导体装置，其特征在于，
还具有包含氦的晶格缺陷的缺陷层，所述缺陷层包含在距所述半导体基板的一个主面比所述第一预定深度更深的第二预定深度。
14.如权利要求13所述的半导体装置，其特征在于，
对于所述半导体基板的载流子浓度而言，设置所述缺陷层的部分比其他部分低。

Claims (13)

1.一种半导体装置的制造方法，其特征在于，具有：
第一照射工序，从第一导电型的半导体基板的一个主面侧以第一预定深度为射程来照射质子，形成包含质子并且在所述第一预定深度具有载流子浓度的峰值的第一导电型的第一半导体层；
第一热处理工序，通过热处理使质子活化；
第二照射工序，从所述半导体基板的一个主面侧以比所述第一预定深度深的第二预定深度为射程来照射氦，向所述半导体基板导入晶格缺陷；
第二热处理工序，通过热处理，调整所述半导体基板中的所述晶格缺陷的量，
在所述第二热处理工序中，在与所述第一半导体层相比更靠所述半导体基板的另一个主面侧形成包含质子及氦，并且与所述第一半导体层接触的第一导电型的第二半导体层。
2.如权利要求1所述的半导体装置的制造方法，其特征在于，
在所述第二热处理工序中形成具有载流子浓度的峰值比所述第一半导体层更低，并且载流子浓度伴随着朝向所述半导体基板的另一个主面侧而以比所述第一半导体层更平缓的倾斜来减小的载流子浓度分布的所述第二半导体层。
3.如权利要求1或2所述的半导体装置的制造方法，其特征在于，
在所述第一照射工序前还包含在所述半导体基板的另一个主面侧形成第二导电型半导体区的工序，
作为抑制从所述第二导电型半导体区与所述半导体基板之间的pn结延伸向所述半导体基板的一个主面侧的耗尽层的延伸的场截止层，形成所述第一半导体层及所述第二半导体层。
4.如权利要求1或2所述的半导体装置的制造方法，其特征在于，
在所述第一照射工序中，以不同的射程照射质子多次，形成从所述半导体基板的一个主面起算的深度不同的多个所述第一半导体层，
通过以所述第一预定深度为射程的质子照射，形成多个所述第一半导体层中的、形成于距所述半导体基板的一个主面最深的位置的所述第一半导体层。
5.如权利要求1或2所述的半导体装置的制造方法，其特征在于，
在所述第二热处理工序中，还在与所述第一半导体层相比更靠所述半导体基板的一个主面侧，形成与所述第一半导体层接触并且包含质子及氦的第一导电型的第三半导体层。
6.如权利要求5所述的半导体装置的制造方法，其特征在于，
在所述第二热处理工序中形成具有载流子浓度的峰值比所述第一半导体层更低，并且载流子浓度伴随着朝向所述半导体基板的一个主面侧而以比所述第一半导体层更平缓的倾斜来减小的载流子浓度分布的所述第三半导体层。
7.一种半导体装置，其特征在于，具有：
第一导电型的第一半导体层，其设置于第一导电型的半导体基板的内部，在距所述半导体基板的一个主面为第一预定深度处具有载流子浓度的峰值，并且包含质子；以及
第一导电型的第二半导体层，其设置在比所述第一半导体层更靠所述半导体基板的另一个主面侧，与所述第一半导体层接触，并且包含质子及氦。
8.如权利要求7所述的半导体装置，其特征在于，
所述第二半导体层具有载流子浓度的峰值比所述第一半导体层更低，并且载流子浓度伴随着朝向所述半导体基板的另一个主面侧而以比所述第一半导体层更平缓的倾斜来减小的载流子浓度分布。
9.如权利要求7所述的半导体装置，其特征在于，
还具有设置于所述半导体基板的另一个主面侧的第二导电型半导体区，
所述第一半导体层及所述第二半导体层是场截止层，所述场截止层抑制从所述第二导电型半导体区与所述半导体基板之间的pn结延伸向所述半导体基板的一个主面侧的耗尽层的延伸。
10.如权利要求7所述的半导体装置，其特征在于，
具有从所述半导体基板的一个主面起算的深度不同的多个所述第一半导体层，
多个所述第一半导体层中的、设置于距所述半导体基板的一个主面最深的位置的所述第一半导体层在所述第一预定深度具有载流子浓度的峰值。
11.如权利要求7所述的半导体装置，其特征在于，
具有第一导电型的第三半导体层，所述第三半导体层设置在比所述第一半导体层更靠所述半导体基板的一个主面侧，与所述第一半导体层接触，并且包含质子及氦。
12.如权利要求11所述的半导体装置，其特征在于，
所述第三半导体层具有载流子浓度的峰值比所述第一半导体层更低，并且载流子浓度伴随着朝向所述半导体基板的一个主面侧而以比所述第一半导体层更平缓的倾斜来减小的载流子浓度分布。
13.如权利要求7至12中任一项所述的半导体装置，其特征在于，
还具有包含氦的晶格缺陷的缺陷层，所述缺陷层包含在距所述半导体基板的一个主面比所述第一预定深度更深的第二预定深度。
CN201680012460.3A 2015-09-16 2016-08-08 半导体装置及半导体装置的制造方法 Active CN107408576B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015183481 2015-09-16
JP2015-183481 2015-09-16
PCT/JP2016/073368 WO2017047285A1 (ja) 2015-09-16 2016-08-08 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN107408576A true CN107408576A (zh) 2017-11-28
CN107408576B CN107408576B (zh) 2020-11-13

Family

ID=58288853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680012460.3A Active CN107408576B (zh) 2015-09-16 2016-08-08 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (3) US10381225B2 (zh)
JP (1) JP6477897B2 (zh)
CN (1) CN107408576B (zh)
DE (1) DE112016001611B4 (zh)
WO (1) WO2017047285A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112055887A (zh) * 2018-11-16 2020-12-08 富士电机株式会社 半导体装置及制造方法
CN112219263A (zh) * 2018-11-16 2021-01-12 富士电机株式会社 半导体装置及制造方法
CN112652661A (zh) * 2019-10-10 2021-04-13 珠海格力电器股份有限公司 一种晶体管及其制备方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051970A1 (ja) * 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
CN105814694B (zh) * 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN107408576B (zh) * 2015-09-16 2020-11-13 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6610768B2 (ja) * 2016-02-23 2019-11-27 富士電機株式会社 半導体装置
KR20180104236A (ko) * 2017-03-10 2018-09-20 매그나칩 반도체 유한회사 전력 반도체 소자의 제조 방법
US20190006461A1 (en) * 2017-06-29 2019-01-03 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor device incorporating epitaxial layer field stop zone
JP6717432B2 (ja) * 2017-07-18 2020-07-01 富士電機株式会社 半導体装置
DE102017118975B4 (de) * 2017-08-18 2023-07-27 Infineon Technologies Ag Halbleitervorrichtung mit einem cz-halbleiterkörper und verfahren zum herstellen einer halbleitervorrichtung mit einem cz-halbleiterkörper
DE102017128247A1 (de) 2017-11-29 2019-05-29 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung mit ersten und zweiten Feldstoppzonenbereichen
WO2019111572A1 (ja) 2017-12-06 2019-06-13 富士電機株式会社 半導体装置
CN109979935A (zh) * 2017-12-28 2019-07-05 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6835291B2 (ja) 2018-03-19 2021-02-24 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112018007456B4 (de) 2018-04-11 2024-01-25 Mitsubishi Electric Corporation Halbleitervorrichtung, Halbleiterwafer und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6958740B2 (ja) 2018-08-14 2021-11-02 富士電機株式会社 半導体装置および製造方法
JP6964566B2 (ja) * 2018-08-17 2021-11-10 三菱電機株式会社 半導体装置およびその製造方法
JP7067636B2 (ja) * 2018-10-18 2022-05-16 富士電機株式会社 半導体装置および製造方法
CN112204710A (zh) 2018-12-28 2021-01-08 富士电机株式会社 半导体装置及制造方法
CN113711364A (zh) 2019-10-11 2021-11-26 富士电机株式会社 半导体装置和半导体装置的制造方法
JP6981582B2 (ja) * 2019-12-17 2021-12-15 富士電機株式会社 半導体装置
WO2021201216A1 (ja) * 2020-04-01 2021-10-07 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112021000165T5 (de) * 2020-04-01 2022-07-28 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
DE102020110072A1 (de) * 2020-04-09 2021-10-14 Infineon Technologies Ag Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren
CN113809147A (zh) 2020-06-17 2021-12-17 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP7439929B2 (ja) * 2020-07-14 2024-02-28 富士電機株式会社 半導体装置
CN114902426A (zh) 2020-07-15 2022-08-12 富士电机株式会社 半导体装置
CN111900087B (zh) * 2020-08-31 2022-09-20 华虹半导体(无锡)有限公司 Igbt器件的制造方法
JP2022092731A (ja) 2020-12-11 2022-06-23 株式会社東芝 半導体装置
WO2023145805A1 (ja) * 2022-01-28 2023-08-03 富士電機株式会社 半導体装置および製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376759A (zh) * 2010-08-17 2012-03-14 丰田自动车株式会社 具有igbt区和二极管区的半导体装置
CN103035676A (zh) * 2011-09-28 2013-04-10 丰田自动车株式会社 半导体装置及其制造方法
CN103946985A (zh) * 2011-12-28 2014-07-23 富士电机株式会社 半导体装置及半导体装置的制造方法
WO2015093086A1 (ja) * 2013-12-17 2015-06-25 トヨタ自動車株式会社 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102545A (ja) 1994-09-30 1996-04-16 Meidensha Corp 半導体素子のライフタイム制御方法
JPH1074959A (ja) 1996-07-03 1998-03-17 Toshiba Corp 電力用半導体素子
DE102004004045B4 (de) 2004-01-27 2009-04-02 Infineon Technologies Ag Halbleiterbauelement mit temporärem Feldstoppbereich und Verfahren zu dessen Herstellung
US7557386B2 (en) 2006-03-30 2009-07-07 Infineon Technologies Austria Ag Reverse conducting IGBT with vertical carrier lifetime adjustment
JP5695343B2 (ja) 2010-05-13 2015-04-01 株式会社豊田中央研究所 半導体装置
DE102011113549B4 (de) 2011-09-15 2019-10-17 Infineon Technologies Ag Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
US9214521B2 (en) 2012-06-21 2015-12-15 Infineon Technologies Ag Reverse conducting IGBT
US9263271B2 (en) 2012-10-25 2016-02-16 Infineon Technologies Ag Method for processing a semiconductor carrier, a semiconductor chip arrangement and a method for manufacturing a semiconductor device
US9627517B2 (en) 2013-02-07 2017-04-18 Infineon Technologies Ag Bipolar semiconductor switch and a manufacturing method therefor
US9041096B2 (en) 2013-04-16 2015-05-26 Rohm Co., Ltd. Superjunction semiconductor device and manufacturing method therefor
JP6234696B2 (ja) * 2013-04-16 2017-11-22 ローム株式会社 半導体装置
JP5895950B2 (ja) 2014-01-20 2016-03-30 トヨタ自動車株式会社 半導体装置の製造方法
US9312135B2 (en) 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
US9754787B2 (en) 2014-06-24 2017-09-05 Infineon Technologies Ag Method for treating a semiconductor wafer
US9312120B2 (en) 2014-08-29 2016-04-12 Infineon Technologies Ag Method for processing an oxygen containing semiconductor body
DE102014117538A1 (de) 2014-11-28 2016-06-02 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
DE102015107085A1 (de) 2015-05-06 2016-11-10 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Sauerstoffkorrelierte thermische Donatoren enthaltende Halbleitervorrichtung
DE112016000170T5 (de) * 2015-06-17 2017-08-03 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zur Hestellung einer Halbleitervorrichtung
CN107408576B (zh) * 2015-09-16 2020-11-13 富士电机株式会社 半导体装置及半导体装置的制造方法
DE102016120771B3 (de) 2016-10-31 2018-03-08 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376759A (zh) * 2010-08-17 2012-03-14 丰田自动车株式会社 具有igbt区和二极管区的半导体装置
CN103035676A (zh) * 2011-09-28 2013-04-10 丰田自动车株式会社 半导体装置及其制造方法
CN103946985A (zh) * 2011-12-28 2014-07-23 富士电机株式会社 半导体装置及半导体装置的制造方法
WO2015093086A1 (ja) * 2013-12-17 2015-06-25 トヨタ自動車株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112055887A (zh) * 2018-11-16 2020-12-08 富士电机株式会社 半导体装置及制造方法
CN112219263A (zh) * 2018-11-16 2021-01-12 富士电机株式会社 半导体装置及制造方法
US11854782B2 (en) 2018-11-16 2023-12-26 Fuji Electric Co., Ltd. Semiconductor device and fabrication method
CN112652661A (zh) * 2019-10-10 2021-04-13 珠海格力电器股份有限公司 一种晶体管及其制备方法

Also Published As

Publication number Publication date
WO2017047285A1 (ja) 2017-03-23
JP6477897B2 (ja) 2019-03-06
DE112016001611T5 (de) 2017-12-28
US11508581B2 (en) 2022-11-22
US20210028019A1 (en) 2021-01-28
US20190362975A1 (en) 2019-11-28
CN107408576B (zh) 2020-11-13
JPWO2017047285A1 (ja) 2017-12-28
DE112016001611B4 (de) 2022-06-30
US10840099B2 (en) 2020-11-17
US20180012762A1 (en) 2018-01-11
US10381225B2 (en) 2019-08-13

Similar Documents

Publication Publication Date Title
CN107408576A (zh) 半导体装置及半导体装置的制造方法
JP5594336B2 (ja) 半導体装置およびその製造方法
CN103946985B (zh) 半导体装置及半导体装置的制造方法
CN107251205B (zh) 半导体装置和半导体装置的制造方法
US7538412B2 (en) Semiconductor device with a field stop zone
JP3684962B2 (ja) 半導体装置の製造方法
JP4919700B2 (ja) 半導体装置及びその製造方法
JP5754545B2 (ja) 半導体装置および半導体装置の製造方法
JP5781291B2 (ja) ファストリカバリーダイオード
JP2004247545A (ja) 半導体装置及びその製造方法
CN106887385A (zh) 半导体装置的制造方法
EP2195847A1 (en) Semiconductor module
US7534666B2 (en) High voltage non punch through IGBT for switch mode power supplies
CN107112370B (zh) 半导体装置及其制造方法
JP6621925B2 (ja) 半導体装置及びその製造方法
CN215527729U (zh) 功率器件
JPWO2020149354A1 (ja) 半導体装置および半導体装置の製造方法
CN107534053A (zh) 半导体装置及其制造方法
JP3952452B2 (ja) 半導体装置の製造方法
JP2005101255A (ja) 高耐圧半導体装置
JP4951872B2 (ja) 半導体装置の製造方法
US20230125859A1 (en) Method of manufacturing a semiconductor device including ion implantation and semiconductor device
WO2023233802A1 (ja) 半導体装置の製造方法
JP2022124784A (ja) 半導体装置およびその製造方法
CN114447097A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant