WO2019111572A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2019111572A1
WO2019111572A1 PCT/JP2018/039551 JP2018039551W WO2019111572A1 WO 2019111572 A1 WO2019111572 A1 WO 2019111572A1 JP 2018039551 W JP2018039551 W JP 2018039551W WO 2019111572 A1 WO2019111572 A1 WO 2019111572A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
boundary
mesa
contact
semiconductor device
Prior art date
Application number
PCT/JP2018/039551
Other languages
English (en)
French (fr)
Inventor
田村　隆博
小野沢　勇一
美咲 高橋
要 三塚
大輔 尾崎
昭徳 兼武
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to CN201880035669.0A priority Critical patent/CN110785852B/zh
Priority to JP2019558062A priority patent/JP6881599B2/ja
Publication of WO2019111572A1 publication Critical patent/WO2019111572A1/ja
Priority to US16/699,126 priority patent/US11139291B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Definitions

  • the present invention relates to a semiconductor device.
  • a semiconductor device may have a semiconductor substrate.
  • the semiconductor substrate may comprise a diode region, a transistor region, and a boundary region.
  • the boundary region may be located between the diode region and the transistor region.
  • the boundary area may include a defect area.
  • the defect area may be provided at a predetermined depth position on the front surface side of the semiconductor substrate.
  • the defect area may extend from the end adjacent to the diode area toward the transistor area.
  • At least a portion of the border region may not have an emitter region.
  • the emitter region may be a region of the first conductivity type exposed to the front surface of the semiconductor substrate.
  • the defect area may be provided at a predetermined depth position on the front surface side of the semiconductor substrate.
  • the defect area may be provided from the end adjacent to the diode area to the end adjacent to the transistor area.
  • the transistor region may have no defect region below the mesa portion closest to the boundary region among the mesa portions having the emitter region.
  • the mesa portion may be a portion sandwiched between two adjacent trench portions.
  • the one or more mesas in the boundary region, the one or more mesas from the predetermined position of the boundary region to the end adjacent to the transistor region may be the first mesa.
  • the first mesa portion may have a contact region of the second conductivity type and a base region having a doping concentration of the second conductivity type impurity lower than that of the contact region.
  • the one or more mesas in the boundary region, the one or more mesas from the predetermined position of the boundary region to the end adjacent to the diode region may be the second mesa.
  • the second mesa may be a second mesa having a base region and no contact and emitter regions.
  • the border region may have two or more first mesas.
  • the doping concentration of the second conductivity type impurity in the contact region of the first mesa portion near the diode region is the second conductivity in the contact region of the first mesa portion near the transistor region It may be lower than the doping concentration of the type impurity.
  • All mesas in the border region may be the second mesa.
  • the second mesa portion may have a base region that does not have an emitter region and a contact region of a second conductivity type, and has a doping concentration of a second conductivity type impurity lower than that of the contact region.
  • the mesa in the transistor region, which is closest to the boundary region, may be the second mesa.
  • the second mesa portion may have a base region that does not have an emitter region and a contact region of a second conductivity type, and has a doping concentration of a second conductivity type impurity lower than that of the contact region.
  • the boundary region may have one or more trench portions.
  • the one or more trench portions may include an insulating film and a conductive portion.
  • the insulating film may be provided in contact with the trench.
  • the conductive portion may be provided in contact with the insulating film.
  • Each conductive portion of the one or more trench portions may be electrically connected to an emitter electrode provided on the front surface of the semiconductor substrate.
  • All mesas in the diode region may be the second mesa.
  • the second mesa portion does not have a contact region of the second conductivity type exposed on the front surface of the semiconductor substrate, and has a base region having a doping concentration of a second conductivity type impurity lower than that of the contact region. You may
  • the width of the boundary region which is the length between the transistor region and the diode region may be 10 ⁇ m or more and 100 ⁇ m or less.
  • the boundary region may have four or more and ten or less mesas.
  • the transistor region and the first portion of the boundary region adjacent to the transistor region may have a storage region of a first conductivity type.
  • a storage area may be provided between the base area located below the emitter area and the bottom of the trench.
  • the second part other than the first part of the border area may not have a storage area.
  • FIG. 6 is a top view of the semiconductor device 200. It is AA sectional drawing of FIG. 1 in 1st Embodiment. It is an enlarged top view of AA vicinity of FIG. It is a figure which shows density
  • FIG. It is an enlarged view of the area
  • FIG. 1 is a top view of the semiconductor device 200.
  • the semiconductor device 200 of this example has a semiconductor substrate 10.
  • the semiconductor substrate 10 of this example is a silicon substrate, but in another example, the semiconductor substrate 10 may be a silicon carbide substrate.
  • the semiconductor device 200 of this example has an active region 100, a pad region 110, and an edge termination region 120 in one semiconductor substrate 10.
  • the pad region 110 in this example is in contact with the active region 100 in the X-axis direction.
  • the edge termination region 120 of this example is provided to surround the active region 100 and the pad region 110.
  • the X-axis direction and the Y-axis direction are directions orthogonal to each other, and the Z-axis direction is a direction perpendicular to the XY plane.
  • the X-axis direction, the Y-axis direction, and the Z-axis direction form a so-called right-handed system.
  • the direction parallel to the Z-axis direction may be referred to as the depth direction of the semiconductor substrate 10.
  • the terms "upper” and “lower” are not limited to the vertical direction in the direction of gravity. These terms only refer to a direction relative to a predetermined axis.
  • the active region 100 in this example has an IGBT region 60 including a transistor such as an IGBT and an FWD region 80 including a diode such as FWD. That is, the semiconductor device 200 of this example is an RC-IGBT semiconductor device.
  • the IGBT region 60 is an example of a transistor region
  • the FWD region 80 is an example of a diode region.
  • the IGBT region 60 and the FWD region 80 in this example each have a stripe shape longer in the X-axis direction than in the Y-axis direction.
  • the IGBT regions 60 and the FWD regions 80 may be alternately arranged in the Y-axis direction. In the present embodiment, IGBT regions 60 are disposed at both ends of the active region 100 in the Y-axis direction.
  • the pad area 110 may have a plurality of electrode pads 112.
  • the plurality of electrode pads 112 may be a gate pad, a cathode electrode pad, an anode electrode pad, and the like.
  • the gate pad may be connected to an external terminal.
  • the external terminal may transmit the gate signal to the gate conductive portion of IGBT region 60 through the gate pad.
  • the cathode electrode pad and the anode electrode pad may be respectively connected to the cathode and the anode of a temperature sense diode provided in the active region 100.
  • the edge termination region 120 may have a function of alleviating electric field concentration on the front surface side of the semiconductor substrate 10.
  • the edge termination region 120 may have any of guard rings, field plates and resurfs, or a combination of these.
  • FIG. 2 is a cross-sectional view taken along the line AA of FIG. 1 in the first embodiment.
  • the AA cross section is a cross section parallel to the YZ plane.
  • the AA cross section passes through the P + -type contact region 25 in the IGBT region 60.
  • the lower end of the N + -type emitter region 22 in the contact region 25 is indicated by a broken line in FIG.
  • the semiconductor device 200 of this example has a semiconductor substrate 10, an interlayer insulating film 36, an emitter electrode 90, and a collector electrode 34.
  • Emitter electrode 90 is provided on front surface 12 of semiconductor substrate 10 and on interlayer insulating film 36.
  • the interlayer insulating film 36 may be formed of one or more materials of silicon dioxide (SiO 2 ), BPSG (Boro-Phospho Silicate Glass), PSG (Phosphorus Silicate Glass), and BSG (Borosilicate Glass).
  • the interlayer insulating film 36 in this example is a lamination of a silicon dioxide layer and a BPSG layer.
  • Emitter electrode 90 may be electrically connected to dummy conductive portion 54 of dummy trench portion 50 through a contact portion 58 which is an opening portion provided in interlayer insulating film 36.
  • the material of the emitter electrode 90 may be aluminum (Al), an aluminum (Al) -silicon (Si) alloy, or an aluminum (Al) -nickel (Ni) alloy.
  • a plug containing tungsten (W) may be provided in the opening of interlayer insulating film 36, and dummy conductive portion 54 and emitter electrode 90 may be electrically connected through the plug.
  • the front surface 12 of the semiconductor substrate 10 and the emitter electrode 90 may be similarly electrically connected via the plug.
  • the semiconductor device 200 of this example has a gate metal layer electrically connected to the gate conductive portion 44.
  • the gate metal layer is omitted, and the letter G simply indicates the presence of the gate metal layer.
  • the gate metal layer may transmit the gate potential from the gate pad to the gate conductive portion 44.
  • the collector electrode 34 of the present example is provided in contact with the back surface 14 of the semiconductor substrate 10.
  • the material of the collector electrode 34 may be Al, an Al-Si alloy or an Al-Ni alloy.
  • the semiconductor substrate 10 includes a gate trench portion 40, a dummy trench portion 50, an N + -type emitter region 22, a P + -type contact region 25, a P--type base region 24, an N + -type storage region 26, a defect region 29, N- Type drift region 28, N + type buffer region 30, P + type collector region 32, and N + type cathode region 82.
  • the N-type is an example of the first conductivity type
  • the P-type is an example of the second conductivity type.
  • the N type may be the second conductivity type
  • the P type may be the first conductivity type.
  • N or P means that electrons or holes are the majority carriers, respectively.
  • + means that the carrier concentration is higher than that for which it is not described, and-indicates that the carrier concentration is lower than that for which it is not described.
  • the gate trench portion 40 in this example has a gate trench insulating film 42, a gate conductive portion 44 and a gate trench 46.
  • the gate trench insulating film 42 may be provided in contact with the inner wall of the gate trench 46.
  • the gate trench insulating film 42 may be formed by oxidizing or nitriding the semiconductor on the inner wall of the gate trench 46.
  • the gate conductive portion 44 in this example is provided on the inner side of the gate trench insulating film 42 in contact with the gate trench insulating film 42.
  • the gate trench insulating film 42 may insulate the gate conductive portion 44 and the semiconductor substrate 10.
  • the gate conductive portion 44 may be formed of a conductive material such as polysilicon.
  • the dummy trench portion 50 of this example has a dummy trench insulating film 52, a dummy conductive portion 54 and a dummy trench 56.
  • the dummy trench insulating film 52 and the dummy conductive portion 54 may be formed in the same manner as the gate trench insulating film 42 and the gate conductive portion 44.
  • Gate trench portion 40 and dummy trench portion 50 are provided spaced apart by a predetermined distance in the Y-axis direction. Gate trench portion 40 and dummy trench portion 50 may penetrate through base region 24 and storage region 26 to reach drift region 28. When a predetermined gate voltage is applied to gate conductive portion 44, a channel is formed in the region of base region 24 in the vicinity of the interface in contact with gate trench 46.
  • a region from the bottom of the trench portion to the front surface 12 and between the two adjacent trench portions is referred to as a mesa portion 16.
  • the mesa portion 16 may be sandwiched by the dummy trench portion 50 and the gate trench portion 40 in the Y-axis direction, and may be sandwiched by two dummy trench portions 50 in the Y-axis direction. Also, the mesa portion 16 may be sandwiched between two gate trench portions 40.
  • the mesa portion 16 includes mesa portions 16-1, 16-2, and 16-3. Each mesa 16 may have at least a storage region 26 and a base region 24.
  • P-type impurities are ion-implanted on the front surface 12 side to form the base region 24. Thereafter, in order to form the storage region 26 in a predetermined range deeper than the base region 24, N-type impurity ions are implanted into the front surface 12 side.
  • base region 24 and storage region 26 are provided in the entirety of IGBT region 60, boundary region 70, and FWD region 80.
  • the accumulation region 26 may be located between the base region 24 and the bottom of the trench in the depth direction.
  • the storage region 26 in this example is located between the base region 24 and the drift region 28 located above the bottom of the trench.
  • the gate trench portion 40 and the dummy trench portion 50 may be collectively referred to as a trench portion.
  • N-type and P-type impurities are then selectively ion-implanted on the side of the front surface 12 to form the emitter region 22 and the contact region 25 exposed to the front surface 12, respectively. Therefore, the base region 24 may be located below the emitter region 22 and the contact region 25. The doping concentration of the P-type impurity in the base region 24 may be lower than the doping concentration of the P-type impurity in the contact region 25.
  • At least a portion of the boundary region 70 may not have the emitter region 22. More specifically, the emitter region 22 may not be provided on the FWD region 80 side of the mesa portion 16 in the boundary region 70.
  • the N + -type emitter region 22 is provided in the boundary region 70, in particular, in the first mesa portion 16-1 adjacent to the FWD region 80, a part of electrons flowing in the positive Z-axis direction in the FWD region 80 is the boundary region It can be pulled out to 70. Extraction of electrons into the boundary region 70 results in conduction loss in the FWD region 80.
  • emitter region 22 is not provided in boundary region 70, the conduction loss in FWD region 80 can be reduced as compared to the case where emitter region 22 is provided in boundary region 70.
  • emitter region 22 and contact region 25 are selectively provided only in IGBT region 60. That is, all the mesas 16 in the boundary region 70 in this example do not have the emitter region 22 but are the first mesa 16-1 having the contact region 25.
  • all the mesa portions 16 in the FWD region 80 of this example shown in FIG. 2 do not have the emitter region 22 and the contact region 25, and have the second region having the base region 24 exposed to the front surface 12. It is a mesa portion 16-2.
  • all the mesa portions 16 in the IGBT region 60 of this example are the third mesa portion 16-3 having the emitter region 22 and the contact region 25.
  • the IGBT region 60 is a virtual projection region when the collector region 32 is projected from the back surface 14 to the front surface 12 in parallel to the Z-axis direction, and the N + emitter region 22 and P + A predetermined unit structure including both of the contact regions 25 of the mold includes regularly arranged regions in the XY plane.
  • the IGBT region 60 includes the gate trench portion 40.
  • the end portion of IGBT region 60 in the Y-axis direction is the dummy trench portion 50 side of dummy trench portion 50 adjacent to gate trench portion 40 provided closest to FWD region 80 in the Y-axis direction. Located in the trench 50.
  • the end in the Y-axis direction of IGBT region 60 is the center of dummy trench 50 in the Y-axis direction.
  • the FWD region 80 includes a virtual projection region when the cathode region 82 is projected from the back surface 14 to the front surface 12 in parallel with the Z-axis direction.
  • the FWD region 80 may be a virtual projection region when the cathode region 82 is projected from the back surface 14 to the front surface 12 in parallel with the Z-axis direction in the Y-axis direction.
  • the FWD region 80 in the present specification includes the dummy trench portion 50.
  • boundary region 70 is formed during trench etching for forming gate trench 46 and dummy trench 56.
  • the etching rate at may be different from the IGBT region 60 and the FWD region 80.
  • the dummy trench portion 50 in the FWD region 80 variation in the shape of the trench portion can be suppressed as compared with the case where the dummy trench portion 50 is not provided. This is advantageous in that uniformity of the shape of the trench portion can be secured in IGBT region 60, boundary region 70 and FWD region 80.
  • the FWD region 80 in this example has neither the emitter region 22 nor the contact region 25.
  • the FWD region 80 may have the contact region 25 at the end in the X-axis direction.
  • the end in the Y-axis direction of the FWD region 80 is located at the boundary between the N + -type cathode region 82 and the P + -type collector region 32 in the vicinity of the back surface 14.
  • the boundary between the cathode region 82 and the P + -type collector region 32 is also the center in the Y-axis direction of the dummy trench portion 50 located at the end of the FWD region 80 in the Y-axis direction.
  • boundary region 70 is a region between IGBT region 60 and FWD region 80.
  • One end of the boundary region 70 in the Y-axis direction may be in contact with the IGBT region 60, and the other end in the Y-axis direction of the boundary region 70 may be in contact with the FWD region 80.
  • the back surface 14 side of the semiconductor substrate 10 is a collector region 32.
  • the width W of the boundary region 70 in the Y-axis direction (that is, the length from the end 72 adjacent to the FWD region 80 to the end 74 adjacent to the IGBT region 60) may be 10 ⁇ m or more and 100 ⁇ m or less, 50 ⁇ m or more It may be 100 ⁇ m or less.
  • the thickness of the semiconductor substrate 10 may be determined in accordance with the withstand voltage of the semiconductor device 200, and the width in the Y-axis direction of the boundary region 70 may be determined in accordance with the thickness of the semiconductor substrate 10. Specifically, the width of the boundary region 70 in the Y-axis direction may be increased as the withstand voltage of the semiconductor device 200 is increased. Further, the width of the boundary region 70 in the Y-axis direction may be determined according to the flow of carriers and the amount of carriers in the semiconductor substrate 10. Specifically, the width of the boundary region 70 in the Y-axis direction may be increased as the amount of carriers flowing per unit time increases between the IGBT region 60 and the FWD region 80. Also, the width of the boundary region 70 in the Y-axis direction may be increased as the amount of carriers in the semiconductor substrate 10 is increased.
  • the boundary region 70 may have four or more and ten or less mesa portions 16.
  • the width in the Y-axis direction of one mesa portion 16 may be about 10 ⁇ m.
  • the length of four mesa portions 16 sandwiching three trench portions in the Y axis direction may be 50 ⁇ m, and five mesa portions 16 sandwiching four trench portions in the Y axis direction.
  • the length may be 50 ⁇ m.
  • the length of eight mesa portions 16 sandwiching seven trench portions in the Y-axis direction may be 100 ⁇ m, and ten mesas sandwiching nine trench portions in the Y-axis direction.
  • the length of the portion 16 may be 100 ⁇ m.
  • the boundary region 70 having a structure different from that of the IGBT region 60 and the FWD region 80, the interference of current between the IGBT region 60 and the FWD region 80 can be reduced.
  • boundary region 70 increases, the area that can be used as IGBT region 60 and FWD region 80 in semiconductor substrate 10 decreases. This problem is particularly noticeable when a plurality of IGBT regions 60 and a plurality of FWD regions 80 are provided in one semiconductor substrate 10. Therefore, in the present example in which the IGBT regions 60 and the FWD regions 80 are alternately provided in the Y-axis direction, the number of mesa portions 16 in the boundary region 70 is desirably 10 or less or 100 ⁇ m or less. Thereby, it is possible to suppress a reduction in the area of IGBT region 60 and FWD region 80 by boundary region 70 while ensuring that current interference between IGBT region 60 and FWD region 80 is reduced.
  • Boundary region 70 may have one or more dummy trench portions 50. All the trench portions provided in the boundary region 70 of this example are the dummy trench portions 50.
  • the etching rate in FWD region 80 at the time of trench etching is IGBT region 60 and boundary region 70. It can be different.
  • the trench portion in the boundary region 70 variation in the shape of the trench portion can be suppressed as compared with the case where the trench portion is not provided. This is advantageous in that the trench shape uniformity can be ensured in IGBT region 60, boundary region 70 and FWD region 80.
  • Defect area 29 may be provided entirely in boundary area 70 and FWD area 80.
  • the defect region 29 may be provided in the semiconductor substrate 10 on the front surface 12 side of the center position of the front surface 12 and the back surface 14.
  • the defect region 29 may have point defects (such as vacancies, double vacancies and dangling bonds) formed inside the semiconductor substrate 10 by introducing an impurity such as helium (He).
  • the defect area 29 may have the impurity itself introduced to form a point defect.
  • the defect region 29 may have carrier recombination centers formed in the semiconductor substrate 10 by at least one of point defects and impurities.
  • the defect area 29 is also referred to as a lifetime killer area or a lifetime control area.
  • the defect region 29 in the FWD region 80 electrons are less likely to escape from the FWD region 80 to the IGBT region 60, so that the conduction loss in the FWD region 80 can be reduced.
  • the reverse recovery time in the FWD region 80 can be shortened, the reverse recovery charge can be reduced, and the reverse recovery peak current can also be reduced.
  • the IGBT region 60 may not have the defect region 29 below the mesa portion 16-3 closest to the boundary region 70 in the mesa portion 16-3 having the emitter region 22.
  • the IGBT region 60 of this example does not have the defect region 29 in its entirety.
  • the defect region 29 is formed, for example, by implanting helium or the like from the front surface 12 after forming the gate structure.
  • the defect region 29 can not be formed in the IGBT region 60, and the defect region 29 can be formed only in the boundary region 70 and the FWD region 80. Therefore, not providing the defect region 29 below the mesa portion 16 of the IGBT region 60 closest to the boundary region 70 may mean that the defect region 29 is not provided in the entire IGBT region 60.
  • the gate trench insulating film 42 may be damaged and the gate threshold voltage (V th ) may deviate from the design value.
  • the formation range of the defect region 29 is limited at the maximum to the boundary region 70 and the FWD region 80, and the defect region 29 is not formed in the IGBT region 60.
  • the gate threshold voltage can be suppressed from being deviated from the design value as compared with the case where defect region 29 is formed in IGBT region 60.
  • the gate trench portion 40 is not provided in the boundary region 70 in the present example, providing the defect region 29 causes damage to the gate trench insulating film 42 and affects the long-term reliability of the gate breakdown voltage. You can eliminate the possibility.
  • Buffer region 30 may be located between drift region 28 and collector region 32 and cathode region 82 in the Z-axis direction.
  • the buffer region 30 may have a function of preventing the depletion layer extending from the bottom of the base region 24 to the back surface 14 from reaching the collector region 32 when the semiconductor device 200 is turned off.
  • the buffer region 30 may be a field stop region where the N-type doping concentration has discrete peak values in the depth direction.
  • FIG. 3 is an enlarged top view in the vicinity of AA of FIG.
  • the interlayer insulating film 36 and the emitter electrode 90 are omitted to facilitate understanding.
  • the gate trench 40 and the dummy trench 50 may extend in the X-axis direction.
  • the IGBT region 60 of this example has the mesa portion 16-3. In the mesa portion 16-3 of this example, the emitter region 22 and the contact region 25 are alternately exposed to the front surface 12 in the X-axis direction.
  • the boundary region 70 in the present example has the first mesa portion 16-1.
  • the base region 24 and the contact region 25 are alternately exposed to the front surface 12 in the X-axis direction.
  • the FWD region 80 of this example has a mesa portion 16-2.
  • the emitter region 22 and the contact region 25 are not provided, so only the base region 24 is exposed to the front surface 12.
  • FIG. 4 is a diagram showing the concentration distribution of recombination centers in the defect area 29.
  • the horizontal axis shows the concentration of recombination centers (cm -3 ), and the vertical axis shows the depth of the semiconductor substrate 10.
  • the defect area 29 may have a maximum (peak) of the concentration distribution of recombination centers at a predetermined depth position on the front surface 12 side.
  • the peak of the concentration distribution of recombination centers may be a position at which the concentration distribution of point defect density is a maximum, and may be a position at which a concentration distribution of an impurity such as helium is a maximum.
  • the peak of the concentration distribution of recombination centers may be at a position where the concentration distribution including the point defect density and the impurity concentration is maximized.
  • the length L in the depth direction of the defect region 29 may be the full width at half maximum of the peak concentration of the recombination center.
  • FIG. 5 is an enlarged view of a region B in FIG.
  • Region B includes a gate runner 65 provided between active region 100 and edge termination region 120.
  • the gate runner 65 may be a conductive polysilicon layer containing a dopant.
  • the gate runner 65 may be provided to surround the active region 100 in the XY plane.
  • the emitter electrode 90, the gate metal layer 66 described later, and the passivation film on the emitter electrode 90 and the gate metal layer 66 are omitted in FIG.
  • the semiconductor substrate 10 has a P + type well region 27 provided from the front surface 12 to a predetermined depth position below the gate runner 65.
  • the bottom of the well region 27 may be deeper than the gate trench portion 40 and shallower than the defect region 29. Even if a part of the gate trench portion 40 located at the end of the active region 100 is provided in the well region 27, no channel is formed in the well region 27. Therefore, the gate trench portion 40 located in the well region 27 may not function as the gate trench portion 40. Similar to the gate runner 65, the well region 27 may be provided to surround the active region 100.
  • Region B includes IGBT region 60, boundary region 70, and FWD region 80, which are each located near the end in the negative X-axis direction.
  • the contact portion 58 located on the mesa portion 16 is illustrated.
  • the illustration of the plurality of contact portions 58 is omitted.
  • the shapes of the contact portions 58 may be the same.
  • the contact portion 58 in this example has a rectangular shape having a long side in the X-axis direction and a short side in the Y-axis direction.
  • the N + -type cathode region 82 may be provided in part of the FWD region 80.
  • the range in which the cathode region 82 is provided is hatched.
  • the end of the cathode region 82 outside (in FIG. 5, the X-axis negative direction) may be provided inside (in FIG. 5, the X-axis positive direction) the end 59 of the contact portion 58.
  • the FWD region 80 may include a P + type collector region 32 in the range of the XY plane different from the cathode region 82 and in the same depth range as the cathode region 82.
  • the portion in contact with the cathode region 82 in the X-axis direction is also regarded as the FWD region 80.
  • the defect area 29 may be provided in part of the boundary area 70 and part of the FWD area 80, respectively.
  • the outline of the defect area 29 is indicated by a broken line.
  • the defect area 29 is provided in the entire boundary area 70 and FWD area 80 in the Y-axis direction.
  • defect region 29 is provided from the end adjacent to FWD region 80 toward IGBT region 60 at a predetermined depth position on the front surface side of semiconductor substrate 10. Good.
  • the defect area 29 may not be provided in the vicinity of the gate runner 65 in the X-axis direction.
  • the outer end of the defect area 29 in the X-axis direction may be provided inside the end 59 of the contact portion 58 and outside the end of the cathode area 82 in the X-axis direction.
  • FIG. 6 is a cross-sectional view taken along the lines CC, DD and EE in FIG.
  • the CC cross section passes through the contact portion 58 of the IGBT region 60
  • the DD cross section passes through the contact portion 58 of the boundary region 70
  • the EE cross section passes through the contact portion 58 of the FWD region 80.
  • An insulating film 38 such as an oxide film may be provided between the gate runner 65 and the front surface 12.
  • the interlayer insulating film 36 provided on the gate runner 65 may have a plurality of openings.
  • Interlayer insulating film 36 is a contact portion 68 which is an opening for providing a connection between gate metal layer 66 and gate runner 65, and a contact portion 58 which is an opening for providing a connection between emitter electrode 90 and front surface 12.
  • the outer end 59 of the contact portion 58 may be spaced apart from the inner end of the well region 27 by a predetermined length.
  • the gate metal layer 66 may extend in the Y-axis direction.
  • the gate metal layer 66 may have a width in the X-axis direction.
  • the gate metal layer 66 may be electrically connected to the gate runner 65 through the contact portion 68 provided in the interlayer insulating film 36.
  • the gate runner 65 may also extend in the Y-axis direction.
  • the gate runner 65 may also have a width in the X-axis direction. In FIG. 6, the width in the X axis direction of the gate runner 65 and the gate metal layer 66 is shown.
  • the gate runner 65 may overlap the gate trench portion 40 on the well region 27.
  • the gate runner 65 may be electrically connected to the gate conductive portion 44 at the overlapping position with the gate trench portion 40.
  • the connection between the gate metal layer 66 and the gate conductive portion 44 is not shown.
  • the gate metal layer 66 and the emitter electrode 90 are provided on the interlayer insulating film 36 so as to be separated from each other by a predetermined distance, and are electrically separated from each other.
  • the IGBT region 60 has a P + -type collector region 32.
  • V on the on voltage
  • I on an on current
  • the FWD region 80 has a P + -type collector region 32 in addition to the N + -type cathode region 82.
  • the length from the end of the well region 27 in the positive X-axis direction to the boundary 75 between the collector region 32 and the cathode region 82 is L 1 .
  • the diode (FWD) in the FWD region 80 of this example is connected in anti-parallel to the transistor (IGBT) in the IGBT region 60.
  • the anode of the diode and the emitter of the transistor are both electrically connected to the emitter electrode 90, and the cathode of the diode and the collector of the transistor are both electrically connected to the collector electrode.
  • Carriers may be accumulated in the well region 27 due to the on current (I on ) of the IGBT region 60 and the like.
  • the holes stored in the well region 27 flow from the well region 27 to the contact portion 58 on the mesa portion 16-2 when reverse recovery current flows.
  • electric field concentration tends to occur.
  • the portion most susceptible to the electric field concentration in the contact portion 58 is shown as a region F.
  • the length L 2 from X-axis positive direction of the end portion to the end portion 59 of the contact portion 58 of the well region 27 may be greater than zero.
  • the length L 2 is 40% to 60% of the length L 1.
  • the length L 2 is 10 ⁇ m or more and 20 ⁇ m or less.
  • the end portion 59 of the contact portion 58 is positioned inside the boundary 75 (that is, L 1 ⁇ L 2 )
  • the length of the cathode region 82 in the X-axis direction corresponds to that of the contact portion 58 in the X-axis direction.
  • the end 59 is preferably located outside the boundary 75 (ie, L 2 ⁇ L 1 ). Thereby, the conduction loss in FWD region 80 can be reduced.
  • the boundary region 70 does not have the cathode region 82 but has the P + -type collector region 32 like the IGBT region 60.
  • the boundary region 70 is in contact with the FWD region 80, when a reverse recovery current flows in the FWD region 80, holes are more likely to be concentrated in the contact portion 58 closer to the FWD region 80.
  • the reverse recovery current flows in the FWD region 80, holes are more likely to be concentrated as it is closer to the well region 27 (for example, the region F of the contact portion 58).
  • the X-axis positive direction of the end portion of the well region 27 to the end 59 of the contact portion 58 is the length L 2. Therefore, excessive carrier injection from well region 27 can be suppressed also in boundary region 70. In addition, since the concentration of the electric field in the region F can be reduced, the breakdown tolerance of the semiconductor device 200 during the reverse recovery operation can be improved.
  • the length L 2 between the well region 27 and the contact portion 58 may be smaller than the length L 3 (L 2 ⁇ L 3 ), may be less than half the length L 3 (L 2 ⁇ (L 3 / 2)).
  • the length L 2 may be larger than the length L 1 (L 1 ⁇ L 2 ).
  • the length L 2 is 50 [mu] m
  • the length L 1 is 10 [mu] m.
  • the length L 1 may be deeper than the depth of the well region 27. In the case of L 1 ⁇ L 2 , although the conduction loss increases, the breakdown tolerance during reverse recovery operation can be further improved.
  • the positions of the end portion 59 of the contact portion 58 in the X-axis direction are the same in the CC, DD, and EE cross sections of this example.
  • the position of the end 59 of the FWD region 80 in the X-axis direction is inside (the positive direction of the X-axis in FIG. 6) the position of the end 59 of the IGBT region 60 in the X-axis direction It may be provided.
  • the position in the X-axis direction of boundary region 70 and end 59 of FWD region 80 may be provided inside the position in the X-axis direction of end 59 of IGBT region 60. This can further improve the breakdown tolerance of the semiconductor device 200 during reverse recovery operation.
  • the defect area 29 extends in the X-axis direction, but may end below the well area 27 without reaching the end of the semiconductor substrate 10. By not extending the defect region 29 to the end of the semiconductor substrate 10, leakage current is suppressed and the reliability of the semiconductor device is improved as compared to the case where the defect region 29 is extended to the end of the semiconductor substrate 10. be able to. However, if the defect region 29 does not reach the end of the semiconductor substrate 10, the defect region 29 may be located outside the X-axis negative end of the well region 27 (in the X-axis negative direction in FIG. 6). The peak of the concentration distribution of recombination centers in the defect area 29 may be located below the well area 27. A part of the defect area 29 may be provided in the well area 27.
  • FIG. 7 is a cross-sectional view taken along line AA in FIG. 1 in the second embodiment.
  • boundary region 70 of the present example one or more mesa portions 16 from a predetermined position of boundary region 70 (that is, dummy trench portion 50 at the center in the Y-axis direction) to end portion 74 adjacent to IGBT region 60. Is the first mesa portion 16-1.
  • boundary region 70 of the present example one or more mesas from a predetermined position of boundary region 70 (that is, dummy trench portion 50 at the center in the Y-axis direction) to end portion 72 adjacent to FWD region 80
  • the portion 16 is a second mesa portion 16-2.
  • the boundary region 70 in the present example has six mesas 16.
  • three mesa portions 16 on the IGBT region 60 side are the first mesa portion 16-1, and three mesa portions 16 on the FWD region 80 side are the second mesa portion 16. -2
  • the point which concerns is different from 1st Embodiment.
  • the contact region 25 may introduce holes into the FWD region 80. Holes introduced into the FWD region 80 from the boundary region 70 may increase reverse recovery current during reverse recovery of the FWD region 80. This may increase reverse recovery loss in the FWD region 80.
  • the contact region 25 is not provided in the mesa portion 16 on the FWD region 80 side, reverse recovery loss can be reduced as compared to the case where the contact region 25 is provided in the same portion.
  • the three first mesa portions 16-1 are provided on the IGBT region 60 side, but the boundary region 70 includes two or more first mesa portions 16-1 each having the contact region 25. You may have. In this case, two or more mesas 16 on the IGBT region 60 side may be the first mesa 16-1 and the remaining mesas 16 on the FWD region 80 are the second mesa 16-2. You may Also in the second embodiment, the modes of FIGS. 5 and 6 may be applied.
  • FIG. 8 is a view showing the doping concentration distribution of P-type impurities in the contact region 25 of the boundary region 70 in the third embodiment.
  • the boundary region 70 is shown in the lower half and the doping concentration distribution of P-type impurities in the contact region 25 is shown in the upper half for the purpose of facilitating understanding.
  • the horizontal axis indicates the Y-axis direction
  • the vertical axis indicates the doping concentration of the P-type impurity.
  • the concentration distribution of the P-type impurity is continuously shown in the Y-axis direction in consideration of the viewability of FIG. However, since there is no P-type impurity implanted in contact region 25 in dummy trench portion 50, the concentration distribution in dummy trench portion 50 may be discontinuous.
  • the boundary region 70 of this example includes three first mesa portions 16-1 located on the IGBT region 60 side and three second mesas located on the FWD region 80 side. And a part 16-2.
  • the doping concentration of the P-type impurity in the contact region 25 of the first mesa portion 16-1 near the FWD region 80 is the doping concentration of the P-type impurity in the contact region 25 of the first mesa portion 16-1 near the IGBT region 60. It may be lower than that.
  • the P-type impurity concentration decreases linearly as it proceeds in the Y-axis positive direction (pattern 1).
  • the P-type impurity concentration decreases stepwise as it proceeds in the positive Y-axis direction (pattern 2).
  • the P-type impurity concentration decreases exponentially as it proceeds in the positive Y-axis direction (pattern 3).
  • the P-type impurity concentration can be adjusted by adjusting the thickness in the Z-axis direction of the resist mask used when ion-implanting the P-type impurity.
  • the concentration of P-type impurities in the contact region 25 on the FWD region 80 side is lower than that on the IGBT region 60 side, thereby further introducing holes introduced into the FWD region 80 compared to the second embodiment. It can be reduced. Thereby, the reverse recovery loss can be further reduced compared to the second embodiment. Also in the third embodiment, the modes of FIGS. 5 and 6 may be applied.
  • FIG. 9 is a cross-sectional view taken along line AA in FIG. 1 in the fourth embodiment.
  • All mesas 16 in the boundary region 70 may be the second mesa 16-2.
  • the mesa portion 16 in the IGBT region 60 and closest to the boundary region 70 may also be the second mesa portion 16-2.
  • the present example is different from the above-described embodiment in such a point.
  • the reverse recovery loss on the FWD region 80 side can be further reduced compared to the second embodiment.
  • the conduction loss in the FWD region 80 is further reduced compared to the first embodiment. can do.
  • the aspects of FIGS. 5 and 6 may be applied.
  • the mesa 16 that is the mesa 16 in the IGBT region 60 and is closest to the boundary region 70 is the second mesa 16-2
  • the mesa 16 in the IGBT region 60 is the boundary region 70 side.
  • the plurality of mesas may be used as the second mesa 16-2. That is, the emitter region 22 and the contact region 25 may be removed from the plurality of mesas on the side of the boundary region 70 which is the mesa 16 in the IGBT region 60.
  • FIG. 10 is a cross-sectional view along the line AA in FIG. 1 in the fifth embodiment.
  • the boundary region 70 in the present example has a first portion 76 adjacent to the IGBT region 60 and a second portion 78 adjacent to the FWD region 80 and a portion other than the first portion 76.
  • IGBT region 60 and first portion 76 of boundary region 70 have storage region 26.
  • the second portion 78 of the boundary area 70 and the FWD area 80 do not have the storage area 26.
  • the N + -type storage region 26 has a function of temporarily storing holes introduced from the collector region 32 to the front surface 12 side.
  • the carrier injection promoting effect (Injection Enhancement effect: IE effect) can be enhanced, so that the on voltage (V on ) in the IGBT region 60 can be reduced as compared with the case where the storage region 26 is not provided.
  • the storage region 26 is not provided in the second portion 78 of the boundary region 70, the holes introduced from the collector region 32 to the front surface 12 can be rapidly discharged to the emitter electrode 90. it can. Therefore, the number of holes stored in boundary region 70 can be reduced as compared to the case where storage region 26 is provided in the entire boundary region 70. Thereby, the number of holes introduced from boundary region 70 to FWD region 80 can be reduced, so that the reverse recovery loss in FWD region 80 can be reduced. Also in the fifth embodiment, the aspects of FIGS. 5 and 6 may be applied.
  • the first portion 76 may have one or more first mesa portions 16-1 and the second portion 78 may have one or more second mesa portions 16-2. In addition, the first portion 76 and the second portion 78 may also have the second mesa portion 16-2.
  • the storage area 26 of this example may be applied to the second to fourth embodiments.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半導体基板を有する半導体装置であって、半導体基板は、ダイオード領域と、トランジスタ領域と、ダイオード領域とトランジスタ領域との間に位置する境界領域とを備え、境界領域は、半導体基板のおもて面側の予め定められた深さ位置においてダイオード領域に隣接する端部からトランジスタ領域側に向かって延伸して設けられた欠陥領域を含み、且つ、境界領域の少なくとも一部は、半導体基板のおもて面に露出する第１導電型のエミッタ領域を有さず、トランジスタ領域は、隣接する２個のトレンチ部に挟まれるメサ部であって、エミッタ領域を有するメサ部のうち最も境界領域に近いメサ部の下方においては、欠陥領域を有さない、半導体装置を提供する。

Description

半導体装置
　本発明は、半導体装置に関する。
　１個の半導体基板にＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）部とＦＷＤ（Ｆｒｅｅ　Ｗｈｅｅｌｉｎｇ　Ｄｉｏｄｅ）部とを有するＲＣ‐ＩＧＢＴ（Ｒｅｖｅｒｓｅ　Ｃｏｎｄｕｃｔｉｎｇ‐ＩＧＢＴ）が知られている。従来、ＩＧＢＴ部とＦＷＤ部との間にＮ＋型エミッタ領域およびＰ＋型のコンタクト領域を設けない構造が知られている（例えば、特許文献１参照）。また、半導体基板のおもて面側に設けた欠陥領域を、ＩＧＢＴ領域とダイオード領域との境界からＩＧＢＴ領域側へ突出させることが知られている（例えば、特許文献２から４参照）。
［先行技術文献］
［特許文献］
　［特許文献１］　国際公開第２０１６／０８０２６９号
　［特許文献２］　特開２０１２－４３８９１号公報
　［特許文献３］　特開２０１７－４１６０１号公報
　［特許文献４］　国際公開第２０１７／０４７２８５号
解決しようとする課題
　ＲＣ‐ＩＧＢＴにおいては、ＦＷＤ領域の導通損失を低減することが望ましい。
一般的開示
　本発明の第１の態様においては、半導体装置を提供する。半導体装置は、半導体基板を有してよい。半導体基板は、ダイオード領域と、トランジスタ領域と、境界領域とを備えてよい。境界領域は、ダイオード領域とトランジスタ領域との間に位置してよい。境界領域は、欠陥領域を含んでよい。欠陥領域は、半導体基板のおもて面側の予め定められた深さ位置において設けられてよい。欠陥領域は、ダイオード領域に隣接する端部からトランジスタ領域側に向かって延伸して設けられてよい。境界領域の少なくとも一部は、エミッタ領域を有さなくてよい。エミッタ領域は、半導体基板のおもて面に露出する第１導電型の領域であってよい。欠陥領域は、半導体基板のおもて面側の予め定められた深さ位置に設けられてよい。欠陥領域は、ダイオード領域に隣接する端部からトランジスタ領域に隣接する端部まで設けられてよい。トランジスタ領域は、エミッタ領域を有するメサ部のうち最も境界領域に近いメサ部の下方においては、欠陥領域を有さなくてよい。メサ部は、隣接する２個のトレンチ部に挟まれる部分であってよい。
　境界領域における１個以上のメサ部であって、境界領域の予め定められた位置からトランジスタ領域に隣接する端部までにおける１個以上のメサ部は、第１のメサ部であってよい。第１のメサ部は、第２導電型のコンタクト領域と、コンタクト領域よりも低い第２導電型不純物のドーピング濃度を有するベース領域とを有してよい。
　境界領域における１個以上のメサ部であって、境界領域の予め定められた位置からダイオード領域に隣接する端部までにおける１個以上のメサ部は、第２のメサ部であってよい。第２のメサ部は、ベース領域を有し、且つ、コンタクト領域およびエミッタ領域を有しない、第２のメサ部であってよい。
　境界領域は２個以上の第１のメサ部を有してよい。２個以上の第１のメサ部において、ダイオード領域に近い第１のメサ部のコンタクト領域における第２導電型不純物のドーピング濃度は、トランジスタ領域に近い第１のメサ部のコンタクト領域における第２導電型不純物のドーピング濃度よりも低くてよい。
　境界領域における全てのメサ部は、第２のメサ部であってよい。第２のメサ部は、エミッタ領域および第２導電型のコンタクト領域を有さず、且つ、コンタクト領域よりも低い第２導電型不純物のドーピング濃度を有するベース領域を有してよい。
　トランジスタ領域におけるメサ部であって、境界領域に最も近いメサ部は、第２のメサ部であってよい。第２のメサ部は、エミッタ領域および第２導電型のコンタクト領域を有さず、且つ、コンタクト領域よりも低い第２導電型不純物のドーピング濃度を有するベース領域を有してよい。
　境界領域は、１以上のトレンチ部を有してよい。１以上のトレンチ部は、絶縁膜と、導電部とを含んでよい。絶縁膜は、トレンチに接して設けられてよい。導電部は、絶縁膜に接して設けられてよい。１以上のトレンチ部の各々の導電部は、半導体基板のおもて面上に設けられるエミッタ電極と電気的に接続してよい。
　ダイオード領域における全てのメサ部は、第２のメサ部であってよい。第２のメサ部は、半導体基板のおもて面に露出する第２導電型のコンタクト領域を有さず、且つ、コンタクト領域よりも低い第２導電型不純物のドーピング濃度を有するベース領域を有してよい。
　トランジスタ領域とダイオード領域との間の長さである境界領域の幅は、１０μｍ以上１００μｍ以下であってよい。
　境界領域は、４個以上１０個以下のメサ部を有してよい。
　トランジスタ領域と、トランジスタ領域に隣接する境界領域の第１部分とは、第１導電型の荷蓄領域を有してよい。荷蓄領域は、エミッタ領域の下に位置するベース領域とトレンチ部の底部との間に設けられてよい。境界領域の第１部分以外の第２部分は、荷蓄領域を有しなくてよい。
　なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置２００の上面図である。 第１実施形態における図１のＡ‐Ａ断面図である。 図１のＡ‐Ａ近傍の拡大上面図である。 欠陥領域２９の再結合中心の濃度分布を示す図である。 図１における領域Ｂの拡大図である。 図５におけるＣ‐Ｃ、Ｄ‐ＤおよびＥ‐Ｅ断面図である。 第２実施形態における図１のＡ‐Ａ断面図である。 第３実施形態における境界領域７０のコンタクト領域２５のＰ型不純物のドーピング濃度分布を示す図である。 第４実施形態における図１のＡ‐Ａ断面図である。 第５実施形態における図１のＡ‐Ａ断面図である。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　図１は、半導体装置２００の上面図である。本例の半導体装置２００は、半導体基板１０を有する。本例の半導体基板１０はシリコン基板であるが、他の例において、半導体基板１０は炭化シリコン基板であってもよい。本例の半導体装置２００は、１個の半導体基板１０において、活性領域１００と、パッド領域１１０と、エッジ終端領域１２０とを有する。本例のパッド領域１１０は、Ｘ軸方向において活性領域１００に接する。また、本例のエッジ終端領域１２０は、活性領域１００およびパッド領域１１０を囲んで設けられる。
　本明細書において、Ｘ軸方向とＹ軸方向とは互いに直交する方向であり、Ｚ軸方向はＸ‐Ｙ平面に垂直な方向である。Ｘ軸方向、Ｙ軸方向およびＺ軸方向は、いわゆる右手系を成す。本明細書においては、Ｚ軸方向と平行な方向を半導体基板１０の深さ方向と称する場合がある。本明細書において、「上」および「下」の用語は、重力方向における上下方向に限定されない。これらの用語は、予め定められた軸に対する相対的な方向を指すに過ぎない。
　本例の活性領域１００は、ＩＧＢＴ等のトランジスタを含むＩＧＢＴ領域６０と、ＦＷＤ等のダイオードを含むＦＷＤ領域８０とを有する。つまり、本例の半導体装置２００は、ＲＣ‐ＩＧＢＴ半導体装置である。ＩＧＢＴ領域６０はトランジスタ領域の一例であり、ＦＷＤ領域８０はダイオード領域の一例である。本例のＩＧＢＴ領域６０およびＦＷＤ領域８０は、それぞれＹ軸方向に比べてＸ軸方向に長いストライプ形状を有する。ＩＧＢＴ領域６０およびＦＷＤ領域８０は、Ｙ軸方向において交互に配置されてよい。本例においては、活性領域１００のＹ軸方向の両端部にはＩＧＢＴ領域６０が配置される。
　パッド領域１１０は、複数の電極パッド１１２を有してよい。複数の電極パッド１１２は、ゲートパッド、カソード電極パッドおよびアノード電極パッド等であってよい。ゲートパッドは、外部端子と接続してよい。外部端子は、ゲートパッドを介してＩＧＢＴ領域６０のゲート導電部にゲート信号を伝達してよい。カソード電極パッドおよびアノード電極パッドは、活性領域１００中に設けられた温度センスダイオードのカソードおよびアノードに各々接続されてよい。エッジ終端領域１２０は、半導体基板１０のおもて面側の電界集中を緩和する機能を有してよい。エッジ終端領域１２０は、ガードリング、フィールドプレートおよびリサーフのいずれか、または、これらを組み合わせた構造を有してよい。
　図２は、第１実施形態における図１のＡ‐Ａ断面図である。Ａ‐Ａ断面は、Ｙ‐Ｚ面と平行な断面である。Ａ‐Ａ断面は、ＩＧＢＴ領域６０におけるＰ＋型のコンタクト領域２５を通る。ただし、理解を容易にすることを目的として、図２においては、コンタクト領域２５中にＮ＋型のエミッタ領域２２の下端を破線にて示す。
　本例の半導体装置２００は、半導体基板１０、層間絶縁膜３６、エミッタ電極９０およびコレクタ電極３４を有する。エミッタ電極９０は、半導体基板１０のおもて面１２上および層間絶縁膜３６上に設けられる。層間絶縁膜３６は、二酸化シリコン（ＳｉＯ２）、ＢＰＳＧ（Ｂｏｒｏ‐Ｐｈｏｓｐｈｏ　Ｓｉｌｉｃａｔｅ　Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ　Ｓｉｌｉｃａｔｅ　Ｇｌａｓｓ）およびＢＳＧ　（Ｂｏｒｏｓｉｌｉｃａｔｅ　Ｇｌａｓｓ）のうち、一種類以上材料で形成されてよい。本例の層間絶縁膜３６は、二酸化シリコン層およびＢＰＳＧ層との積層である。
　エミッタ電極９０は、層間絶縁膜３６に設けられた開口部であるコンタクト部５８を通じて、ダミートレンチ部５０のダミー導電部５４と電気的に接続してよい。エミッタ電極９０の材料は、アルミニウム（Ａｌ）であってよく、アルミニウム（Ａｌ）‐シリコン（Ｓｉ）合金であってよく、アルミニウム（Ａｌ）‐ニッケル（Ｎｉ）合金であってもよい。なお、層間絶縁膜３６の開口部にタングステン（Ｗ）を含むプラグを設けてよく、ダミー導電部５４とエミッタ電極９０とはプラグを介して電気的に接続してよい。また、半導体基板１０のおもて面１２およびエミッタ電極９０も、同様にプラグを介して電気的に接続してよい。
　本例の半導体装置２００は、ゲート導電部４４に電気的に接続するゲート金属層を有する。ただし、図２においてはゲート金属層を省略し、簡易的に文字Ｇによりゲート金属層の存在を示す。ゲート金属層は、ゲートパッドからのゲート電位をゲート導電部４４に伝達してよい。また、本例のコレクタ電極３４は、半導体基板１０の裏面１４に接して設けられる。コレクタ電極３４の材料は、Ａｌ、Ａｌ‐Ｓｉ合金またはＡｌ‐Ｎｉ合金であってよい。
　半導体基板１０は、ゲートトレンチ部４０、ダミートレンチ部５０、Ｎ＋型のエミッタ領域２２、Ｐ＋型のコンタクト領域２５、Ｐ－型のベース領域２４、Ｎ＋型の蓄積領域２６、欠陥領域２９、Ｎ－型のドリフト領域２８、Ｎ＋型のバッファ領域３０、Ｐ＋型のコレクタ領域３２、および、Ｎ＋型のカソード領域８２を有する。本例において、Ｎ型は第１導電型の例であり、Ｐ型は第２導電型の例である。なお、他の例においては、Ｎ型が第２導電型であってよく、Ｐ型が第１導電型であってもよい。また、本例において、ＮまたはＰは、それぞれ電子または正孔が多数キャリアであることを意味する。また、ＮまたはＰに記載した＋または－について、＋はそれが記載されていないものよりもキャリア濃度が高く、－はそれが記載されていないものよりもキャリア濃度が低いことを意味する。
　本例のゲートトレンチ部４０は、ゲートトレンチ絶縁膜４２、ゲート導電部４４およびゲートトレンチ４６を有する。ゲートトレンチ絶縁膜４２は、ゲートトレンチ４６の内壁に接して設けられてよい。ゲートトレンチ絶縁膜４２は、ゲートトレンチ４６の内壁の半導体を酸化または窒化することにより形成してよい。本例のゲート導電部４４は、ゲートトレンチ絶縁膜４２に接してゲートトレンチ絶縁膜４２よりも内側に設けられる。ゲートトレンチ絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁してよい。ゲート導電部４４は、ポリシリコン等の導電材料で形成されてよい。本例のダミートレンチ部５０は、ダミートレンチ絶縁膜５２、ダミー導電部５４およびダミートレンチ５６を有する。ダミートレンチ絶縁膜５２およびダミー導電部５４は、ゲートトレンチ絶縁膜４２およびゲート導電部４４と同様の手法で形成されてよい。
　ゲートトレンチ部４０およびダミートレンチ部５０は、Ｙ軸方向において所定間隔だけ離間して設けられる。ゲートトレンチ部４０およびダミートレンチ部５０は、ベース領域２４および蓄積領域２６を貫通してドリフト領域２８に達してよい。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域２４のうちゲートトレンチ４６に接する界面近傍の領域にチャネルが形成される。
　本例において、トレンチ部の底部からおもて面１２までの領域であって、隣接する２個のトレンチ部に挟まれた半導体基板１０の領域をメサ部１６と称する。メサ部１６は、Ｙ軸方向においてダミートレンチ部５０およびゲートトレンチ部４０に挟まれてよく、Ｙ軸方向において２個のダミートレンチ部５０に挟まれてもよい。また、メサ部１６は、２個のゲートトレンチ部４０に挟まれてもよい。メサ部１６には、メサ部１６‐１、１６‐２および１６‐３が含まれる。各メサ部１６は、少なくとも蓄積領域２６およびベース領域２４を有してよい。
　本例においては、ベース領域２４を形成するべく、おもて面１２側にＰ型不純物をイオン注入する。その後、ベース領域２４よりも深い所定の範囲に蓄積領域２６を形成するべく、おもて面１２側にＮ型不純物をイオン注入する。本例において、ベース領域２４および蓄積領域２６は、ＩＧＢＴ領域６０、境界領域７０、および、ＦＷＤ領域８０の全体に設けられる。蓄積領域２６は、深さ方向においてベース領域２４とトレンチ部の底部との間に位置してよい。本例の蓄積領域２６は、ベース領域２４と、トレンチ部の底部よりも上に位置するドリフト領域２８との間に位置する。なお、本例においては、ゲートトレンチ部４０およびダミートレンチ部５０を総称してトレンチ部と称する場合がある。
　本例においては、その後、各々おもて面１２に露出するエミッタ領域２２およびコンタクト領域２５を形成するべく、おもて面１２側にＮ型およびＰ型不純物を選択的にイオン注入する。それゆえ、ベース領域２４は、エミッタ領域２２およびコンタクト領域２５の下に位置してよい。なお、ベース領域２４におけるＰ型不純物のドーピング濃度は、コンタクト領域２５におけるＰ型不純物のドーピング濃度より低くてよい。
　境界領域７０の少なくとも一部は、エミッタ領域２２を有さなくてよい。より具体的には、境界領域７０におけるメサ部１６のＦＷＤ領域８０側には、エミッタ領域２２は設けなくてよい。境界領域７０、とりわけ、ＦＷＤ領域８０に隣接する第１のメサ部１６－１にＮ＋型のエミッタ領域２２を設ける場合には、ＦＷＤ領域８０においてＺ軸正方向に流れる電子の一部が境界領域７０に引き抜かれ得る。境界領域７０への電子の引き抜きは、ＦＷＤ領域８０における導通損失となる。本例においては、境界領域７０にエミッタ領域２２を設けないので、境界領域７０にエミッタ領域２２を設ける場合に比べて、ＦＷＤ領域８０における導通損失を低減することができる。本例において、エミッタ領域２２およびコンタクト領域２５は、ＩＧＢＴ領域６０にのみ選択的に設けられる。つまり、本例の境界領域７０における全てのメサ部１６は、エミッタ領域２２を有さず、コンタクト領域２５を有する第１のメサ部１６‐１である。
　また、図２に示す本例のＦＷＤ領域８０における全てのメサ部１６は、エミッタ領域２２およびコンタクト領域２５を有さず、且つ、おもて面１２に露出するベース領域２４を有する第２のメサ部１６‐２である。これに対して、本例のＩＧＢＴ領域６０における全てのメサ部１６は、エミッタ領域２２およびコンタクト領域２５を有する第３のメサ部１６‐３である。
　本明細書において、ＩＧＢＴ領域６０は、Ｚ軸方向と平行に裏面１４からおもて面１２にコレクタ領域３２を投影した場合の仮想的な投影領域であって、Ｎ＋型のエミッタ領域２２およびＰ＋型のコンタクト領域２５の両方を含む所定の単位構成がＸ‐Ｙ平面において規則的に配置された領域を含む。また、本明細書において、ＩＧＢＴ領域６０は、ゲートトレンチ部４０を含む。本明細書において、ＩＧＢＴ領域６０のＹ軸方向の端部は、Ｙ軸方向において最もＦＷＤ領域８０の近くに設けられたゲートトレンチ部４０に隣接するダミートレンチ部５０のうちＦＷＤ領域８０側のダミートレンチ部５０に位置する。本例においては、ＩＧＢＴ領域６０のＹ軸方向の端部は、ダミートレンチ部５０のＹ軸方向中心である。
　本明細書において、ＦＷＤ領域８０は、Ｚ軸方向と平行に裏面１４からおもて面１２にカソード領域８２を投影した場合の仮想的な投影領域を含む。ＦＷＤ領域８０は、Ｙ軸方向において、Ｚ軸方向と平行に裏面１４からおもて面１２にカソード領域８２を投影した場合の仮想的な投影領域としてよい。また、本明細書のＦＷＤ領域８０は、ダミートレンチ部５０を含む。ＩＧＢＴ領域６０にゲートトレンチ部４０およびダミートレンチ部５０を設け、且つ、ＦＷＤ領域８０にダミートレンチ部５０を設けない場合、ゲートトレンチ４６およびダミートレンチ５６を形成するためのトレンチエッチング時に、境界領域７０におけるエッチングレートが、ＩＧＢＴ領域６０およびＦＷＤ領域８０と異なり得る。これに対して、本例では、ＦＷＤ領域８０にダミートレンチ部５０を設けることにより、ダミートレンチ部５０を設けない場合に比べて、トレンチ部の形状のばらつきを抑えることができる。これにより、ＩＧＢＴ領域６０、境界領域７０およびＦＷＤ領域８０において、トレンチ部の形状の均一性を確保することができるという点が有利である。なお、本例のＦＷＤ領域８０は、エミッタ領域２２もコンタクト領域２５も有しない。ただし、他の例において、ＦＷＤ領域８０は、Ｘ軸方向の端部においてコンタクト領域２５を有してもよい。本明細書において、ＦＷＤ領域８０のＹ軸方向の端部は、裏面１４近傍におけるＮ＋型のカソード領域８２とＰ＋型のコレクタ領域３２との境界に位置する。本例においては、カソード領域８２とＰ＋型のコレクタ領域３２との境界は、ＦＷＤ領域８０のＹ軸方向の端部に位置するダミートレンチ部５０のＹ軸方向中心でもある。
　本明細書において、境界領域７０は、ＩＧＢＴ領域６０とＦＷＤ領域８０との間の領域である。境界領域７０のＹ軸方向の一端はＩＧＢＴ領域６０に接してよく、境界領域７０のＹ軸方向の他端はＦＷＤ領域８０に接してよい。本例の境界領域７０において、半導体基板１０の裏面１４側は、コレクタ領域３２である。境界領域７０のＹ軸方向の幅Ｗ（即ち、ＦＷＤ領域８０に隣接する端部７２からＩＧＢＴ領域６０に隣接する端部７４までの長さ）は、１０μｍ以上１００μｍ以下であってよく、５０μｍ以上１００μｍ以下であってもよい。
　半導体基板１０の厚さは半導体装置２００の耐圧に応じて決めてよく、境界領域７０のＹ軸方向の幅は半導体基板１０の厚さに応じて定めてよい。具体的には、半導体装置２００の耐圧を高くするほど、境界領域７０のＹ軸方向の幅を大きくしてよい。また、境界領域７０のＹ軸方向の幅は、半導体基板１０中におけるキャリアの流れ方およびキャリアの量に応じて定めてもよい。具体的には、ＩＧＢＴ領域６０およびＦＷＤ領域８０間において、単位時間当たりにキャリアが流れる量が多いほど、境界領域７０のＹ軸方向の幅を大きくしてよい。また、半導体基板１０中におけるキャリアの量が多いほど、境界領域７０のＹ軸方向の幅を大きくしてもよい。
　境界領域７０は、４個以上１０個以下のメサ部１６を有してよい。１個のメサ部１６のＹ軸方向の幅は、約１０μｍであってよい。Ｙ軸方向において３個のトレンチ部を間に挟んだ４個のメサ部１６の長さが５０μｍであってよく、Ｙ軸方向において４個のトレンチ部を間に挟んだ５個のメサ部１６の長さが５０μｍであってもよい。また、Ｙ軸方向において７個のトレンチ部を間に挟んだ８個のメサ部１６の長さが１００μｍであってよく、Ｙ軸方向において９個のトレンチ部を間に挟んだ１０個のメサ部１６の長さが１００μｍであってもよい。
　本例においては、ＩＧＢＴ領域６０およびＦＷＤ領域８０とは異なる構造の境界領域７０を設けることにより、ＩＧＢＴ領域６０とＦＷＤ領域８０との間における電流の干渉を低減することができる。一例において、境界領域７０のＹ軸方向の幅が大きいほど、より効果的に電流の干渉を低減することができる。
　ただし、境界領域７０のＹ軸方向の幅が大きくなると、半導体基板１０においてＩＧＢＴ領域６０およびＦＷＤ領域８０として使用できる面積が減少する。この問題は、１個の半導体基板１０に複数のＩＧＢＴ領域６０と複数のＦＷＤ領域８０とが設けられる場合に特に顕著となる。そこで、ＩＧＢＴ領域６０およびＦＷＤ領域８０をＹ軸方向において交互に設ける本例では、境界領域７０におけるメサ部１６の数は１０個以下または１００μｍ以下とすることが望ましい。これにより、ＩＧＢＴ領域６０とＦＷＤ領域８０との間における電流の干渉を低減することを担保しつつ、境界領域７０によるＩＧＢＴ領域６０およびＦＷＤ領域８０の面積の減少を抑えることができる。
　境界領域７０は、１以上のダミートレンチ部５０を有してよい。本例の境界領域７０に設けられた全てのトレンチ部は、ダミートレンチ部５０である。ＩＧＢＴ領域６０にゲートトレンチ部４０およびダミートレンチ部５０を設け、且つ、境界領域７０にダミートレンチ部５０を設けない場合、トレンチエッチング時に、ＦＷＤ領域８０におけるエッチングレートが、ＩＧＢＴ領域６０および境界領域７０と異なり得る。これに対して、本例では、境界領域７０にトレンチ部を設けることにより、トレンチ部を設けない場合に比べて、トレンチ部の形状のばらつきを抑えることができる。れにより、ＩＧＢＴ領域６０、境界領域７０およびＦＷＤ領域８０において、トレンチ形状の均一性を確保することができるという点が有利である。
　欠陥領域２９は、境界領域７０およびＦＷＤ領域８０の全体に設けられてよい。欠陥領域２９は、おもて面１２と裏面１４との中心位置よりもおもて面１２側の半導体基板１０内に設けられてよい。欠陥領域２９は、ヘリウム（Ｈｅ）等の不純物を導入することにより半導体基板１０の内部に形成された点欠陥（空孔、複空孔およびダングリングボンド等）を有してよい。また、欠陥領域２９は、点欠陥を形成するために導入された不純物そのものを有してよい。欠陥領域２９は、半導体基板１０において点欠陥および不純物の少なくともいずれかによって形成された、キャリアの再結合中心を有してよい。
　欠陥領域２９は、ライフタイムキラー領域またはライフタイム制御領域とも呼ばれる。ＦＷＤ領域８０に欠陥領域２９を設けることにより、ＦＷＤ領域８０からＩＧＢＴ領域６０へ電子が抜けにくくなるので、ＦＷＤ領域８０における導通損失を低減することができる。また、欠陥領域２９を設けることにより、ＦＷＤ領域８０における逆回復時間を短くでき、逆回復電荷を減少することができ、逆回復ピーク電流を低減することもできる。
　ＩＧＢＴ領域６０は、エミッタ領域２２を有するメサ部１６‐３のうち最も境界領域７０に近いメサ部１６‐３の下方においては、欠陥領域２９を有さなくてよい。本例のＩＧＢＴ領域６０は、その全体において欠陥領域２９を有さない。欠陥領域２９は、例えば、ゲート構造を形成した後におもて面１２からヘリウム等を注入することにより形成する。ＩＧＢＴ領域６０をマスク材料により覆うことにより、ＩＧＢＴ領域６０には欠陥領域２９を形成せず、境界領域７０およびＦＷＤ領域８０にのみ欠陥領域２９を形成することができる。それゆえ、境界領域７０に最も近いＩＧＢＴ領域６０のメサ部１６の下方に欠陥領域２９を設けないことは、ＩＧＢＴ領域６０の全体に欠陥領域２９を設けないことを意味してよい。
　ＩＧＢＴ領域６０に欠陥領域２９を設ける場合には、ゲートトレンチ絶縁膜４２に損傷が生じて、ゲート閾値電圧（Ｖｔｈ）が設計値からずれる場合がある。本例においては、欠陥領域２９の形成範囲を最大で境界領域７０およびＦＷＤ領域８０にとどめ、ＩＧＢＴ領域６０には欠陥領域２９を形成しない。これにより、ＩＧＢＴ領域６０に欠陥領域２９を形成する場合に比べて、ゲート閾値電圧が設計値からずれることを抑制することができる。更に、本例の境界領域７０には、ゲートトレンチ部４０が設けられないので、欠陥領域２９を設けることによって、ゲートトレンチ絶縁膜４２に損傷が生じて、ゲート耐圧の長期信頼性に影響を及ぼす可能性を排除できる。
　バッファ領域３０は、Ｚ軸方向において、ドリフト領域２８とコレクタ領域３２およびカソード領域８２との間に位置してよい。バッファ領域３０は、半導体装置２００のターン・オフ時にベース領域２４の底部から裏面１４へ広がる空乏層がコレクタ領域３２に到達することを防ぐ機能を有してよい。バッファ領域３０は、深さ方向において、Ｎ型のドーピング濃度が離散的なピーク値を有するフィールドストップ（Ｆｉｅｌｄ　Ｓｔｏｐ）領域であってよい。
　図３は、図１のＡ‐Ａ近傍の拡大上面図である。なお、図３においては、理解を容易にするべく、層間絶縁膜３６およびエミッタ電極９０を省略する。ゲートトレンチ部４０およびダミートレンチ部５０は、Ｘ軸方向において延伸してよい。上述のように、本例のＩＧＢＴ領域６０は、メサ部１６‐３を有する。本例のメサ部１６‐３において、エミッタ領域２２およびコンタクト領域２５は、Ｘ軸方向において交互におもて面１２に露出する。
　また、本例の境界領域７０は、第１のメサ部１６‐１を有する。第１のメサ部１６‐１において、エミッタ領域２２は設けられないので、ベース領域２４およびコンタクト領域２５が、Ｘ軸方向において交互におもて面１２に露出する。本例のＦＷＤ領域８０は、メサ部１６‐２を有する。本例のメサ部１６‐２において、エミッタ領域２２およびコンタクト領域２５は設けられないので、ベース領域２４のみがおもて面１２に露出する。
　図４は、欠陥領域２９の再結合中心の濃度分布を示す図である。横軸は再結合中心の濃度（ｃｍ－３）を示し、縦軸は半導体基板１０の深さを示す。欠陥領域２９は、おもて面１２側の予め定められた深さ位置において再結合中心の濃度分布の極大（ピーク）を有してよい。再結合中心の濃度分布のピークは、点欠陥密度の濃度分布が極大となる位置であってよく、ヘリウム等の不純物の濃度分布が極大となる位置であってよい。また、再結合中心の濃度分布のピークは、点欠陥密度および不純物濃度を併せた濃度分布が極大となる位置であってもよい。また、欠陥領域２９の深さ方向の長さＬは、再結合中心のピーク濃度の半値全幅であってよい。
　図５は、図１における領域Ｂの拡大図である。領域Ｂは、活性領域１００とエッジ終端領域１２０との間に設けられたゲートランナー６５を含む。ゲートランナー６５は、ドーパントを含む導電性のポリシリコン層であってよい。ゲートランナー６５は、Ｘ‐Ｙ平面において、活性領域１００を囲むように設けられてよい。なお、図面の見易さを考慮して、図５においては、エミッタ電極９０と、後述するゲート金属層６６と、エミッタ電極９０およびゲート金属層６６上のパッシベーション膜を省略する。
　半導体基板１０は、ゲートランナー６５の下方において、おもて面１２から所定の深さ位置まで設けられたＰ＋型のウェル領域２７を有する。ウェル領域２７の底部は、ゲートトレンチ部４０よりも深くてよく、欠陥領域２９よりも浅くてよい。活性領域１００の端部に位置するゲートトレンチ部４０の一部をウェル領域２７中に設けても、ウェル領域２７中にはチャネルは形成されない。それゆえ、ウェル領域２７に位置するゲートトレンチ部４０は、ゲートトレンチ部４０として機能しなくてよい。なお、ゲートランナー６５と同様に、ウェル領域２７も活性領域１００を囲むように設けられてよい。
　領域Ｂは、各々Ｘ軸負方向の端部近傍に位置する、ＩＧＢＴ領域６０、境界領域７０およびＦＷＤ領域８０を含む。理解を容易にすることを目的として、領域Ｂにおいてはメサ部１６を省略するが、メサ部１６上に位置するコンタクト部５８は図示する。ただし、ＩＧＢＴ領域６０およびＦＷＤ領域８０において、複数のコンタクト部５８の図示を省略する。ＩＧＢＴ領域６０、境界領域７０およびＦＷＤ領域８０において、コンタクト部５８の形状は同じであってよい。本例のコンタクト部５８は、Ｘ軸方向の長辺とＹ軸方向の短辺とを有する矩形形状を有する。
　Ｎ＋型のカソード領域８２は、ＦＷＤ領域８０の一部に設けられてよい。図５においては、カソード領域８２が設けられる範囲に斜線を付して示す。カソード領域８２の外側（図５においては、Ｘ軸負方向）の端部は、コンタクト部５８の端部５９よりも内側（図５においては、Ｘ軸正方向）に設けられてよい。ＦＷＤ領域８０は、カソード領域８２とはことなるＸ‐Ｙ平面の範囲であって、カソード領域８２と同じ深さ範囲には、Ｐ＋型のコレクタ領域３２を含んでよい。ただし、本明細書においては、Ｘ軸方向においてカソード領域８２に接する部分も、ＦＷＤ領域８０と見なすものとする。
　欠陥領域２９は、境界領域７０の一部とＦＷＤ領域８０の一部とに各々設けられてよい。図５においては、欠陥領域２９のアウトラインを破線で示す。本例では、欠陥領域２９は、Ｙ軸方向において、境界領域７０とＦＷＤ領域８０との全体に設けられる。しかし、境界領域７０においては、欠陥領域２９は、半導体基板１０のおもて面側の予め定められた深さ位置においてＦＷＤ領域８０に隣接する端部からＩＧＢＴ領域６０側に向かって設けられるとよい。また、欠陥領域２９は、Ｘ軸方向において、ゲートランナー６５近傍には設けられなくてよい。Ｘ軸方向における欠陥領域２９の外側の端部は、コンタクト部５８の端部５９の内側、且つ、カソード領域８２のＸ軸方向の端部の外側に設けられてよい。
　図６は、図５におけるＣ‐Ｃ、Ｄ‐ＤおよびＥ‐Ｅ断面図である。Ｃ‐Ｃ断面はＩＧＢＴ領域６０のコンタクト部５８を通り、Ｄ‐Ｄ断面は境界領域７０のコンタクト部５８を通り、Ｅ‐Ｅ断面はＦＷＤ領域８０のコンタクト部５８を通る。
　ゲートランナー６５とおもて面１２との間には酸化膜等の絶縁膜３８が設けられてよい。これにより、ゲートランナー６５と半導体基板１０とは電気的に絶縁されてよい。ゲートランナー６５上に設けられた層間絶縁膜３６は、複数の開口部を有してよい。層間絶縁膜３６は、ゲート金属層６６とゲートランナー６５との接続を提供する開口部であるコンタクト部６８と、エミッタ電極９０とおもて面１２との接続を提供する開口部であるコンタクト部５８とを含む。コンタクト部５８の外側の端部５９は、ウェル領域２７の内側の端部から所定長さだけ離間してよい。
　ゲート金属層６６は、Ｙ軸方向に延伸してよい。ゲート金属層６６は、Ｘ軸方向に幅を有してよい。ゲート金属層６６は、層間絶縁膜３６に設けられたコンタクト部６８を介してゲートランナー６５に電気的に接続してよい。ゲートランナー６５も、Ｙ軸方向に延伸してよい。ゲートランナー６５も、Ｘ軸方向に幅を有してよい。なお、図６においては、ゲートランナー６５およびゲート金属層６６におけるＸ軸方向の幅を示す。ゲートランナー６５は、ウェル領域２７上においてゲートトレンチ部４０と重なってよい。ゲートランナー６５は、ゲートトレンチ部４０との重なり位置において、ゲート導電部４４と電気的に接続してよい。なお、図６においては、ゲート金属層６６とゲート導電部４４との接続は図示されていない。ゲート金属層６６とエミッタ電極９０とは、層間絶縁膜３６上において互いに所定距離だけ離間して設けられており、互いに電気的に分離されている。
　Ｃ‐Ｃ断面に示す様に、ＩＧＢＴ領域６０は、Ｐ＋型のコレクタ領域３２を有する。ゲート金属層６６を介してゲート導電部４４にオン電圧（Ｖｏｎ）に対応するゲート信号が印加されると、コレクタ電極３４からエミッタ電極９０へオン電流（Ｉｏｎ）が流れる。
　Ｅ‐Ｅ断面に示す様に、ＦＷＤ領域８０は、Ｎ＋型のカソード領域８２に加えてＰ＋型のコレクタ領域３２を有する。本例においては、ウェル領域２７のＸ軸正方向の端部から、コレクタ領域３２とカソード領域８２との境界７５までが長さＬ１である。
　本例のＦＷＤ領域８０のダイオード（ＦＷＤ）は、ＩＧＢＴ領域６０のトランジスタ（ＩＧＢＴ）に対して逆並列に接続されている。ダイオードのアノードとトランジスタのエミッタは共にエミッタ電極９０に電気的に接続し、且つ、ダイオードのカソードとトランジスタのコレクタは共にコレクタ電極３４に電気的に接続する。
　ゲート導電部４４にオン電圧が印加されている（即ち、トランジスタがオン状態である）間は、ＦＷＤ領域８０に電流は流れない。しかし、ゲート導電部４４にオン電圧未満の電圧が印加されている（即ち、トランジスタがオフ状態である）間、ＦＷＤ領域８０に電流が流れてよい。例えば、トランジスタがオフ状態の場合に、ダイオードにはエミッタ電極９０からコレクタ電極３４へ還流電流が流れる。その後、コレクタ電極３４からエミッタ電極９０へ逆回復電流が流れる（即ち、還流電流の流れる向きは逆になる）。さらにその後、還流電流はゼロに漸近するよう減少する。
　ウェル領域２７には、ＩＧＢＴ領域６０のオン電流（Ｉｏｎ）等に起因して、キャリア（本例では正孔）が蓄積され得る。ウェル領域２７に蓄積された正孔は、逆回復電流が流れるときに、ウェル領域２７からメサ部１６‐２上のコンタクト部５８へ流れる。特に、コンタクト部５８の端部５９においては、正孔が集中するので、電界集中が生じやすい。理解を容易にすることを目的として、Ｅ‐Ｅ断面においては、コンタクト部５８において最も電界集中を受けやすい部分を領域Ｆとして示す。
　ウェル領域２７のＸ軸正方向の端部からコンタクト部５８の端部５９までの長さＬ２は、ゼロよりも大きくてよい。例えば、長さＬ２は、長さＬ１の４０％以上６０％以下である。また、例えば、長さＬ２は、１０μｍ以上２０μｍ以下である。ウェル領域２７と端部５９との距離を十分に設けることにより、長さＬ２＝０の場合に比べて、逆回復時においてウェル領域２７からコンタクト部５８への過剰なキャリア注入を抑えることができる。それゆえ、領域Ｆにおける電界集中を低減することができ、半導体装置２００の破壊耐量を向上させることができる。
　ただし、コンタクト部５８の端部５９が境界７５よりも内側に位置する（即ち、Ｌ１＜Ｌ２となる）場合、カソード領域８２のＸ軸方向の長さがコンタクト部５８のＸ軸方向の長さよりも小さくなるので、ウェル領域２７に蓄積された正孔がカソード領域８２に流れやすくなり、ＦＷＤ領域８０において導通損失が増加し得る。それゆえ、端部５９は、境界７５よりも外側に位置する（即ち、Ｌ２＜Ｌ１となる）ことが好ましい。これにより、ＦＷＤ領域８０における導通損失を低減することができる。
　Ｄ‐Ｄ断面に示す様に、境界領域７０は、カソード領域８２を有さず、ＩＧＢＴ領域６０と同様にＰ＋型のコレクタ領域３２を有する。ただし、境界領域７０はＦＷＤ領域８０に接しているので、ＦＷＤ領域８０に逆回復電流が流れるときに、ＦＷＤ領域８０に近いコンタクト部５８ほど正孔が集中しやすい。加えて、ＦＷＤ領域８０に逆回復電流が流れるときに、ウェル領域２７に近いほど、正孔が集中しやすい（例えば、コンタクト部５８の領域Ｆ）。
　本例においては、境界領域７０においても、ウェル領域２７のＸ軸正方向の端部からコンタクト部５８の端部５９までが長さＬ２である。それゆえ、境界領域７０においても、ウェル領域２７からの過剰なキャリア注入を抑えることができる。加えて、領域Ｆにおける電界集中を低減することができるので、逆回復動作時における半導体装置２００の破壊耐量を向上させることができる。
　本例において、半導体基板１０のおもて面１２から裏面１４までの長さをＬ３とする。即ち、半導体基板１０の厚さは、長さＬ３である。ウェル領域２７およびコンタクト部５８間の長さＬ２は、長さＬ３より小さくてよく（Ｌ２＜Ｌ３）、長さＬ３の半分より小さくてもよい（Ｌ２＜（Ｌ３／２））。これにより、ＦＷＤ領域８０における導通損失を低減しつつ、逆回復破壊が生じるリスクを低減することができる。なお、他の例において、長さＬ２は長さＬ１より大きくてもよい（Ｌ１＜Ｌ２）。一例において、長さＬ２は５０μｍであり、長さＬ１は１０μｍである。なお、長さＬ１は、ウェル領域２７の深さより深くてよい。Ｌ１＜Ｌ２とする場合、導通損失が増えるものの、逆回復動作時における破壊耐量をさらに向上させることができる。
　本例のＣ‐Ｃ、Ｄ‐ＤおよびＥ‐Ｅ断面において、コンタクト部５８の端部５９のＸ軸方向の位置は同じである。ただし、他の例において、ＦＷＤ領域８０の端部５９のＸ軸方向の位置は、ＩＧＢＴ領域６０の端部５９のＸ軸方向の位置よりも内側（図６においては、Ｘ軸正方向）に設けられてよい。また、境界領域７０およびＦＷＤ領域８０の端部５９のＸ軸方向の位置が、ＩＧＢＴ領域６０の端部５９のＸ軸方向の位置よりも内側に設けられてもよい。これにより、逆回復動作時における半導体装置２００の破壊耐量をさらに向上させることができる。
　欠陥領域２９は、Ｘ軸方向に延在するが、半導体基板１０の端部まで達せずにウェル領域２７の下方において終端してよい。欠陥領域２９を半導体基板１０の端部まで延在させないことで、欠陥領域２９を半導体基板１０の端部まで延在させる場合に比べて、漏れ電流を抑制し、半導体装置の信頼性を向上させることができる。ただし、欠陥領域２９は、半導体基板１０の端部に達しなければ、ウェル領域２７のＸ軸負方向の端部よりも外側（図６においては、Ｘ軸負方向）に位置してよい。欠陥領域２９における再結合中心の濃度分布のピークは、ウェル領域２７の下に位置してよい。欠陥領域２９の一部は、ウェル領域２７に設けられてもよい。
　図７は、第２実施形態における図１のＡ‐Ａ断面図である。本例の境界領域７０においては、境界領域７０の予め定められた位置（即ち、Ｙ軸方向中央のダミートレンチ部５０）からＩＧＢＴ領域６０に隣接する端部７４までにおける１個以上のメサ部１６が、第１のメサ部１６‐１である。また、本例の境界領域７０においては、境界領域７０の予め定められた位置（即ち、Ｙ軸方向中央のダミートレンチ部５０）からＦＷＤ領域８０に隣接する端部７２までにおける１個以上のメサ部１６が、第２のメサ部１６‐２である。本例の境界領域７０は、６個のメサ部１６を有する。６個のメサ部１６の内、ＩＧＢＴ領域６０側の３個のメサ部１６が第１のメサ部１６‐１であり、ＦＷＤ領域８０側の３個のメサ部１６が第２のメサ部１６‐２である。係る点が、第１実施形態と異なる。
　境界領域７０、とりわけ、ＦＷＤ領域８０に隣接する第１のメサ部１６‐１にＰ＋型のコンタクト領域２５を設ける場合、コンタクト領域２５はＦＷＤ領域８０に正孔を導入し得る。境界領域７０からＦＷＤ領域８０に導入された正孔は、ＦＷＤ領域８０の逆回復時に逆回復電流を増加させ得る。これにより、ＦＷＤ領域８０において逆回復損失が増加し得る。これに対して、本例においては、ＦＷＤ領域８０側のメサ部１６にコンタクト領域２５を設けないので、同部分にコンタクト領域２５を設ける場合に比べて、逆回復損失を低減することができる。なお、本例においては、ＩＧＢＴ領域６０側に３個の第１のメサ部１６‐１を設けたが、境界領域７０は、コンタクト領域２５を有する第１のメサ部１６‐１を２個以上有してよい。この場合、ＩＧＢＴ領域６０側における２個以上のメサ部１６が第１のメサ部１６‐１であってよく、ＦＷＤ領域８０側における残りのメサ部１６が第２のメサ部１６‐２であってよい。なお、第２実施形態においても、図５および図６の態様を適用してよい。
　図８は、第３実施形態における境界領域７０のコンタクト領域２５のＰ型不純物のドーピング濃度分布を示す図である。理解を容易にすることを目的として、下半分に境界領域７０を示し、上半分にコンタクト領域２５のＰ型不純物のドーピング濃度分布を示す。コンタクト領域２５のドーピング濃度分布において、横軸はＹ軸方向を示し、縦軸はＰ型不純物のドーピング濃度を示す。なお、図８の見易さを考慮して、Ｐ型不純物の濃度分布をＹ軸方向において連続的に示す。但し、ダミートレンチ部５０においてはコンタクト領域２５に注入されたＰ型不純物が存在しないので、ダミートレンチ部５０において濃度分布は不連続であってよい。
　本例の境界領域７０は、第２実施形態と同様に、ＩＧＢＴ領域６０側に位置する３個の第１のメサ部１６‐１と、ＦＷＤ領域８０側に位置する３個の第２のメサ部１６‐２とを有する。ＦＷＤ領域８０に近い第１のメサ部１６‐１のコンタクト領域２５におけるＰ型不純物のドーピング濃度は、ＩＧＢＴ領域６０に近い第１のメサ部１６‐１のコンタクト領域２５におけるＰ型不純物のドーピング濃度よりも低くてよい。
　例えば、ＩＧＢＴ領域６０側に位置する３個の第１のメサ部１６‐１において、Ｐ型不純物濃度は、Ｙ軸正方向に進むにつれて直線的に減少する（パターン１）。また、他の例においては、Ｐ型不純物濃度は、Ｙ軸正方向に進むにつれて段階的に減少する（パターン２）。さらに、他の例においては、Ｐ型不純物濃度は、Ｙ軸正方向に進むにつれて指数関数的に減少する（パターン３）。いずれの例においても、Ｐ型不純物をイオン注入するときに使用するレジストマスクＺ軸方向の厚さを調整することにより、Ｐ型不純物濃度を調整することができる。
　本例においては、ＩＧＢＴ領域６０側に比べてＦＷＤ領域８０側におけるコンタクト領域２５のＰ型不純物の濃度を低くすることにより、第２実施形態に比べてＦＷＤ領域８０に導入される正孔をさらに低減することができる。これにより、第２実施形態に比べて、逆回復損失をさらに低減することができる。なお、第３実施形態においても、図５および図６の態様を適用してよい。
　図９は、第４実施形態における図１のＡ‐Ａ断面図である。境界領域７０における全てのメサ部１６は、第２のメサ部１６‐２であってよい。また、ＩＧＢＴ領域６０におけるメサ部１６であって、境界領域７０に最も近いメサ部１６も、第２のメサ部１６‐２であってよい。本例は係る点が、上述の実施形態と異なる。本例においては、第２実施形態に比べて、ＦＷＤ領域８０側における逆回復損失をさらに低減することができる。また、境界領域７０に加えて、ＩＧＢＴ領域６０の最も境界領域７０に近いメサ部１６においても電子の引き抜きが行われないので、第１実施形態に比べて、ＦＷＤ領域８０における導通損失をさらに低減することができる。なお、第４実施形態においても、図５および図６の態様を適用してよい。
　本例では、ＩＧＢＴ領域６０におけるメサ部１６であって境界領域７０に最も近いメサ部１６を第２のメサ部１６‐２としたが、ＩＧＢＴ領域６０におけるメサ部１６であって境界領域７０側の複数のメサ部を第２のメサ部１６‐２としてもよい。すなわち、ＩＧＢＴ領域６０におけるメサ部１６であって境界領域７０側の複数のメサ部から、エミッタ領域２２およびコンタクト領域２５を抜いてもよい。
　図１０は、第５実施形態における図１のＡ‐Ａ断面図である。本例は、蓄積領域２６の配置が上述の実施形態と異なる。本例の境界領域７０は、ＩＧＢＴ領域６０に隣接する第１部分７６と、ＦＷＤ領域８０に隣接する部分であって、第１部分７６以外の部分である第２部分７８とを有する。本例において、ＩＧＢＴ領域６０と境界領域７０の第１部分７６とは、蓄積領域２６を有する。ただし、境界領域７０の第２部分７８とＦＷＤ領域８０とは、蓄積領域２６を有しない。
　ＩＧＢＴ領域６０において、Ｎ＋型の蓄積領域２６は、コレクタ領域３２からおもて面１２側へ導入された正孔を一時的に蓄積する機能を有する。これにより、キャリア注入促進効果（Ｉｎｊｅｃｔｉｏｎ　Ｅｎｈａｎｃｅｍｅｎｔ効果：ＩＥ効果）を高めることができるので、蓄積領域２６を設けない場合に比べて、ＩＧＢＴ領域６０におけるオン電圧（Ｖｏｎ）を低減することができる。
　本例においては、境界領域７０の第２部分７８には蓄積領域２６を設けないので、コレクタ領域３２からおもて面１２側へ導入された正孔を速やかにエミッタ電極９０へ排出することができる。それゆえ、境界領域７０全体に蓄積領域２６を設ける場合に比べて、境界領域７０において蓄積される正孔の数を低減することができる。これにより、境界領域７０からＦＷＤ領域８０へ導入される正孔の数を低減することができるので、ＦＷＤ領域８０における逆回復損失を低減することができる。第５実施形態においても、図５および図６の態様を適用してよい。
　なお、第１部分７６は１個以上の第１のメサ部１６‐１を有してよく、第２部分７８は１個以上の第２のメサ部１６‐２を有してもよい。また、第１部分７６および第２部分７８も、第２のメサ部１６‐２を有してもよい。このように、本例の蓄積領域２６を第２実施形態から第４実施形態に適用してもよい。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順序で実施することが必須であることを意味するものではない。
　１０・・半導体基板、１２・・おもて面、１４・・裏面、１６・・メサ部、２２・・エミッタ領域、２４・・ベース領域、２５・・コンタクト領域、２６・・蓄積領域、２７・・ウェル領域、２８・・ドリフト領域、２９・・欠陥領域、３０・・バッファ領域、３２・・コレクタ領域、３４・・コレクタ電極、３６・・層間絶縁膜、３８・・絶縁膜、４０・・ゲートトレンチ部、４２・・ゲートトレンチ絶縁膜、４４・・ゲート導電部、４６・・ゲートトレンチ、５０・・ダミートレンチ部、５２・・ダミートレンチ絶縁膜、５４・・ダミー導電部、５６・・ダミートレンチ、５８・・コンタクト部、５９・・端部、６０・・ＩＧＢＴ領域、６５・・ゲートランナー、６６・・ゲート金属層、６８・・コンタクト部、７０・・境界領域、７２・・端部、７４・・端部、７５・・境界、７６・・第１部分、７８・・第２部分、８０・・ＦＷＤ領域、８２・・カソード領域、９０・・エミッタ電極、１００・・活性領域、１１０・・パッド領域、１１２・・電極パッド、１２０・・エッジ終端領域、２００・・半導体装置

Claims (11)

  1. 　半導体基板を有する半導体装置であって、
    　前記半導体基板は、
    　ダイオード領域と、
    　トランジスタ領域と、
    　前記ダイオード領域と前記トランジスタ領域との間に位置する境界領域と
    を備え、
    　前記境界領域は、前記半導体基板のおもて面側の予め定められた深さ位置において前記ダイオード領域に隣接する端部から前記トランジスタ領域側に向かって延伸して設けられた欠陥領域を含み、且つ、
    　前記境界領域の少なくとも一部は、前記半導体基板のおもて面に露出する第１導電型のエミッタ領域を有さず、
    　前記トランジスタ領域は、隣接する２個のトレンチ部に挟まれるメサ部であって、前記エミッタ領域を有する前記メサ部のうち最も前記境界領域に近い前記メサ部の下方においては、前記欠陥領域を有さない
    半導体装置。
  2. 　前記境界領域における１個以上のメサ部であって、前記境界領域の予め定められた位置から前記トランジスタ領域に隣接する端部までにおける前記１個以上のメサ部は、第２導電型のコンタクト領域と、前記コンタクト領域よりも低い第２導電型不純物のドーピング濃度を有するベース領域とを有する、第１のメサ部である
    　請求項１に記載の半導体装置。
  3. 　前記境界領域における１個以上の前記メサ部であって、前記境界領域の予め定められた位置から前記ダイオード領域に隣接する端部までにおける１個以上の前記メサ部は、前記ベース領域を有し、且つ、前記コンタクト領域および前記エミッタ領域を有しない、第２のメサ部である
    　請求項２に記載の半導体装置。
  4. 　前記境界領域は２個以上の第１のメサ部を有し、
    　前記２個以上の第１のメサ部において、前記ダイオード領域に近い前記第１のメサ部の前記コンタクト領域における第２導電型不純物のドーピング濃度は、前記トランジスタ領域に近い前記第１のメサ部の前記コンタクト領域における第２導電型不純物のドーピング濃度よりも低い
    　請求項２または３に記載の半導体装置。
  5. 　前記境界領域における全ての前記メサ部は、前記エミッタ領域および第２導電型のコンタクト領域を有さず、且つ、前記コンタクト領域よりも低い第２導電型不純物のドーピング濃度を有するベース領域を有する、第２のメサ部である
    　請求項１に記載の半導体装置。
  6. 　前記トランジスタ領域における前記メサ部であって、前記境界領域に最も近い前記メサ部は、前記エミッタ領域および第２導電型のコンタクト領域を有さず、且つ、前記コンタクト領域よりも低い第２導電型不純物のドーピング濃度を有するベース領域を有する、第２のメサ部である
    　請求項１または５に記載の半導体装置。
  7. 　前記境界領域は、トレンチに接して設けられた絶縁膜と、前記絶縁膜に接して設けられた導電部とを含む１以上のトレンチ部を有し、
    　前記１以上のトレンチ部の各々の前記導電部は、前記半導体基板のおもて面上に設けられるエミッタ電極と電気的に接続する
    　請求項１から６のいずれか一項に記載の半導体装置。
  8. 　前記ダイオード領域における全ての前記メサ部は、前記半導体基板のおもて面に露出する第２導電型のコンタクト領域を有さず、且つ、前記コンタクト領域よりも低い第２導電型不純物のドーピング濃度を有するベース領域を有する第２のメサ部である
    　請求項１から７のいずれか一項に記載の半導体装置。
  9. 　前記トランジスタ領域と前記ダイオード領域との間の長さである前記境界領域の幅は、１０μｍ以上１００μｍ以下である
    　請求項１から８のいずれか一項に記載の半導体装置。
  10. 　前記境界領域は、４個以上１０個以下の前記メサ部を有する
    　請求項１から９のいずれか一項に記載の半導体装置。
  11. 　前記トランジスタ領域と、前記トランジスタ領域に隣接する前記境界領域の第１部分とは、前記エミッタ領域の下に位置するベース領域と前記トレンチ部の底部との間に設けられた第１導電型の荷蓄領域を有し、
    　前記境界領域の前記第１部分以外の第２部分は、前記荷蓄領域を有しない
    　請求項１から１０のいずれか一項に記載の半導体装置。
PCT/JP2018/039551 2017-12-06 2018-10-24 半導体装置 WO2019111572A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201880035669.0A CN110785852B (zh) 2017-12-06 2018-10-24 半导体装置
JP2019558062A JP6881599B2 (ja) 2017-12-06 2018-10-24 半導体装置
US16/699,126 US11139291B2 (en) 2017-12-06 2019-11-29 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-234712 2017-12-06
JP2017234712 2017-12-06

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/699,126 Continuation US11139291B2 (en) 2017-12-06 2019-11-29 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2019111572A1 true WO2019111572A1 (ja) 2019-06-13

Family

ID=66751449

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/039551 WO2019111572A1 (ja) 2017-12-06 2018-10-24 半導体装置

Country Status (4)

Country Link
US (1) US11139291B2 (ja)
JP (1) JP6881599B2 (ja)
CN (1) CN110785852B (ja)
WO (1) WO2019111572A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021251011A1 (ja) * 2020-06-09 2021-12-16
WO2022264697A1 (ja) * 2021-06-18 2022-12-22 富士電機株式会社 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015000206T5 (de) 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6969662B2 (ja) * 2018-02-14 2021-11-24 富士電機株式会社 半導体装置
JP7024626B2 (ja) * 2018-06-27 2022-02-24 三菱電機株式会社 半導体装置、半導体装置の製造方法
JP6996461B2 (ja) * 2018-09-11 2022-01-17 株式会社デンソー 半導体装置
DE112018008221T5 (de) * 2018-12-19 2021-09-02 Mitsubishi Electric Corporation Halbleitervorrichtung
DE102020120680A1 (de) * 2020-08-05 2022-02-10 Infineon Technologies Austria Ag Eine vielzahl von gräben enthaltende diode
DE102020124901A1 (de) * 2020-09-24 2022-03-24 Infineon Technologies Ag RC-IGBT, Verfahren zum Produzieren eines RC-IGBT und Verfahren zum Steuern eines Halbbrückenschaltkreises

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017155122A1 (ja) * 2016-03-10 2017-09-14 富士電機株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5083468B2 (ja) * 2010-04-02 2012-11-28 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
JP5605073B2 (ja) 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
JP6119593B2 (ja) 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
WO2016080269A1 (ja) 2014-11-17 2016-05-26 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016098199A1 (ja) 2014-12-17 2016-06-23 三菱電機株式会社 半導体装置
JP6384425B2 (ja) 2015-08-21 2018-09-05 株式会社デンソー 半導体装置
WO2017047285A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6281548B2 (ja) * 2015-09-17 2018-02-21 トヨタ自動車株式会社 半導体装置
JP6885101B2 (ja) * 2016-03-11 2021-06-09 富士電機株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017155122A1 (ja) * 2016-03-10 2017-09-14 富士電機株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021251011A1 (ja) * 2020-06-09 2021-12-16
WO2021251011A1 (ja) * 2020-06-09 2021-12-16 富士電機株式会社 半導体装置
JP7384287B2 (ja) 2020-06-09 2023-11-21 富士電機株式会社 半導体装置
WO2022264697A1 (ja) * 2021-06-18 2022-12-22 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP6881599B2 (ja) 2021-06-02
US20200098747A1 (en) 2020-03-26
CN110785852B (zh) 2023-10-24
US11139291B2 (en) 2021-10-05
JPWO2019111572A1 (ja) 2020-04-02
CN110785852A (zh) 2020-02-11

Similar Documents

Publication Publication Date Title
WO2019111572A1 (ja) 半導体装置
JP5787853B2 (ja) 電力用半導体装置
US8716746B2 (en) Semiconductor device
JP2019021931A (ja) 逆導通型絶縁ゲートバイポーラトランジスタの製造方法および逆導通型絶縁ゲートバイポーラトランジスタ
WO2019097836A1 (ja) 半導体装置
WO2018052098A1 (ja) 半導体装置およびその製造方法
JPWO2017155122A1 (ja) 半導体装置
JP6784337B2 (ja) 半導体装置
JPWO2018052099A1 (ja) Ｒｃ−ｉｇｂｔおよびその製造方法
JP7077648B2 (ja) 半導体装置
JP2009289904A (ja) 半導体装置
JP2012043890A (ja) 半導体装置
US9111990B1 (en) Semiconductor device
US11107910B2 (en) Semiconductor device
JP7020570B2 (ja) 半導体装置およびその製造方法
WO2018147466A1 (ja) 半導体装置
JPWO2019159391A1 (ja) 半導体装置
WO2019013286A1 (ja) 半導体装置
CN110914996A (zh) 半导体器件
JP6733829B2 (ja) 半導体装置
JP7327672B2 (ja) 半導体装置
WO2023127255A1 (ja) 半導体装置
JP5672821B2 (ja) 絶縁ゲート型半導体装置
JP7396513B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18885699

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019558062

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18885699

Country of ref document: EP

Kind code of ref document: A1