JP2005101255A - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置 Download PDFInfo
- Publication number
- JP2005101255A JP2005101255A JP2003332819A JP2003332819A JP2005101255A JP 2005101255 A JP2005101255 A JP 2005101255A JP 2003332819 A JP2003332819 A JP 2003332819A JP 2003332819 A JP2003332819 A JP 2003332819A JP 2005101255 A JP2005101255 A JP 2005101255A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- layer
- type
- nisi
- carbide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 高抵抗炭化珪素層102と、低抵抗の第1導電型の第1の炭化珪素層105a、105b、105cと、この層に隣接して設けられたトレンチ104a、104bと、トレンチ底面に設けられた第2導電型の第1の炭化珪素領域106a、106bと、トレンチ側面に設けられた絶縁層パターン115と、低抵抗の第2の炭化珪素層101と、Ni2Si及びNiSiを主成分とする層116bを有するソース電極109a、109b、109cと、Ni2Si及びNiSiを主成分とする層116aを有するゲート電極107a、107bと、ドレイン電極108とを具備することを特徴とする高耐圧半導体装置。
【選択図】 図1
Description
上記課題を解決するために、本発明は以下の構成を採用している。
設けられ前記高抵抗炭化珪素層よりも低抵抗の第2の炭化珪素層と、前記第1の炭化珪素層上に設けられたNi2Si及びNiSiを主成分とする層を有するソース電極と、前記第1の炭化珪素領域上に設けられたNi2Si及びNiSiを主成分とする層を有するゲート電極と、前記第2の炭化珪素層に設けられたドレイン電極とを具備することを特徴とする。
それぞれ有する第2のソース電極及びドレイン電極と、を備えた第2のトランジスタと、を具備することを特徴とする。
本発明によれば、Ni2Si及びNiSiを主成分とする電極が、トレンチ型静電誘導トランジスタやトレンチ型静電誘導サイリスタ等においてはソース電極及びゲート電極として、またトレンチ型バイポーラトランジスタにおいてはエミッタ電極及びベース電極として各々用いられている。そのため各電極の接触抵抗をP、N型電極のいずれにおいても十分に低減することができ、トレンチゲート等を用いた充放電を円滑且つ高速に行うことができる。従って、上記した各素子において、SiCの物性を活用して超低オン抵抗の優れた性能を得るとともに、スイッチング損失を大幅に引き下げ、スイッチング特性を向上させることが可能となる。
いても十分に低減することができ、各電極を通じた充放電を円滑且つ高速に行うことができるので、SiCの物性を活用して超低オン抵抗の優れた性能を得るとともに、スイッチング損失を大幅に引き下げ、スイッチング特性を向上させることが可能となる。
図1は、本発明の第1の実施形態に係わるトレンチゲート型の静電誘導トランジスタ(以下SITと略す。)の構成を示す断面図である。図2乃至図4は、図1に示す素子の製造方法を示す工程断面図である。本実施形態においては、第1導電型としてN型を、また第2導電型としてP型を用いた。
5a、105b、105cにパターニングされる。ここで例えば、トレンチ間のメサの幅は2μmであり、またトレンチの幅は0.6μmとした。
和に対するNiSiの割合は10重量%から3重量%へと減少していく。
を低減するためにN型不純物の過度なドーピングを行うことは、SiCの結晶格子欠陥を誘発するので、避ける必要がある。
電圧600V印加時のリーク電流は1×10-6A/cm2、またオン抵抗は3mΩcm2となった。また、電源電圧300V、主電流密度150A/cm2の条件においてターンオフ時間は10ナノ秒となり非常に高速なスイッチング動作を得ることができた。その結果、インバータ回路において電力損失の約半分を占めるスイッチング損失を大幅に削減し、スイッチング特性を顕著に向上させることができる。
図5は、本発明の第2の実施形態に係わるトレンチベース型のバイポーラトランジスタ(以下BJTと略す。)の構成を示す断面図である。本実施形態において、第1導電型としてN型を、また第2導電型としてP型を用いた。
6cと、トレンチ205a、205bと、トレンチ205a、205bの側面に設けられたシリコン酸化膜215と、トレンチ205a、205bの底面に設けられた低抵抗のP型拡散領域207a、207bと、N型高抵抗SiC層202の他面に設けられた低抵抗のN型のコレクタ領域201とを備えている。さらに、Ni2Si及びNiSiを主成分とする層216bとこの上に設けられたAl層はエミッタ電極210a、210b、210cを構成し、Ni2Si及びNiSiを主成分とする層216aとこの上に設けられたポリシリコン層217はベース電極208a、208bを構成し、コレクタ領域201にはコレクタ電極209が設けられている。
領域である。
形成することが可能である。
図6は、本発明の第3の実施形態に係わるトレンチゲート型横型静電誘導トランジスタ(以下横型SITと略す。)の構成を示す断面図である。本実施形態の横型SITと第1の実施形態のSITとの異なる点は、ドレイン電極を基板裏面にではなくエピタキシャル成長等により形成されたN型高抵抗層の表面に形成している点である。本実施形態において、第1導電型としてN型を、また第2導電型としてP型を用いた。
置に、N型ドレイン領域308を形成する。また、N型ソース領域305a、305b、305cとN型ドレイン領域308との間には、1個又はそれ以上のP型電界緩和領域307a、307bをゲート領域306a、306bに並行して設けている。このP型電界緩和領域307a、307bは、ゲート領域306a、306b端部の電界集中を緩和するものである。
図7は、本発明の第4の実施形態に係わる相補型MOSFET(以下CMOSと略す。)の構成を示す断面図である。図8及び図9は、図7に示す素子の製造方法を示す工程断面図である。本実施形態において、第1導電型としてN型を、また第2導電型としてP型を用いた。
オン注入後の不純物の電気的活性化は、1600℃程度の熱処理にて行う。
Si及びNiSiを主成分とするシリサイド層を用いることにより、特にそのシリサイド層中でNi2SiとNiSiの和に対するNiSiの割合を3〜10重量%とすることにより、Ni2Siが支配的となる場合と比較して下地のp型SiC(P型ソース・ドレイン領域404a、404b)に対しバリアハイトが0.1eV程度低くなる。その結果、P型ソース・ドレイン領域404a、404bと電極層411a、411b間の界面それぞれにおいても接触抵抗を大幅に削減することができ、N型オーミック界面(nMOSトランジスタのソース・ドレイン及びゲート。)及びP型オーミック界面(pMOSトランジスタのソース・ドレイン及びゲート。)のいずれにおいても接触抵抗を低くすることが可能である。これにより、N型ソース・ドレイン領域405a、405bのみならずP型ソース・ドレイン領域404a、404bに対しても効果的に電位を印加することができるので、超低オン抵抗で消費電力を低減するとともにスイッチング特性を顕著に向上させることが可能である。また、Niサリサイドプロセスを採用しているため製造工程の簡略化を実現することができる。
上述したように、第1から第4の実施形態により本発明を開示したが、本発明はこれらの実施形態に限定されることはない。
また、第1導電型をN型、第2導電型をP型としたが、両者を入れ替えても良い。
102 N型高抵抗SiC層
103 N型低抵抗SiC層
104a、104b トレンチ
105a、105b、105c ソース領域
106a、106b p型SiC拡散領域(ゲート領域)
107a、107b ゲート電極
108 ドレイン電極
109a、109b、109c ソース電極
111、113 シリコン酸化膜
112 レジスト
113A イオン注入マスク
114 27Al+注入層
115 シリコン酸化膜
116a、116b Ni2Si及びNiSiを主成分とする層
117 ポリシリコン層
Claims (10)
- 第1導電型の高抵抗炭化珪素層と、前記高抵抗炭化珪素層の一方の面上に部分的に設けられ前記高抵抗炭化珪素層よりも低抵抗の第1導電型の第1の炭化珪素層と、前記第1の炭化珪素層を挟んで前記高抵抗炭化珪素層に設けられたトレンチと、前記トレンチの底面に設けられた第2導電型の第1の炭化珪素領域と、前記トレンチの側面に設けられた絶縁層パターンと、前記高抵抗炭化珪素層の他方の面に設けられ前記高抵抗炭化珪素層よりも低抵抗の第2の炭化珪素層と、前記第1の炭化珪素層上に設けられたNi2Si及びNiSiを主成分とする層を有するソース電極と、前記第1の炭化珪素領域上に設けられたNi2Si及びNiSiを主成分とする層を有するゲート電極と、前記第2の炭化珪素層に設けられたドレイン電極とを具備することを特徴とする高耐圧半導体装置。
- 第1導電型の高抵抗炭化珪素層と、前記高抵抗炭化珪素層の一方の面上に部分的に設けられ前記高抵抗炭化珪素層よりも低抵抗の第1導電型の第1の炭化珪素層と、前記第1の炭化珪素層を挟んで前記高抵抗炭化珪素層に設けられたトレンチと、前記トレンチの底面に設けられた第2導電型の第1の炭化珪素領域と、前記トレンチの側面に設けられた絶縁層パターンと、前記高抵抗炭化珪素層の前記一方の面に前記第1の炭化珪素層と離間して設けられ前記高抵抗炭化珪素層よりも低抵抗の第2の炭化珪素層と、前記第1の炭化珪素層上に設けられたNi2Si及びNiSiを主成分とする層を有するソース電極と、前記第1の炭化珪素領域上に設けられたNi2Si及びNiSiを主成分とする層を有するゲート電極と、前記第2の炭化珪素層に設けられたドレイン電極とを具備することを特徴とする高耐圧半導体装置。
- 前記第2の炭化珪素層は第1導電型であり、前記高耐圧半導体装置は静電誘導トランジスタであることを特徴とする請求項1又は2に記載の高耐圧半導体装置。
- 前記第2の炭化珪素層は第2導電型であり、前記高耐圧半導体装置は静電誘導サイリスタであることを特徴とする請求項1又は2に記載の高耐圧半導体装置。
- 第1導電型の高抵抗炭化珪素層と、前記高抵抗炭化珪素層の一方の面上に設けられた第2導電型の第1の炭化珪素層と、前記第1の炭化珪素層上に部分的に設けられ前記高抵抗炭化珪素層よりも低抵抗の第1導電型の第2の炭化珪素層と、前記第2の炭化珪素層を挟みかつ前記第1の炭化珪素層に達して設けられたトレンチと、前記トレンチの側面に設けられた絶縁層パターンと、前記トレンチの底面に設けられ前記第1の炭化珪素層よりも低抵抗の第2導電型の第1の炭化珪素領域と、前記高抵抗炭化珪素層の他方の面に設けられ前記高抵抗炭化珪素層よりも低抵抗の第1導電型の第3の炭化珪素層と、前層を有する記第2の炭化珪素層上に設けられたNi2Si及びNiSiを主成分とする層を有するエミッタ電極と、前記第1の炭化珪素領域上に設けられたNi2Si及びNiSiを主成分とする層を有するベース電極と、前記第3の炭化珪素層に設けられたコレクタ電極とを具備することを特徴とする高耐圧半導体装置。
- 高抵抗炭化珪素層と、この高抵抗炭化珪素層の第1の表面領域に設けられた炭化珪素からなる第1導電型ソース領域及び第1導電型ドレイン領域と、前記第1導電型ソース領域と第1導電型ドレイン領域の間に設けられた炭化珪素からなる第1のチャネル領域と、この第1のチャネル領域上に第1のゲート絶縁膜を介して設けられた第1のゲート電極と、前記第1導電型ソース領域及び第1導電型ドレイン領域の上にそれぞれ設けられたNi2Si及びNiSiを主成分とする層をそれぞれ有する第1のソース電極及びドレイン電極と、を備えた第1のトランジスタと、前記高抵抗炭化珪素層の第2の表面領域に設けられた炭化珪素からなる第2導電型ソース領域及び第2導電型ドレイン領域と、前記第2導電型ソース領域と第2導電型ドレイン領域の間に設けられた炭化珪素からなる第2のチャネル領域と、この第2のチャネル領域上に第2のゲート絶縁膜を介して設けられた第2のゲート電極と、前記第2導電型ソース領域及び第2導電型ドレイン領域の上にそれぞれ設けられたNi2Si及びNiSiを主成分とする層をそれぞれ有する第2のソース電極及びドレイン電極と、を備えた第2のトランジスタと、を具備することを特徴とする高耐圧半導体装置。
- 前記Ni2Si及びNiSiを主成分とする各層においてNi2SiとNi
Siの和に対するNiSiの割合が3〜10重量%であることを特徴とする請求項1乃至6のいずれかに記載の高耐圧半導体装置。 - 前記第1導電型はN型、前記第2導電型はP型であり、前記低抵抗の第1導電型の第1の炭化珪素層は5x1019cm-3以上のN型不純物濃度を有し、前記Ni2Si及びNiSiを主成分とする各層においてNi2SiとNiSiの和に対するNiSiの割合が3〜10重量%であることを特徴とする請求項1乃至4のいずれかに記載の高耐圧半導体装置。
- 前記第1導電型はN型、前記第2導電型はP型であり、前記低抵抗の第1導電型の第2の炭化珪素層は5x1019cm-3以上のN型不純物濃度を有し、前記Ni2Si及びNiSiを主成分とする各層においてNi2SiとNiSiの和に対するNiSiの割合が3〜10重量%であることを特徴とする請求項5に記載の高耐圧半導体装置。
- 前記第1導電型はN型、前記第2導電型はP型であり、前記第1導電型ソース領域及び第1導電型ドレイン領域は5x1019cm-3以上のN型不純物濃度を有し、前記Ni2Si及びNiSiを主成分とする各層においてNi2SiとNiSiの和に対するNiSiの割合が3〜10重量%であることを特徴とする請求項6に記載の高耐圧半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003332819A JP4230869B2 (ja) | 2003-09-25 | 2003-09-25 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003332819A JP4230869B2 (ja) | 2003-09-25 | 2003-09-25 | 高耐圧半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005101255A true JP2005101255A (ja) | 2005-04-14 |
JP4230869B2 JP4230869B2 (ja) | 2009-02-25 |
Family
ID=34461016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003332819A Expired - Fee Related JP4230869B2 (ja) | 2003-09-25 | 2003-09-25 | 高耐圧半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4230869B2 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007227655A (ja) * | 2006-02-23 | 2007-09-06 | Ion Engineering Research Institute Corp | 半導体素子の製造方法 |
JP2007305747A (ja) * | 2006-05-10 | 2007-11-22 | Nec Electronics Corp | 半導体装置、及びコンデンサマイクロフォン |
WO2008053627A1 (en) * | 2006-11-02 | 2008-05-08 | Sumitomo Electric Industries, Ltd. | OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, METHOD FOR MANUFACTURE OF OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURE OF SEMICONDUCTOR DEVICE |
JP2009509334A (ja) * | 2005-09-16 | 2009-03-05 | クリー インコーポレイテッド | バイポーラ接合トランジスタ及びその製造方法 |
JP2009059862A (ja) * | 2007-08-31 | 2009-03-19 | Mitsubishi Electric Corp | 半導体素子 |
JP2010171417A (ja) * | 2008-12-25 | 2010-08-05 | Rohm Co Ltd | 半導体装置 |
JP2012028625A (ja) * | 2010-07-26 | 2012-02-09 | Shindengen Electric Mfg Co Ltd | ショットキーバリアダイオード及びその製造方法 |
US8178920B2 (en) | 2006-01-17 | 2012-05-15 | Fuji Electric Co., Ltd. | Semiconductor device and method of forming the same |
US8872263B2 (en) | 2008-12-25 | 2014-10-28 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
JP2015028994A (ja) * | 2013-07-30 | 2015-02-12 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
JP2015138919A (ja) * | 2014-01-24 | 2015-07-30 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US9219127B2 (en) | 2009-12-24 | 2015-12-22 | Rohm Co., Ltd. | SiC field effect transistor |
JP2018082190A (ja) * | 2012-12-18 | 2018-05-24 | ゼネラル・エレクトリック・カンパニイ | 炭化ケイ素装置におけるオーミック接触のためのシステム及び方法 |
-
2003
- 2003-09-25 JP JP2003332819A patent/JP4230869B2/ja not_active Expired - Fee Related
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009509334A (ja) * | 2005-09-16 | 2009-03-05 | クリー インコーポレイテッド | バイポーラ接合トランジスタ及びその製造方法 |
US8178920B2 (en) | 2006-01-17 | 2012-05-15 | Fuji Electric Co., Ltd. | Semiconductor device and method of forming the same |
JP2007227655A (ja) * | 2006-02-23 | 2007-09-06 | Ion Engineering Research Institute Corp | 半導体素子の製造方法 |
JP2007305747A (ja) * | 2006-05-10 | 2007-11-22 | Nec Electronics Corp | 半導体装置、及びコンデンサマイクロフォン |
WO2008053627A1 (en) * | 2006-11-02 | 2008-05-08 | Sumitomo Electric Industries, Ltd. | OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, METHOD FOR MANUFACTURE OF OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURE OF SEMICONDUCTOR DEVICE |
US8623752B2 (en) | 2006-11-02 | 2014-01-07 | Sumitomo Electric Industries, Ltd. | Ohmic electrode for SiC semiconductor, method of manufacturing ohmic electrode for SiC semiconductor, semiconductor device, and method of manufacturing semiconductor device |
JP2009059862A (ja) * | 2007-08-31 | 2009-03-19 | Mitsubishi Electric Corp | 半導体素子 |
US9837531B2 (en) | 2008-12-25 | 2017-12-05 | Rohm Co., Ltd. | Semiconductor device |
US10693001B2 (en) | 2008-12-25 | 2020-06-23 | Rohm Co., Ltd. | Semiconductor device |
US8872263B2 (en) | 2008-12-25 | 2014-10-28 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
US11804545B2 (en) | 2008-12-25 | 2023-10-31 | Rohm Co., Ltd. | Semiconductor device |
US11152501B2 (en) | 2008-12-25 | 2021-10-19 | Rohm Co., Ltd. | Semiconductor device |
USRE48289E1 (en) | 2008-12-25 | 2020-10-27 | Rohm Co., Ltd. | Semiconductor device |
US9293575B2 (en) | 2008-12-25 | 2016-03-22 | Rohm Co., Ltd. | Semiconductor device |
US9406757B2 (en) | 2008-12-25 | 2016-08-02 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
JP2010171417A (ja) * | 2008-12-25 | 2010-08-05 | Rohm Co Ltd | 半導体装置 |
USRE48072E1 (en) | 2008-12-25 | 2020-06-30 | Rohm Co., Ltd. | Semiconductor device |
US9219127B2 (en) | 2009-12-24 | 2015-12-22 | Rohm Co., Ltd. | SiC field effect transistor |
JP2012028625A (ja) * | 2010-07-26 | 2012-02-09 | Shindengen Electric Mfg Co Ltd | ショットキーバリアダイオード及びその製造方法 |
JP2018082190A (ja) * | 2012-12-18 | 2018-05-24 | ゼネラル・エレクトリック・カンパニイ | 炭化ケイ素装置におけるオーミック接触のためのシステム及び方法 |
JP2015028994A (ja) * | 2013-07-30 | 2015-02-12 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
JP2015138919A (ja) * | 2014-01-24 | 2015-07-30 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4230869B2 (ja) | 2009-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4777630B2 (ja) | 半導体装置 | |
TWI390637B (zh) | 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法 | |
US9917186B2 (en) | Semiconductor device with control structure including buried portions and method of manufacturing | |
US6576935B2 (en) | Bidirectional semiconductor device and method of manufacturing the same | |
US20100285647A1 (en) | Insulated gate silicon carbide semiconductor device and method for manufacturing the same | |
JP5102411B2 (ja) | 半導体装置およびその製造方法 | |
JP6109444B1 (ja) | 半導体装置 | |
US9941383B2 (en) | Fast switching IGBT with embedded emitter shorting contacts and method for making same | |
CN111149213B (zh) | 碳化硅半导体装置及其制造方法 | |
JP4230869B2 (ja) | 高耐圧半導体装置 | |
JP2005012051A (ja) | 高耐圧半導体装置及びその製造方法 | |
JP5098293B2 (ja) | ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法 | |
JP4366938B2 (ja) | 半導体装置 | |
JP2019129300A (ja) | 半導体装置とその製造方法 | |
TW201916258A (zh) | 電晶體 | |
EP3499549B1 (en) | Semiconductor device | |
JP2023154314A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
US20220157959A1 (en) | Semiconductor power devices having multiple gate trenches and methods of forming such devices | |
JP7127546B2 (ja) | 半導体装置 | |
CA3025767A1 (en) | Semiconductor device | |
US11881526B2 (en) | Semiconductor device and method for manufacturing same | |
JP6102564B2 (ja) | 半導体装置及びその製造方法 | |
JP2024029440A (ja) | 半導体装置とその製造方法 | |
KR20230114160A (ko) | 수직 컨택 구조를 갖는 반도체 소자 및 그의 제조방법 | |
JP2021150405A (ja) | 炭化珪素半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080627 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080714 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080714 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |