JP2024029440A - 半導体装置とその製造方法 - Google Patents

Abstract

【課題】トレンチゲートを備えた半導体装置では、トレンチの内面の表面ラフネスの増加を抑えるための技術が必要とされている。【解決手段】半導体装置１の製造方法は、ソース領域形成工程を備えている。このソース領域形成工程では、ゲート絶縁膜３２を介してゲート電極３４に対向する深さに位置するソース領域１７のトレンチＴＲの側面に直交する方向における不純物濃度の濃度プロファイルがトレンチＴＲの側面に向けて低下するようにソース領域１７が形成される。【選択図】図１

Description

本明細書が開示する技術は、トレンチゲートを備えた半導体装置とその製造方法に関する。

トレンチゲートを備えたＭＯＳＦＥＴおよびＩＧＢＴ等の半導体装置の開発が進められている。このような半導体装置では、トレンチゲートのゲート絶縁膜に高電圧が印加されると、印加時間が経過するにつれてゲート絶縁膜の劣化が進行する。劣化の進行は、汚染、欠陥および表面ラフネス等に基づいてミクロ的には不均一に進行する。このため、ゲート絶縁膜の絶縁破壊は、劣化の進んだ箇所で局所的に起こり得る。

特許文献１は、汚染の除去およびダメージ層の除去等を目的として、トレンチゲートを形成する前にトレンチの内面に対して犠牲酸化を行う技術を開示する。

特開２００１－３５１８９５号公報

トレンチゲートを備えた半導体装置では、トレンチの側面に接するようにソース領域が形成されている。通常、ソース電極に対するコンタクト抵抗を小さくするために、ソース領域のｎ型不純物の濃度は高い。本発明者らの検討によると、ソース領域の不純物濃度が高いと、トレンチの内面のうちソース領域が露出する部分で犠牲酸化時に増速酸化が起こり、その部分の表面ラフネスが増加することが分かってきた。例えば半導体基板の材料が炭化珪素の場合、ｎ型不純物である窒素の濃度が高いと、犠牲酸化時に増速酸化が起こり、トレンチの内面の表面ラフネスが増加することが分かってきた。このような表面ラフネスの増加は、ゲート絶縁膜の劣化を促進してしまう。したがって、トレンチゲートを備えた半導体装置では、トレンチの内面の表面ラフネスの増加を抑えるための技術が必要とされている。

本明細書が開示する半導体装置（１）の製造方法は、半導体基板（１０）の上面に露出する位置を含む前記半導体基板の一部にソース領域（１７）を形成するソース領域形成工程と、前記半導体基板の前記上面にトレンチ（ＴＲ）を形成するトレンチ形成工程と、前記トレンチの内面に犠牲酸化膜（４６）を形成する犠牲酸化膜形成工程と、前記犠牲酸化膜を除去する犠牲酸化膜除去工程と、前記犠牲酸化膜除去工程の後に前記トレンチ内にトレンチゲート（３０）を形成するトレンチゲート形成工程であって、前記トレンチゲートは、前記トレンチの内面を被覆するゲート絶縁膜（３２）と、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極（３４）と、を有している、トレンチゲート形成工程と、を備えることができる。前記ソース領域は、前記トレンチの側面に接している。前記ソース領域形成工程では、前記ゲート絶縁膜を介して前記ゲート電極に対向する深さに位置する前記ソース領域の前記トレンチの前記側面に直交する方向における不純物の濃度プロファイルが前記トレンチの前記側面に向けて低下するように前記ソース領域が形成される。前記半導体基板の材料は、特に限定されるものではないが、例えば炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンド、酸化ガリウム（Ｇａ₂Ｏ₃）等のワイドバンドギャップ半導体が例示される。この種のワイドバンドギャップ半導体では特に、前記犠牲酸化膜を成膜するときの増速酸化が問題となり得る。前記ソース領域形成工程は、前記トレンチゲート形成工程よりも前に実施されてもよく、前記トレンチゲート形成工程よりも後に実施されてもよい。

上記製造方法では、前記ソース領域のうち前記トレンチの前記側面に接する部分の不純物濃度が低く調整されている。このため、前記犠牲酸化膜成膜工程において増速酸化が抑えられるので、前記トレンチの前記内面の表面ラフネスの増加が抑えられる。

本明細書が開示する半導体装置（１）は、半導体基板（１０）の上面に露出する位置を含む前記半導体基板の一部に形成されているソース領域（１７）と、前記半導体基板の前記上面に形成されているトレンチ（ＴＲ）内に設けられているトレンチゲート（３０）であって、前記トレンチの内面を被覆するゲート絶縁膜（３２）と、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極（３４）と、を有している、トレンチゲートと、を備えることができる。前記ソース領域は、前記トレンチの側面に接している。前記ゲート絶縁膜を介して前記ゲート電極に対向する深さに位置する前記ソース領域の前記トレンチの前記側面に直交する方向における不純物の濃度プロファイルが、前記トレンチの前記側面に向けて低下している。

上記半導体装置では、前記ソース領域のうち前記トレンチの前記側面に接する部分の不純物濃度が低く調整されている。このため、上記半導体装置を製造するときに、前記トレンチの内面に犠牲酸化膜を成膜しても増速酸化が抑えられるので、前記トレンチの前記内面の表面ラフネスの増加が抑えられている。上記半導体装置では、前記ゲート絶縁膜における劣化の進行の不均一さが抑えられている。このため、上記半導体装置は、高耐圧な特性を有することができる。

本実施形態の半導体装置の要部断面図を模式的に示す。 本実施形態の半導体装置の要部拡大断面図を模式的に示す。 本実施形態の半導体装置の第１の製造方法における製造過程の要部断面図を模式的に示す。 本実施形態の半導体装置の第１の製造方法における製造過程の要部断面図を模式的に示す。 本実施形態の半導体装置の第１の製造方法における製造過程の要部断面図を模式的に示す。 本実施形態の半導体装置の第１の製造方法における製造過程の要部断面図を模式的に示す。 本実施形態の半導体装置の第１の製造方法における製造過程の要部断面図を模式的に示す。 本実施形態の半導体装置の第１の製造方法における製造過程の要部断面図を模式的に示す。 本実施形態の半導体装置の第１の製造方法における製造過程の要部断面図を模式的に示す。 本実施形態の半導体装置の第２の製造方法における製造過程の要部断面図を模式的に示す。 本実施形態の半導体装置の第２の製造方法における製造過程の要部断面図を模式的に示す。 本実施形態の半導体装置の第２の製造方法における製造過程の要部断面図を模式的に示す。

図１に示されるように、半導体装置１は、ＭＯＳＦＥＴ（metal-oxide-semiconductor field effect transistor）と称される種類のパワーデバイスであり、半導体基板１０を備えている。半導体基板１０は、特に限定されるものではないが、例えば炭化シリコン（ＳｉＣ）で構成されていてもよい。この例に代えて、半導体基板１０は、窒化ガリウム（ＧａＮ）、ダイヤモンド、酸化ガリウム（Ｇａ₂Ｏ₃）等のワイドバンドギャップ半導体材料で構成されていてもよい。ここで、半導体基板１０の厚み方向がｚ方向であり、半導体基板１０の上面１０ｂに平行な一方向（即ち、ｚ方向に直交する一方向）がｘ方向であり、ｚ方向及びｘ方向に直交する方向がｙ方向である。

半導体装置１はさらに、半導体基板１０の下面１０ａを被覆するドレイン電極２２と、半導体基板１０の上面１０ｂを被覆するソース電極２４と、半導体基板１０の上層部に設けられている複数のトレンチゲート３０と、を備えている。複数のトレンチゲート３０の各々は、半導体基板１０の上面１０ｂに形成されたトレンチＴＲ内に設けられている。複数のトレンチゲート３０の各々は、トレンチＴＲの内面を被覆するゲート絶縁膜３２と、ゲート絶縁膜３２によって半導体基板１０から絶縁されているゲート電極３４と、を有している。また、ゲート電極３４は、層間絶縁膜３６によってソース電極２４から絶縁されている。複数のトレンチゲート３０の各々は、半導体基板１０の上面１０ｂに対して直交する方向（即ち、ｚ方向）から観測したときに、例えばｙ方向に沿って延びている。

半導体基板１０は、炭化珪素（ＳｉＣ）を材料とする基板であり、ｎ⁺型のドレイン領域１１と、ｎ型のドリフト領域１２と、ｎ⁺型の電流拡散領域１３と、ｐ型のボディ領域１４と、ｎ型のソース領域１７と、を有している。

ドレイン領域１１は、半導体基板１０の下層部に配置されており、半導体基板１０の下面１０ａに露出する位置に設けられているｎ型領域である。ドレイン領域１１は、半導体基板１０の下面１０ａを被覆するドレイン電極２２にオーミック接触している。

ドリフト領域１２は、ドレイン領域１１と電流拡散領域１３の間に設けられており、ドレイン領域１１と電流拡散領域１３を隔てているｎ型領域である。ドリフト領域１２のｎ型不純物の濃度は、ドレイン領域１１のｎ型不純物の濃度よりも低い。

電流拡散領域１３は、ドリフト領域１２とボディ領域１４の間に設けられており、ドリフト領域１２とボディ領域１４を隔てているｎ型領域である。電流拡散領域１３のｎ型不純物の濃度は、ドリフト領域１２のｎ型不純物の濃度よりも高い。電流拡散領域１３は、ドリフト領域１２の上面全体に接するように形成されている。電流拡散領域１３はまた、トレンチゲート３０の底面及び側面の下部に接触している。

ボディ領域１４は、電流拡散領域１３とソース領域１７の間に設けられており、電流拡散領域１３とソース領域１７を隔てているｐ型領域である。ボディ領域１４は、トレンチＴＲの側面に接している。ボディ領域１４は、半導体基板１０の上面に露出する位置に形成されているｐ型不純物の濃度が高いボディコンタクト領域（図示省略）を介してソース電極２４に電気的に接続されている。

ソース領域１７は、ボディ領域１４上に設けられており、半導体基板１０の上面１０ｂに露出する位置を含む半導体基板１０の上層部に設けられているｎ型領域である。ソース領域１７は、半導体基板１０の上面１０ｂを被覆するソース電極２４にオーミック接触している。ソース領域１７は、ｎ⁺型の高濃度ソース領域１５と、ｎ型の低濃度ソース領域１６と、を有している。

高濃度ソース領域１５は、ソース電極２４とのコンタクト抵抗を小さくするために、ｎ型不純物を高濃度に含む領域であり、半導体基板１０の上面１０ｂに露出する位置を含むように形成されている。この例では、高濃度ソース領域１５は、ソース領域１７のうち半導体基板１０の上面１０ｂに露出する位置の全体に形成されている。高濃度ソース領域１５のｎ型不純物の濃度は、特に限定されるものではないが、例えば１×１０¹⁹ｃｍ^-3以上であってもよい。高濃度ソース領域１５のｎ型不純物の濃度が１×１０¹⁹ｃｍ^-3以上であると、高濃度ソース領域１５とソース電極２４の間には良好なオーミック性が得られる。

低濃度ソース領域１６は、高濃度ソース領域１５よりもｎ型不純物の濃度が低い領域であり、後述するように、犠牲酸化時の増速酸化を抑えるためにｎ型不純物が低濃度に調整された領域である。図２に示すように、半導体基板１０の深さ範囲のうちボディ領域１４の上面から層間絶縁膜３６の下面までの深さ範囲を「Ｄ１」とする。深さ範囲Ｄ１では、ゲート電極３４がゲート絶縁膜３２を介してソース領域１７に対向している。低濃度ソース領域１６は、深さ範囲Ｄ１においてトレンチＴＲの側面に接する位置に形成されている。この例では、低濃度ソース領域１６は、深さ範囲Ｄ１の全体を含んでトレンチＴＲの側面に接する位置に形成されている。この例に代えて、低濃度ソース領域１６は、深さ範囲Ｄ１の一部のみを含んでトレンチＴＲの側面に接する位置に形成されていてもよい。低濃度ソース領域１６のｎ型不純物の濃度は、特に限定されるものではないが、例えば１×１０¹⁹ｃｍ^-3未満であってもよく、さらに１×１０¹⁸ｃｍ^-3未満であってもよい。

このように、高濃度ソース領域１５と低濃度ソース領域１６を含むソース領域１７の全体は、深さ範囲Ｄ１において、トレンチＴＲの側面に直交する方向（即ち、ｘ方向）におけるｎ型不純物の濃度プロファイルがトレンチＴＲの側面に向けて低下するように構成されている。この例では、高濃度ソース領域１５と低濃度ソース領域１６の各々の面方向の濃度プロファイルが均一である。このため、トレンチＴＲの側面に直交する方向（即ち、ｘ方向）におけるソース領域１７の濃度プロファイルは、１つの段差を含むようにトレンチＴＲの側面に向けて低下する。この例に代えて、トレンチＴＲの側面に直交する方向（即ち、ｘ方向）におけるソース領域１７の濃度プロファイルは、複数の段差を有するようにトレンチＴＲの側面に向けて低下してもよく、トレンチＴＲの側面に向けて直線的にまたは曲線的に低下してもよい。

次に、半導体装置１の動作を説明する。ドレイン電極２２に正電圧が印加され、ソース電極２４が接地され、トレンチゲート３０のゲート電極３４にソース電極２４よりも正となる閾値電圧以上の電圧が印加されていると、半導体装置１はオンである。このとき、ソース領域１７と電流拡散領域１３を隔てるボディ領域１４のうちトレンチゲート３０の側面に対向する部分に反転層が形成される。ソース領域１７から供給される電子は、その反転層を経由して電流拡散領域１３に達する。電流拡散領域１３に達した電子は、面方向に広がってドリフト領域１２に流れる。このように、電流拡散領域１３が設けられていると、半導体装置１は低オン抵抗な特性を有することができる。

ドレイン電極２２に正電圧が印加され、ソース電極２４が接地され、トレンチゲート３０のゲート電極３４が接地されていると、トレンチゲート３０の側面には反転層が形成されず、半導体装置１はオフである。このように、半導体装置１は、スイッチング素子として動作することができる。

次に、半導体装置１の製造方法を説明する。

（第１の製造方法）
まず、図３に示されるように、ドレイン領域１１とドリフト領域１２と電流拡散領域１３とボディ領域１４と低濃度ソース層１０２が半導体基板１０の深さ方向に沿ってこの順で並んでいる半導体基板１０を準備する。この半導体基板１０は、エピタキシャル成長技術を利用してドレイン領域１１の上面からｎ型層を結晶成長した後に、イオン注入技術を利用して半導体基板１０の上面からｎ型層の一部にｎ型不純物イオン及びｐ型不純物イオンをイオン注入し、電流拡散領域１３とボディ領域１４と低濃度ソース層１０２を形成することで準備される。

次に、図４に示されるように、イオン注入技術を利用して半導体基板１０の上面から低濃度ソース層１０２の一部に向けてｎ型不純物イオンをイオン注入し、高濃度ソース層１０４を形成する。低濃度ソース層１０２の一部にｎ型不純物イオンをイオン注入して高濃度ソース層１０４が形成されるので、高濃度ソース層１０４のｎ型不純物の濃度は、低濃度ソース層１０２のｎ型不純物の濃度よりも高くなる。高濃度ソース層１０４は、半導体基板１０の上面全体を含む位置に形成される。これにより、半導体基板１０の上層部には、低濃度ソース層１０２と高濃度ソース層１０４が積層した構造が形成される。

次に、図５に示されるように、フォトリソグラフィー技術を利用して半導体基板１０の上面にマスク４２をパターニングする。次に、イオン注入技術を利用してマスク４２の開口を介して半導体基板１０の上面から低濃度ソース層１０２の一部に向けてｎ型不純物イオンをイオン注入し、高濃度ソース層１０６を形成する。低濃度ソース層１０２の一部にｎ型不純物イオンをイオン注入して高濃度ソース層１０６が形成されるので、高濃度ソース層１０６のｎ型不純物の濃度は、低濃度ソース層１０２のｎ型不純物の濃度よりも高くなる。なお、ｎ型不純物イオンの一部は、高濃度ソース層１０４に導入されてもよい。これらイオン注入を実施することにより、高濃度ソース層１０４と高濃度ソース層１０６が高濃度ソース領域１５となり、低濃度ソース層１０２が低濃度ソース領域１６となる。なお、イオン注入によりソース領域を形成する方法は、後述のエピタキシャル成長を利用する方法よりもソース領域の不純物濃度の面内均一性が高く、素子の特性がばらつき難くなるという利点を有する。また、イオン注入によりソース領域を形成する方法は、後述のエピタキシャル成長を利用する方法よりも工程数が少なく、製造コストを低減できるという利点を有する。

次に、図６に示されるように、マスク４２を除去した後に、フォトリソグラフィー技術を利用して半導体基板１０の上面にマスク４４をパターニングする。次に、異方性ドライエッチング技術を利用してマスク４４の開口に露出する半導体基板１０の上面から低濃度ソース領域１６とボディ領域１４を貫通して電流拡散領域１３に達するトレンチＴＲを形成する。トレンチＴＲは、両側面に低濃度ソース領域１６の一部が残存するように形成される。

次に、図７に示されるように、マスク４４を除去した後に、トレンチＴＲの肩部の丸め処理を行う。次に、トレンチＴＲを形成したときの加工ダメージ等の除去を目的として、酸化技術を利用してトレンチＴＲの内面を含む半導体基板１０の上面に犠牲酸化膜４６を形成する。

次に、図８に示されるように、ウェットエッチング技術を利用して犠牲酸化膜４６を除去する。

次に、図９に示されるように、ＣＶＤ技術を利用してトレンチＴＲの内面を含む半導体基板１０の上面にゲート絶縁膜３２を成膜する。次に、ＣＶＤ技術を利用してポリシリコンのポリシリコン層を成膜した後に、ポリシリコン層をパターニングすることによりゲート電極３４を形成する。これにより、トレンチゲート３０が形成される。次に、ゲート電極３４を覆うように層間絶縁膜３６をパターニングする。

最後に、ドレイン電極２２及びソース電極２４を形成することで、図１に示す半導体装置１が完成する。

上記したように、この製造方法では、加工ダメージ等の除去を目的として犠牲酸化膜４６を形成する。犠牲酸化膜４６を形成するとき、ｎ型不純物である窒素を高濃度に含む部分では増速酸化によって表面ラフネスが増加することが知られている。上記製造方法では、トレンチＴＲの内面に露出する位置に低濃度ソース領域１６が形成されている。低濃度ソース領域１６は、ゲート絶縁膜３２を介してゲート電極３４に対向する深さに位置している。仮に、このような低濃度ソース領域１６が設けられていないと、ソース領域１７に対応した深さのトレンチＴＲの内面の表面ラフネスが増加する。このため、トレンチＴＲの内面を被覆するゲート絶縁膜３２は、ソース領域１７に対応した深さにおいて劣化が進行し易く、その部分の絶縁破壊が懸念される。一方、上記製造方法では、ｎ型不純物の濃度が１×１０¹⁹ｃｍ^-3未満に調整された低濃度ソース領域１６が形成されているので、トレンチＴＲの内面の表面ラフネスの増加が抑えられる。この結果、半導体装置１では、ソース領域１７に対応した深さのゲート絶縁膜３２の劣化の進行が抑えられるので、ゲート絶縁膜３２の絶縁破壊が抑えられる。半導体装置１は、高耐圧な特性を有することができる。

低濃度ソース領域１６のｎ型不純物の濃度が１×１０¹⁸ｃｍ^-3未満に調整されていてもよい。この場合、トレンチＴＲの内面の表面ラフネスの増加がさらに抑えられる。また、ボディ領域１４と低濃度ソース領域１６の不純物の濃度差が小さくなるので、犠牲酸化時の酸化レートの差も小さくなる。仮に、低濃度ソース領域１６が設けられていないと、犠牲酸化時の酸化レートの差によってボディ領域とソース領域に対応した犠牲酸化膜の厚みが異なり、犠牲酸化膜を除去したときにボディ領域とソース領域の間に段差が形成されてしまう。このような段差は、電界集中の原因となる。一方、ｎ型不純物の濃度が１×１０¹⁸ｃｍ^-3未満に調整された低濃度ソース領域１６が形成されていると、犠牲酸化時の酸化レートの差が小さいので、ボディ領域１４とソース領域１７の間の段差の形成が抑えられる。この結果、半導体装置１は、ゲート絶縁膜３２の電界集中が抑えられるので、ゲート絶縁膜３２の絶縁破壊が抑えられる。半導体装置１は、高耐圧な特性を有することができる。

（第２の製造方法）
まず、図１０に示されるように、ドレイン領域１１とドリフト領域１２と電流拡散領域１３とボディ領域１４と低濃度ソース層２０２が半導体基板１０の深さ方向に沿ってこの順で並んでいる半導体基板１０を準備する。この半導体基板１０は、エピタキシャル成長技術を利用してドレイン領域１１の上面からｎ型層を結晶成長した後に、イオン注入技術を利用して半導体基板１０の上面からｎ型層の一部にｎ型不純物イオン及びｐ型不純物イオンをイオン注入し、電流拡散領域１３とボディ領域１４と低濃度ソース層２０２を形成することで準備される。

次に、図１１に示されるように、異方性ドライエッチング技術を利用して低濃度ソース層２０２の一部を除去することにより溝２０２ａを形成する。この例では、溝２０２ａの底面にボディ領域１４が露出するように低濃度ソース層２０２の一部が除去される。この例に代えて、溝２０２ａの底面に低濃度ソース層２０２の一部が残存してもよい。

次に、図１２に示されるように、エピタキシャル成長技術を利用して溝２０２ａを充填するように高濃度ソース層２０４を形成する。高濃度ソース層２０４のｎ型不純物の濃度は、低濃度ソース層２０２のｎ型不純物の濃度よりも高い。高濃度ソース層２０４は、低濃度ソース層２０２の上面全体にも結晶成長して形成される。これにより、高濃度ソース層２０４が高濃度ソース領域１５となり、低濃度ソース層２０２が低濃度ソース領域１７となる。この後の工程は、第１の製造方法と同一である。これにより、図１に示す半導体装置１が完成する。

以下、本明細書で開示される技術の特徴を整理する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。

（特徴１）
半導体装置の製造方法であって、
半導体基板の上面に露出する位置を含む前記半導体基板の一部にソース領域を形成するソース領域形成工程と、
前記半導体基板の前記上面にトレンチを形成するトレンチ形成工程と、
前記トレンチの内面に犠牲酸化膜を形成する犠牲酸化膜形成工程と、
前記犠牲酸化膜を除去する犠牲酸化膜除去工程と、
前記犠牲酸化膜除去工程の後に前記トレンチ内にトレンチゲートを形成するトレンチゲート形成工程であって、前記トレンチゲートは、前記トレンチの内面を被覆するゲート絶縁膜と、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極と、を有している、トレンチゲート形成工程と、を備えており、
前記ソース領域は、前記トレンチの側面に接しており、
前記ソース領域形成工程では、前記ゲート絶縁膜を介して前記ゲート電極に対向する深さに位置する前記ソース領域の前記トレンチの側面に直交する方向における不純物の濃度プロファイルが前記トレンチの側面に向けて低下するように前記ソース領域が形成される、半導体装置の製造方法。

（特徴２）
前記ゲート絶縁膜を介して前記ゲート電極に対向する深さに位置する前記ソース領域のうち前記トレンチの側面に接する部分の不純物濃度が１×１０¹⁹ｃｍ^-3未満である、特徴１に記載の半導体装置の製造方法。

（特徴３）
前記ゲート絶縁膜を介して前記ゲート電極に対向する深さに位置する前記ソース領域のうち前記トレンチの側面に接する部分の不純物濃度が１×１０¹⁸ｃｍ^-3未満である、特徴２に記載の半導体装置の製造方法。

（特徴４）
前記ソース領域のうち前記半導体基板の前記上面に露出する部分の不純物濃度が１×１０¹⁹ｃｍ^-3以上である、特徴１～３のいずれかに記載の半導体装置の製造方法。

（特徴５）
前記ソース領域形成工程は、
高濃度ソース領域と、前記高濃度ソース領域よりも不純物濃度が低い低濃度ソース領域と、を形成すること、を有しており、
前記低濃度ソース領域が、前記トレンチの側面に接する位置に形成される、特徴１～４のいずれかに記載の半導体装置の製造方法。

（特徴６）
前記高濃度ソース領域は、不純物イオンをイオン注入して形成される、特徴５に記載の半導体装置の製造方法。

（特徴７）
前記高濃度ソース領域は、前記半導体基板の上面に露出する位置に形成され、前記低濃度ソース領域の上面全体を覆っている、特徴６に記載の半導体装置の製造方法。

（特徴８）
前記高濃度ソース領域は、前記低濃度ソース領域の一部に溝を形成した後に、その溝内に結晶成長して形成される、特徴５に記載の半導体装置の製造方法。

（特徴９）
前記高濃度ソース領域は、前記低濃度ソース領域の上面全体にも結晶成長して形成される、特徴８に記載の半導体装置の製造方法。

（特徴１０）
前記半導体基板の材料が炭化珪素である、特徴１～９のいずれかに記載の半導体装置の製造方法。

（特徴１１）
半導体装置であって、
半導体基板の上面に露出する位置を含む前記半導体基板の一部に形成されているソース領域と、
前記半導体基板の前記上面に形成されているトレンチ内に設けられているトレンチゲートであって、前記トレンチの内面を被覆するゲート絶縁膜と、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極と、を有している、トレンチゲートと、を備えており、
前記ソース領域は、前記トレンチの側面に接しており、
前記ゲート絶縁膜を介して前記ゲート電極に対向する深さに位置する前記ソース領域の前記トレンチの側面に直交する方向における不純物の濃度プロファイルが、前記トレンチの側面に向けて低下している、半導体装置。

（特徴１２）
前記ゲート絶縁膜を介して前記ゲート電極に対向する深さに位置する前記ソース領域のうち前記トレンチの側面に接する部分の不純物濃度が１×１０¹⁹ｃｍ^-3未満である、特徴１１に記載の半導体装置。

（特徴１３）
前記ゲート絶縁膜を介して前記ゲート電極に対向する深さに位置する前記ソース領域のうち前記トレンチの側面に接する部分の不純物濃度が１×１０¹⁸ｃｍ^-3未満である、特徴１２に記載の半導体装置。

（特徴１４）
前記ソース領域のうち前記半導体基板の前記上面に露出する部分の不純物濃度が１×１０¹⁹ｃｍ^-3以上である、特徴１１～１３のいずれかに記載の半導体装置。

（特徴１５）
前記半導体基板の材料が炭化珪素である、特徴１１～１４のいずれかに記載の半導体装置。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１：半導体装置、 １０：半導体基板、 １１：ドレイン領域、 １２：ドリフト領域、 １３：電流拡散領域、 １４：ボディ領域、 １５：高濃度ソース領域、 １６：低濃度ソース領域、 １７：ソース領域、 ２２：ドレイン電極、 ２４：ソース電極、 ３０：トレンチゲート、 ３２：ゲート絶縁膜、 ３４：ゲート電極、 ３６：層間絶縁膜

Claims (15)

1. 半導体装置（１）の製造方法であって、
   半導体基板（１０）の上面に露出する位置を含む前記半導体基板の一部にソース領域（１７）を形成するソース領域形成工程と、
   前記半導体基板の前記上面にトレンチ（ＴＲ）を形成するトレンチ形成工程と、
   前記トレンチの内面に犠牲酸化膜（４６）を形成する犠牲酸化膜形成工程と、
   前記犠牲酸化膜を除去する犠牲酸化膜除去工程と、
   前記犠牲酸化膜除去工程の後に前記トレンチ内にトレンチゲート（３０）を形成するトレンチゲート形成工程であって、前記トレンチゲートは、前記トレンチの前記内面を被覆するゲート絶縁膜（３２）と、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極（３４）と、を有している、トレンチゲート形成工程と、を備えており、
   前記ソース領域は、前記トレンチの側面に接しており、
   前記ソース領域形成工程では、前記ゲート絶縁膜を介して前記ゲート電極に対向する深さに位置する前記ソース領域の前記トレンチの前記側面に直交する方向における不純物の濃度プロファイルが前記トレンチの前記側面に向けて低下するように前記ソース領域が形成される、半導体装置の製造方法。
2. 前記ゲート絶縁膜を介して前記ゲート電極に対向する深さに位置する前記ソース領域のうち前記トレンチの前記側面に接する部分の不純物濃度が１×１０¹⁹ｃｍ^-3未満である、請求項１に記載の半導体装置の製造方法。
3. 前記ゲート絶縁膜を介して前記ゲート電極に対向する深さに位置する前記ソース領域のうち前記トレンチの前記側面に接する部分の不純物濃度が１×１０¹⁸ｃｍ^-3未満である、請求項２に記載の半導体装置の製造方法。
4. 前記ソース領域のうち前記半導体基板の前記上面に露出する部分の不純物濃度が１×１０¹⁹ｃｍ^-3以上である、請求項１に記載の半導体装置の製造方法。
5. 前記ソース領域形成工程は、
   高濃度ソース領域（１５）と、前記高濃度ソース領域よりも不純物濃度が低い低濃度ソース領域（１６）と、を形成すること、を有しており、
   前記低濃度ソース領域が、前記トレンチの前記側面に接する位置に形成される、請求項１に記載の半導体装置の製造方法。
6. 前記高濃度ソース領域は、不純物イオンをイオン注入して形成される、請求項５に記載の半導体装置の製造方法。
7. 前記高濃度ソース領域は、前記半導体基板の前記上面に露出する位置に形成され、前記低濃度ソース領域の上面全体を覆っている、請求項６に記載の半導体装置の製造方法。
8. 前記高濃度ソース領域は、前記低濃度ソース領域の一部に溝を形成した後に、その溝内に結晶成長して形成される、請求項５に記載の半導体装置の製造方法。
9. 前記高濃度ソース領域は、前記低濃度ソース領域の上面全体にも結晶成長して形成される、請求項８に記載の半導体装置の製造方法。
10. 前記半導体基板の材料が炭化珪素である、請求項１～９のいずれか一項に記載の半導体装置の製造方法。
11. 半導体装置（１）であって、
    半導体基板（１０）の上面に露出する位置を含む前記半導体基板の一部に形成されているソース領域（１７）と、
    前記半導体基板の前記上面に形成されているトレンチ（ＴＲ）内に設けられているトレンチゲート（３０）であって、前記トレンチの内面を被覆するゲート絶縁膜（３２）と、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極（３４）と、を有している、トレンチゲートと、を備えており、
    前記ソース領域は、前記トレンチの側面に接しており、
    前記ゲート絶縁膜を介して前記ゲート電極に対向する深さに位置する前記ソース領域の前記トレンチの前記側面に直交する方向における不純物の濃度プロファイルが、前記トレンチの前記側面に向けて低下している、半導体装置。
12. 前記ゲート絶縁膜を介して前記ゲート電極に対向する深さに位置する前記ソース領域のうち前記トレンチの前記側面に接する部分の不純物濃度が１×１０¹⁹ｃｍ^-3未満である、請求項１１に記載の半導体装置。
13. 前記ゲート絶縁膜を介して前記ゲート電極に対向する深さに位置する前記ソース領域のうち前記トレンチの前記側面に接する部分の不純物濃度が１×１０¹⁸ｃｍ^-3未満である、請求項１２に記載の半導体装置。
14. 前記ソース領域のうち前記半導体基板の前記上面に露出する部分の不純物濃度が１×１０¹⁹ｃｍ^-3以上である、請求項１１に記載の半導体装置。
15. 前記半導体基板の材料が炭化珪素である、請求項１１～１４のいずれか一項に記載の半導体装置。

Images