CN110546767B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110546767B
CN110546767B CN201880026725.4A CN201880026725A CN110546767B CN 110546767 B CN110546767 B CN 110546767B CN 201880026725 A CN201880026725 A CN 201880026725A CN 110546767 B CN110546767 B CN 110546767B
Authority
CN
China
Prior art keywords
region
lifetime control
side lifetime
semiconductor substrate
control region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880026725.4A
Other languages
English (en)
Other versions
CN110546767A (zh
Inventor
内藤达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN110546767A publication Critical patent/CN110546767A/zh
Application granted granted Critical
Publication of CN110546767B publication Critical patent/CN110546767B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供半导体装置，其具备：半导体基板，其具有第一导电型的漂移区；晶体管部，其设置于半导体基板；相邻元件部，其设置于半导体基板，并且沿预先设定的排列方向与晶体管部排列，晶体管部和相邻元件部这两者都具有：第二导电型的基区，其在半导体基板的内部设置于漂移区的上方；多个沟槽部，其从半导体基板的上表面贯穿基区并在半导体基板的上表面沿与排列方向垂直的延伸方向延伸且在内部设置有导电部；第一下表面侧寿命控制区域，其在半导体基板的下表面侧从晶体管部连续地设置到相邻元件部，并包含寿命控制剂，在俯视半导体基板时，第一下表面侧寿命控制区域在排列方向上设置于整个晶体管部和相邻元件部的一部分。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，已知绝缘栅双极型晶体管(IGBT)等半导体装置(例如参照专利文献1)。
专利文献1：日本特开2012-43891号公报
发明内容
技术问题
在半导体装置中，优选改善漏电流等特性。
技术方案
在本发明的一个方式中，提供一种半导体装置，其具备：半导体基板，其具有第一导电型的漂移区；晶体管部，其设置于半导体基板；相邻元件部，其设置于半导体基板，并沿预先设定的排列方向与所述晶体管部排列。晶体管部和相邻元件部这两者都具有：第二导电型的基区，其在半导体基板的内部设置于漂移区的上方；多个沟槽部，其从半导体基板的上表面贯穿基区，在半导体基板的上表面沿与排列方向垂直的延伸方向延伸，并且在内部设置有导电部；包含寿命控制剂的第一下表面侧寿命控制区域，其在半导体基板的下表面侧，从晶体管部连续地设置到相邻元件部。在俯视半导体基板时，第一下表面侧寿命控制区域在排列方向上设置于整个晶体管部和相邻元件部的一部分。
在半导体基板的下表面侧可以还具有包含寿命控制剂的第二下表面侧寿命控制区域，所述第二下表面侧寿命控制区域以半导体基板的下表面为基准而设置在比第一下表面侧寿命控制区域更深的位置，并且在俯视半导体基板时与第一下表面侧寿命控制区域重叠地配置。第二下表面侧寿命控制区域可以在排列方向上从所述晶体管部连续地设置到所述相邻元件部，并且设置于晶体管部的一部分和相邻元件部的一部分。
晶体管部可以在半导体基板的上表面侧还具有包含寿命控制剂的上表面侧寿命控制区域。在晶体管部，第二下表面侧寿命控制区域的端部可以设置在比上表面侧寿命控制区域的端部更靠排列方向上的相邻元件部侧的位置。
在晶体管部的排列方向上的端部，第一下表面侧寿命控制区域和第二下表面侧寿命控制区域可以在半导体基板的深度方向上重叠。相邻元件部可以具有二极管部以及沿排列方向夹在二极管部与晶体管部之间的边界部。第一下表面侧寿命控制区域和第二下表面侧寿命控制区域可以在边界部，在所述半导体基板的深度方向上重叠。
在二极管部的排列方向上的端部，第一下表面侧寿命控制区域和第二下表面侧寿命控制区域可以在半导体基板的深度方向上不重叠。上表面侧寿命控制区域可以在半导体基板的上表面侧从晶体管部起连续地设置到相邻元件部。上表面侧寿命控制区域可以在排列方向上设置于晶体管部的一部分和整个相邻元件部。
半导体装置还可以具有在俯视半导体基板时与多个沟槽部重叠地设置的第二导电型的阱区。上表面侧寿命控制区域的一部分可以从阱区的端部起沿延伸方向以预先设定的长度设置到阱区外。预先设定的长度可以大于半导体基板的深度方向上的厚度。
在俯视半导体基板时，第二下表面侧寿命控制区域的一部分可以从阱区的端部起沿延伸方向以预先设定的长度设置到阱区外。预先设定的长度可以大于所述半导体基板的深度方向上的厚度。在俯视半导体基板时，第一下表面侧寿命控制区域的一部分可以从阱区的端部起沿延伸方向以预先设定的长度设置到阱区外。预先设定的长度可以大于半导体基板的深度方向上的厚度。
半导体装置可以具备设置有晶体管部和相邻元件部的有源部。半导体装置可以具备在俯视半导体基板时包围有源部的边缘终端构造部。在边缘终端构造部的至少一部分的区域可以不设置第一下表面侧寿命控制区域。
应予说明，通过发明的实施方式对本发明进行说明，但以下实施方式并不限定权利要求书所涉及的发明。此外，实施方式中所说明的特征的全部组合未必是发明的技术方案所必须的。
应予说明，上述发明概要没有列举本发明的全部必要技术特征。另外，这些特征组的子组合也可以成为发明。
附图说明
图1a是局部表示本实施方式的半导体装置100的上表面的图。
图1b是表示图1a中的a-a’截面的一例的图。
图1c是表示图1b的b-b’截面中的上表面侧寿命控制区域72及第一下表面侧寿命控制区域74的寿命控制剂浓度分布的一例的图。
图2a是局部表示比较例的半导体装置150的上表面的图。
图2b是表示图2a中的z-z’截面的一例的图。
图3a是表示图1a中的a-a’截面的另一例的图。
图3b是表示图3a的c-c’截面中的上表面侧寿命控制区域72、第一下表面侧寿命控制区域74及第二下表面侧寿命控制区域75-1的寿命控制剂浓度分布的图。
图3c是表示图1a中的a-a’截面的另一例的图。
图4a是表示图1a中的a-a’截面的另一例的图。
图4b是表示图1a中的a-a’截面的另一例的图。
图5a是表示图1a中的a-a’截面的另一例的图。
图5b是表示图5a的d-d’截面中的上表面侧寿命控制区域72、第一下表面侧寿命控制区域74及第二下表面侧寿命控制区域75的寿命控制剂浓度分布的图。
图5c是表示图1a中的a-a’截面的另一例的图。
图5d是表示图1a中的a-a’截面的另一例的图。
图5e是表示图1a中的a-a’截面的另一例的图。
图6是表示在图1a的半导体装置100中，包含位于阱区11的外侧的边缘终端构造部96的上表面的一例的图。
图7a是以包含直到在Y轴方向正侧与晶体管部70相邻的相邻元件部80为止的方式来表示图1b所示的截面图的图。
图7b是以包含直到在Y轴方向正侧与晶体管部70相邻的相邻元件部80为止的方式来表示图3a所示的截面图的图。
图7c是以包含直到在Y轴方向正侧与晶体管部70相邻的相邻元件部80为止的方式来表示图5a所示的截面图的图。
图8是表示半导体基板10的上表面的构造的图。
图9是表示在俯视半导体基板10时，设置有上表面侧寿命控制区域72的范围的图。
图10是表示在俯视半导体基板10时，设置有第一下表面侧寿命控制区域74的范围的图。
图11是表示设置有第一下表面侧寿命控制区域74的范围的另一例的图。
图12是放大图11的区域A而得的俯视图。
图13是表示图12中的e-e’截面的一例的图。
图14是表示图11中的f-f’截面的一例的图。
符号说明
10···半导体基板、11···阱区、12···发射区、14···基区、15···接触区、16···蓄积区、18···漂移区、20···缓冲区、21···上表面、22···集电区、23···下表面、24···集电电极、25···连接部、29···延伸部分、30···虚设沟槽部、31···连接部分、32···虚设绝缘膜、34···虚设导电部、38···层间绝缘膜、39···延伸部分、40···栅极沟槽部、41···连接部分、42···栅极绝缘膜、44···栅极导电部、48···栅极流道、49···接触孔、50···栅极金属层、52···发射电极、54···接触孔、56···接触孔、60···第一台面部、62···第二台面部、64···第三台面部、70···晶体管部、72···上表面侧寿命控制区域、74···第一下表面侧寿命控制区域、75···第二下表面侧寿命控制区域、75-1···第二下表面侧寿命控制区域、75-2···第二下表面侧寿命控制区域、75-3···第二下表面侧寿命控制区域、75-4···第二下表面侧寿命控制区域、76···位置、77···端缘位置、78···尾部分、80···相邻元件部、81···二极管部、82···阴极区、83···延长区域、90···边界部、96···边缘终端构造部、97···保护环、97-1··保护环、97-2、保护环、97-3···保护环、97-4···保护环、98···半导体芯片、100···半导体装置、110···温度感测部、112···温度感测布线、114···温度测定用焊盘、116···栅极焊盘、118···发射极焊盘、120···有源部、140···外周端、150···半导体装置、152···第一终端区域、154···第二终端区域、162···场板、164···沟道截断环、166···电极、172···无控制剂区域、272···上表面侧寿命控制区域
具体实施方式
以下，通过发明的实施方式来说明本发明，但以下实施方式并不限定权利要求书所涉及的发明。此外，实施方式中所说明的特征的全部组合未必是发明的技术方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的两个主面中的一个面称为上表面，将另一面称为下表面。“上”、“下”的方向不限于重力方向或安装半导体装置时向基板等安装的方向。
在本说明书中，有利用X轴、Y轴及Z轴的直角坐标轴说明技术事项的情况。在本说明书中，将与半导体基板的上表面平行的面称为XY面，并将半导体基板的深度方向称为Z轴。
在各实施例中示出了将第一导电型设为N型并将第二导电型设为P型的例子，但是也可以将第一导电型设为P型，并将第二导电型设为N型。在该情况下，各实施例中的基板、层、区域等的导电型是彼此相反的极性。
图1a是局部地表示本实施方式的半导体装置100的上表面的图。本例的半导体装置100是具备晶体管部70和与晶体管部70相邻设置的相邻元件部80的半导体芯片。作为一例，晶体管部70和相邻元件部80沿Y轴方向并列地配置。晶体管部70和相邻元件部80可以在Y轴方向上交替地配置。晶体管部70和相邻元件部80可以在Y轴方向上相接地设置。晶体管部70包含IGBT等晶体管。相邻元件部80具有二极管部81。另外，相邻元件部80可以具有在Y轴方向上被二极管部81和晶体管部70夹在中间的边界部90。在图1a中示出相邻元件部80具有二极管部81和边界部90的例子。二极管部81包含与边界部90或晶体管部70相接地设置在半导体基板的上表面的FWD(Free Wheel Diode：续流二极管)等二极管。在图1a中示出芯片端部周边的芯片上表面，省略其他区域。
另外，在图1a中示出半导体装置100中的半导体基板的有源区，但是半导体装置100可以包围有源区而具有边缘终端构造部。有源区是指在将半导体装置100控制为导通状态的情况下流通有电流的区域。边缘终端构造部缓解半导体基板的上表面侧的电场集中。边缘终端构造部具有例如保护环、场板、降低表面电场及组合它们而成的构造。
本例的半导体装置100具备设置于半导体基板的内部且在半导体基板的上表面露出的栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14及接触区15。另外，本例的半导体装置100具备设置于半导体基板的上表面的上方的发射电极52和栅极金属层50。发射电极52和栅极金属层50彼此分离地设置。
在发射电极52和栅极金属层50与半导体基板的上表面之间设置有层间绝缘膜，但是在图1a中省略显示。接触孔56、接触孔49及接触孔54贯穿该层间绝缘膜地设置于本例的层间绝缘膜。
发射电极52通过接触孔56与虚设沟槽部30内的虚设导电部连接。可以在发射电极52与虚设导电部之间设置连接部25，所述连接部25由掺杂了杂质的多晶硅等具有导电性的材料形成。在连接部25与半导体基板的上表面之间设置有氧化膜等绝缘膜。
栅极金属层50通过接触孔49与栅极流道48接触。栅极流道48由掺杂了杂质的多晶硅等形成。栅极流道48在半导体基板的上表面与栅极沟槽部40内的栅极导电部连接。栅极流道48不与虚设沟槽部30内的虚设导电部连接。
本例的栅极流道48从接触孔49的下方设置到栅极沟槽部40的前端部。在栅极流道48与半导体基板的上表面之间设置有氧化膜等绝缘膜。在栅极沟槽部40的前端部，栅极导电部在半导体基板的上表面露出。栅极沟槽部40利用栅极导电部的所述露出的部分与栅极流道48接触。
发射电极52和栅极金属层50由包含金属的材料形成。例如，发射电极52的至少一部分的区域可以由铝或铝-硅合金形成。栅极金属层50的至少一部分的区域可以由铝或铝-硅合金形成。发射电极52及栅极金属层50可以在由铝等形成的区域的下层具有由钛或钛化合物等形成的势垒金属。另外，发射电极52和栅极金属层50可以在接触孔内具有由钨等形成的插塞。
一个以上的栅极沟槽部40和一个以上的虚设沟槽部30沿预定的排列方向(在本例中是Y轴方向)隔开预定间隔地排列。本例的栅极沟槽部40可以具有：两个延伸部分39，其沿与半导体基板的上表面平行且与排列方向垂直的延伸方向(在本例中是X轴方向)延伸；连接部分41，其将两个延伸部分39连接。优选将连接部分41的至少一部分设为曲线状。通过连接栅极沟槽部40的两个延伸部分39的端部，能够缓解延伸部分39的端部处的电场集中。栅极流道48可以在栅极沟槽部40的连接部分41与栅极导电部连接。
本例的虚设沟槽部30与栅极沟槽部40相同地，也可以在半导体基板的上表面具有U字形。即，本例的虚设沟槽部30可以具有沿延伸方向延伸的两个延伸部分29、将两个延伸部分29连接的连接部分31。
发射电极52设置在栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14及接触区15的上方。阱区11是第二导电型。作为一例，阱区11是P+型。本例的阱区11从有源区的端部起，朝向有源区的内侧设置在预先设定的范围内。本例的阱区11在俯视时与配置于有源区的端部的栅极金属层50和整个栅极流道48重叠地设置。阱区11可以在俯视时还设置在比栅极金属层50和栅极流道48更靠有源区的内侧的位置。阱区11的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40和虚设沟槽部30的、靠栅极金属层50侧的一部分的区域设置在阱区11。栅极沟槽部40和虚设沟槽部30的延伸方向上的端部的底被阱区11覆盖。
在晶体管部70，接触孔54设置在接触区15和发射区12的各区域的上方。在二极管部81，接触孔54设置在基区14的上方。在边界部90，接触孔54设置在接触区15和发射区12的各区域的上方。任一接触孔54都不设置在设置于X轴方向两端的基区14和阱区11的上方。
在与半导体基板的上表面平行的面内，沿Y轴方向与各沟槽部相接地设置有台面部。台面部可以是夹在相邻的两个沟槽部之间的半导体基板的部分，并且是从半导体基板的上表面起直到各沟槽部的最深的底部的深度为止的部分。可以将各沟槽部的延伸部分(39、29)设为一个沟槽部。即，可以将夹在两个延伸部分(39、29)之间的区域设为台面部。
在晶体管部70设置有第一台面部60。晶体管部70的台面部可以全部是第一台面部60。边界部90的台面部中的、在Y轴方向上配置在晶体管部70侧的一个以上的台面部是第一台面部60。在本说明书中，在如晶体管部70侧那样地称为预定部件侧的情况下，是指与该部件之间的距离近的一侧。另外，边界部90的台面部中的、在Y轴方向上配置在二极管部81侧的一个以上的台面部是第二台面部62。在二极管部81中，在夹在相邻的虚设沟槽部30之间的区域设置有第三台面部64。二极管部81的台面部可以全部是第三台面部64。
作为一例，在第一台面部60、第二台面部62及第三台面部64的各台面部中，在X轴方向的两端部，在半导体基板的上表面设置有第二导电型的基区14。本例的基区14是P-型。应予说明，图1a仅表示各台面部的X轴方向上的一个端部。
在第一台面部60的上表面与栅极沟槽部40相邻地设置有发射区12。发射区12可以从隔着第一台面部60沿X轴方向延伸的两个沟槽部中的一个沟槽部起沿Y轴方向延伸设置到另一个沟槽部。发射区12也设置在接触孔54的下方。在图1a中，以虚线表示在俯视半导体基板时与接触孔54重叠的发射区12的边界。
发射区12可以与虚设沟槽部30相接，也可以不与虚设沟槽部30相接。在本例中，发射区12与虚设沟槽部30相接。本例的发射区12是第一导电型。作为一例，本例的发射区12是N+型。
在第一台面部60的上表面设置有掺杂浓度比基区14高的第二导电型的接触区15。作为一例，本例的接触区15是P+型。在第一台面部60，发射区12和接触区15可以沿栅极沟槽部40的延伸方向交替地设置。接触区15可以从隔着第一台面部60沿X轴方向延伸的两个沟槽部中的一个沟槽部沿Y轴方向延伸设置到另一个沟槽部。接触区15也设置在接触孔54的下方。在图1a中，以虚线表示俯视半导体基板时与接触孔54重叠的接触区15的边界。
接触区15可以与栅极沟槽部40相接，也可以不与栅极沟槽部40相接。另外，接触区15可以与虚设沟槽部30相接，也可以不与虚设沟槽部30相接。在本例中，接触区15与虚设沟槽部30和栅极沟槽部40相接。
在第二台面部62的上表面设置有接触区15。设置于一个第二台面部62的上表面的接触区15的面积大于设置于一个第一台面部60的上表面的接触区15的面积。设置于一个第二台面部62的上表面的接触区15的面积可以大于设置于一个第三台面部64的上表面的接触区15的面积。在第二台面部62的X轴方向上的两端部设置有基区14。第二台面部62的上表面的接触区15可以设置在被夹在该两端部的基区14之间的整个区域。通过在第二台面部62设置大面积的接触区15，从而能够容易地进行关断时的载流子的抽出。
在第三台面部64的上表面，在X轴方向上的两端部设置有接触区15。另外，在第三台面部64的上表面，在被夹在设置于该两端部的接触区15之间的区域设置有基区14。基区14在X轴方向上可以设置在夹在该接触区15之间的整个区域。
在第三台面部64，接触区15和基区14从夹持第三台面部64的一个虚设沟槽部30横跨设置到另一个虚设沟槽部30。即，在半导体基板的上表面，第三台面部64的Y轴方向上的宽度与设置于第三台面部64的接触区15或基区14的Y轴方向上的宽度相等。
在第三台面部64可以设置发射区12，也可以不设置发射区12。在本例中，在第三台面部64不设置发射区12。
本例的半导体装置100在二极管部81设置有虚设沟槽部30。相邻的虚设沟槽部30各自的直线状的延伸部分29可以被连接部分31连接。本例的第三台面部64是夹在各虚设沟槽部30的延伸部分29之间的区域。
二极管部81在半导体基板的下表面侧具有第一导电型的阴极区82。作为一例，本例的阴极区82是N+型。在图1a中，以单点划线部来表示俯视半导体基板时设置有阴极区82的区域。二极管部81可以是将阴极区82投影到半导体基板的上表面而得的区域。另外，局部地设置有阴极区82的整个第三台面部64和与该第三台面部64相接的虚设沟槽部30可以都包含于二极管部81。将阴极区82投影于半导体基板的上表面而得的区域可以向X轴方向正侧与接触区15分开。
在半导体基板的下表面，在不设置阴极区82的区域可以设置有第二导电型的集电区。作为一例，本例的集电区是P+型。可以将二极管部81中的接触孔54的X轴方向上的端部投影到半导体基板的下表面而得的位置设置集电区。
晶体管部70是将集电区投影到半导体基板的上表面而得的区域中的、栅极沟槽部40沿Y轴方向以一定的周期配置的区域。在本例中，在Y轴方向上夹在二极管部81之间的区域，将离各二极管部81最近的栅极沟槽部40设为晶体管部70的Y轴方向上的两端。另外，将在Y轴方向上夹在晶体管部70与二极管部81之间的区域设为边界部90。边界部90可以具有夹在两个虚设沟槽部30之间的一个以上的台面部。在图1a中，与边界部90相接的栅极沟槽部40、以及比该栅极沟槽部40更靠Y轴方向正侧的区域是晶体管部70。可以在晶体管部70的Y轴方向正侧存在图1a未图示的边界部90。图1a的晶体管部70是从与Y轴方向正侧的边界部90(在未设置边界部90的情况下是二极管部81)相接的栅极沟槽部40起直到与Y轴方向负侧的边界部90(在未设置边界部90的情况下是二极管部81)相接的栅极沟槽部40为止的区域。应予说明，在图7a中对晶体管部70的Y轴方向上的范围进行详细说明。在各图中，有将X轴、Y轴、Z轴的各箭头所指的一侧作为正侧、将与箭头相反的一侧作为负侧进行说明的情况。正侧和负侧是指在该方向上相对的位置。
本例的半导体装置100在至少一部分的台面部具有蓄积区16。蓄积区16是设置于基区14的下方的N+型的区域。在图1a中，以虚线来表示俯视时设置有蓄积区16的范围。
对于本例的半导体装置100而言，包含寿命控制剂的上表面侧寿命控制区域72在半导体基板的深度方向(Z轴方向)上局部地设置。在图1a中，在俯视半导体基板时，以虚线部来表示设置有上表面侧寿命控制区域72的区域。
本例的上表面侧寿命控制区域72在半导体基板的上表面侧可以从晶体管部70沿Y轴方向连续地设置到相邻元件部80为止。即，上表面侧寿命控制区域72可以从晶体管部70中的与边界部90相接的区域起，遍及边界部90和二极管部81地沿Y轴方向连续地设置。
本例的上表面侧寿命控制区域72可以在X轴方向上设置在晶体管部70的至少一部分和相邻元件部80的至少一部分。上表面侧寿命控制区域72可以在X轴方向上设置在覆盖晶体管部70的至少一部分的第一台面部60、相邻元件部80的至少一部分的台面部的范围。上表面侧寿命控制区域72可以设置在不与栅极金属层50重叠的范围，也可以设置在与栅极金属层50重叠的范围。应予说明，在图7a中对上表面侧寿命控制区域72的Y轴方向上的范围进行详细说明。
另外，上表面侧寿命控制区域72在Y轴方向上可以设置在晶体管部70的一部分。另外，上表面侧寿命控制区域72可以设置于整个相邻元件部80。本例的上表面侧寿命控制区域72不设置在晶体管部70中的、在Y轴方向上与相邻元件部80分离的区域的一部分。上表面侧寿命控制区域72可以与相邻元件部80的Y轴方向上的整个范围以及在Y轴方向上与相邻元件部80相邻的两个晶体管部70的一部分连续地设置。
对于本例的半导体装置100而言，包含寿命控制剂的第一下表面侧寿命控制区域74在半导体基板的深度方向上局部地设置在上表面侧寿命控制区域72的下方。也就是说，第一下表面侧寿命控制区域74以半导体基板的上表面为基准，设置在比上表面侧寿命控制区域72更深的位置。俯视时设置有第一下表面侧寿命控制区域74的范围不限于与上表面侧寿命控制区域72重叠的范围。在图1a中，以虚线部来表示俯视半导体基板时设置有第一下表面侧寿命控制区域74的区域。寿命控制剂可以是载流子的复合中心且结晶缺陷，也可以是空穴、复合空穴、空穴及复合空穴与构成半导体基板10的元素的复合缺陷、错位、氦、氖等稀有气体元素、铂等金属元素等。通过将寿命控制剂注入到半导体基板，从而能够调整半导体基板中的载流子的寿命。
本例的第一下表面侧寿命控制区域74在Y轴方向上设置在整个晶体管部70和相邻元件部80的一部分。第一下表面侧寿命控制区域74可以设置在相邻元件部80中的、与晶体管部70相接的相邻区域。第一下表面侧寿命控制区域74从晶体管部70起连续地设置到相邻元件部80的该相邻区域。应予说明，在图7a中对第一下表面侧寿命控制区域74的Y轴方向上的范围进行详细说明。
在俯视半导体基板时，设置有上表面侧寿命控制区域72的区域内的沟槽部全部是虚设沟槽部30。在该情况下，在晶体管部70的在Y轴方向上的端部配置有一个以上的虚设沟槽部30。由此，即使在从上表面侧注入粒子束而形成上表面侧寿命控制区域72的情况下，也能够避免因粒子束给栅极沟槽部40的栅极绝缘膜带来损害。因此，通过将上表面侧寿命控制区域72内的沟槽部设为虚设沟槽部30，能够防止栅极阈值变动、栅极绝缘膜的破坏。
图1b是表示图1a中的a-a’截面的一例。a-a’截面是通过晶体管部70的发射区12、边界部90的接触区15及二极管部81的基区14的YZ面。本例的半导体装置100在a-a’截面中具有半导体基板10、层间绝缘膜38、发射电极52及集电电极24。发射电极52设置在半导体基板10的上表面21和层间绝缘膜38的上表面。
集电电极24设置在半导体基板10的下表面23。发射电极52和集电电极24由金属等导电材料设置。
半导体基板10可以是硅基板，也可以是碳化硅基板，还可以是氮化镓等氮化物半导体基板等。本例的半导体基板10是硅基板。
本例的半导体基板10具备第一导电型的漂移区18。作为一例，本例的漂移区18是N-型。漂移区18可以是半导体基板10中的其他未形成掺杂区域而残存的区域。即，漂移区18的掺杂浓度可以是半导体基板10的掺杂浓度。
在漂移区18的下方可以设置有第一导电型的缓冲区20。作为一例，本例的缓冲区20是N+型。缓冲区20的掺杂浓度可以高于漂移区18的掺杂浓度。缓冲区20可以作为防止从基区14的下表面侧扩散的耗尽层达到第二导电型的集电区22及第一导电型的阴极区82的场关断层而起作用。
二极管部81在缓冲区20的下方具有第一导电型的阴极区82。晶体管部70和边界部90在缓冲区20的下方具有第二导电型的集电区22。
阴极区82在半导体基板10的深度方向上设置在与集电区22相同的深度。通过将阴极区82设置在与集电区22相同的深度，从而在利用逆变器等电力转换电路而关断其他半导体装置100的晶体管部70的情况下，二极管部81可以作为流通有逆向导通的回流电流的续流二极管(FWD)而起作用。
集电区22可以沿Y轴方向延伸设置到边界部90。集电区22可以遍及整个边界部90而设置。本例的集电区22可以在边界部90沿Y轴方向延伸设置到离二极管部81最近的第二台面部62的下表面23侧的区域。通过使集电区22延伸到第二台面部62的下表面23，从而能够确保晶体管部70的发射区12与二极管部81的阴极区82之间的距离。另外，也能够确保边界部90的发射区12与二极管部81的阴极区82之间的距离。因此，能够防止从包含晶体管部70的发射区12和边界部90的发射区12的栅极构造部注入到漂移区18的电子向二极管部81的阴极区82流出。
在本例中，与阴极区82设置到第二台面部62的正下面的情况相比，也能够延长第二台面部62的接触区15与二极管部81的阴极区82之间的距离。由此，在二极管部81导通的情况下，能够抑制从掺杂浓度比基区14高的接触区15向阴极区82注入空穴。
在第一台面部60和第二台面部62，在漂移区18的上方可以设置第一导电型的蓄积区16。作为一例，本例的蓄积区16是N+型。蓄积区16与栅极沟槽部40相接地设置。蓄积区16可以与虚设沟槽部30相接，也可以不与虚设沟槽部30相接。
蓄积区16的掺杂浓度高于漂移区18的掺杂浓度。蓄积区16可以是蓄积有导电型与漂移区18相同的掺杂剂的区域。通过设置蓄积区16，能够提高载流子注入促进效果(IE效果)，并能够降低晶体管部70的导通电压。
在第一台面部60和第二台面部62，在蓄积区16的上方设置有第二导电型的基区14。基区14与栅极沟槽部40相接地设置。
在第一台面部60，在基区14与上表面21之间设置有发射区12。发射区12与栅极沟槽部40相接地设置。发射区12可以与虚设沟槽部30相接，也可以不与虚设沟槽部30相接。发射区12的掺杂浓度高于漂移区18的掺杂浓度。发射区12的掺杂剂的一例是砷(As)。
在第二台面部62，在蓄积区16的上方设置有第二导电型的接触区15。在第二台面部62，接触区15与栅极沟槽部40相接地设置。在第二台面部62可以不设置发射区12。
在第三台面部64，在漂移区18的上方可以设置有第一导电型的蓄积区16。另外，在第三台面部64，在蓄积区16的上方可以设置有基区14。在第三台面部64，可以不设置发射区12。
在上表面21设置有一个以上的栅极沟槽部40和一个以上的虚设沟槽部30。各沟槽部从上表面21起设置到漂移区18。在设置有发射区12、接触区15及蓄积区16中的至少任一个的区域中，各沟槽部也贯穿这些区域而达到漂移区18。沟槽部贯穿掺杂区域不限于按照在形成掺杂区域后形成沟槽部的顺序来制造。在形成沟槽部后在沟槽部之间形成掺杂区域的方法也包含在沟槽部贯穿掺杂区域的方法中。
栅极沟槽部40具有设置于上表面21的栅极沟槽、栅极绝缘膜42及栅极导电部44。栅极绝缘膜42覆盖栅极沟槽的内壁而形成。栅极绝缘膜42可以通过将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部设置在比栅极绝缘膜42更靠内侧的位置。栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。栅极沟槽部40的上表面21被层间绝缘膜38覆盖。
栅极导电部44包括隔着栅极绝缘膜42而与基区14对置的区域。如果向栅极导电部44施加预定电压，则在基区14中的与栅极沟槽相接的界面的表层，利用电子的反转层形成沟道。
在图1b中，虚设沟槽部30可以具有与栅极沟槽部40相同的构造。虚设沟槽部30具有设置于上表面21侧的虚设沟槽、虚设绝缘膜32及虚设导电部34。虚设绝缘膜32覆盖虚设沟槽的内壁而设置。虚设导电部34设置在虚设沟槽的内部，并且设置在比虚设绝缘膜32更靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设沟槽部30的上表面21被层间绝缘膜38覆盖。
本例的半导体装置100具有设置于半导体基板10的下表面23侧的第一下表面侧寿命控制区域74。本例的第一下表面侧寿命控制区域74从二极管部81的一部分起，遍及边界部90和晶体管部70地沿Y轴方向连续地设置。半导体基板10的下表面23侧是指比上表面侧寿命控制区域72更靠下方的区域。下表面23侧可以指半导体基板10的厚度方向上的比中央更靠下侧的一侧。也就是说，第一下表面侧寿命控制区域74可以设置在距半导体基板10的下表面23为半导体基板10的厚度T的1/2的范围。同样地，半导体基板10的上表面21侧可以指半导体基板10的厚度方向上的比中央更靠上侧的一侧。也就是说，半导体基板10的上表面21侧可以指距半导体基板10的上表面21为半导体基板10的厚度T的1/2的范围。第一下表面侧寿命控制区域74设置在二极管部81中的、与边界部90相接的区域，不设置在与边界部90分离的区域的至少一部分。即，第一下表面侧寿命控制区域74的在Y轴方向上的端部(在图1b中示出Y轴方向负侧的端部Krb)设置于二极管部81。
第一下表面侧寿命控制区域74可以在Y轴方向上从隔着晶体管部70的两个二极管部81中的一个二极管部81沿Y轴方向连续地设置到另一个二极管部81。在该情况下，第一下表面侧寿命控制区域74在Y轴方向上遍及整个晶体管部70地设置。应予说明，在图7a中对第一下表面侧寿命控制区域74的Y轴方向上的范围进行详细说明。
第一下表面侧寿命控制区域74可以设置在距下表面23为半导体基板10的厚度T的1/3的范围，也可以设置在距下表面23为半导体基板10的厚度T的1/4的范围。通过将第一下表面侧寿命控制区域74设置在深的位置，能够抑制晶体管部70的漏电流。
本例的半导体装置100在上表面21侧具有上表面侧寿命控制区域72。本例的上表面侧寿命控制区域72从晶体管部70的一部分起遍及边界部90和二极管部81地沿Y轴方向连续地设置。上表面侧寿命控制区域72设置在晶体管部70中的与边界部90相接的区域，不设置在与边界部90分离的区域的至少一部分。即，上表面侧寿命控制区域72的在Y轴方向上的端部(在图1b中示出Y轴方向正侧的端部Kls)设置于晶体管部70。上表面侧寿命控制区域72可以在Y轴方向上从夹着相邻元件部80的两个晶体管部70中的一个晶体管部70沿Y轴方向连续地设置到另一个晶体管部70。在该情况下，上表面侧寿命控制区域72在Y轴方向上遍及整个相邻元件部80而设置。
上表面侧寿命控制区域72可以设置在距上表面21为半导体基板10的厚度T的1/3的范围，也可以设置在距上表面21为半导体基板10的厚度T的1/4的范围。但是，上表面侧寿命控制区域72设置在比沟槽部的底部更深的位置。通过以上表面21为基准而将上表面侧寿命控制区域72设置在浅的位置，从而能够抑制从二极管部81的基区14向阴极区82注入空穴。因此，能够改善二极管部81的反向恢复特性。另外，能够防止在边界部90的漂移区18过剩地蓄积比二极管部81高浓度的载流子，并且能够防止边界部90处的开关时的破坏。
上表面侧寿命控制区域72和第一下表面侧寿命控制区域74在半导体基板10的深度方向上局部地设置。即，上表面侧寿命控制区域72和第一下表面侧寿命控制区域74与半导体基板10的其他区域相比，缺陷密度更高。寿命控制剂的一例是注入到预定深度位置的氦。通过注入氦，能够在半导体基板10的内部形成结晶缺陷。
通过将寿命控制剂注入半导体基板10，能够缩短产生于漂移区18的作为少数载流子的空穴的载流子寿命。另一方面，可能因结晶缺陷等带来晶体管部70的漏电流。因为上表面侧寿命控制区域72设置在以上表面21为基准沿半导体基板10的深度方向浅的位置，所以相比于第一下表面侧寿命控制区域74更容易带来晶体管部70的漏电流。因为本例的半导体装置100在晶体管部70中，除了与边界部90相接的区域以外都不存在上表面侧寿命控制区域72，所以相比于上表面侧寿命控制区域72存在于晶体管部70的整个Y轴方向的情况，能够抑制晶体管部70的漏电流。
另外，因为本例的半导体装置100在晶体管部70中，除了与边界部90相接的区域以外都不存在上表面侧寿命控制区域72，所以相比于上表面侧寿命控制区域72存在于晶体管部70的整个Y轴方向的情况，能够延长载流子寿命。因此，能够改善晶体管部70的导通电压和关断损耗的权衡。
除了上表面侧寿命控制区域72以外，在存在第一下表面侧寿命控制区域74的情况下，在漂移区18漂移的载流子的一部分在上表面侧寿命控制区域72和第一下表面侧寿命控制区域74这两者复合而消失。本例的半导体装置100通过调整第一下表面侧寿命控制区域74距下表面23的深度，能够调整从半导体基板10的下表面23侧注入的载流子的寿命。例如，如果缩短第一下表面侧寿命控制区域74与下表面23之间的距离，则因为从下表面23侧注入的载流子容易被捕捉到第一下表面侧寿命控制区域74，所以平均寿命缩短。因此，能够在将对晶体管部70中的漏电流影响大的上表面侧寿命控制区域72的浓度和深度位置维持在预定范围内的同时，改善晶体管部70的导通电压与关断损耗的权衡。应予说明，即使将第一下表面侧寿命控制区域74在Y轴方向上设置于整个晶体管部70，晶体管部70的特性也在导通电压与关断损耗的权衡的范围内变化。因此，晶体管部70的特性不会恶化。
端部R是二极管部81的在Y轴方向上的端部。在本例中，端部R是阴极区82与集电区22的边界部分。二极管部81可以在端部R具有与XZ面平行的端面。
宽度Wa是从上表面侧寿命控制区域72的在Y轴方向上的端部Kls起到端部R为止的Y轴方向上的宽度。寿命控制区域的端部是在Y轴方向上从漂移区18朝向寿命控制区域测定寿命控制剂的浓度分布的情况下，寿命控制剂的浓度开始高于漂移区18中的寿命控制剂的浓度的点。但是，在该点不清楚的情况下，也可以将寿命控制剂的浓度为寿命控制区域中峰值浓度的一半(或1/10)的位置作为端部。
宽度Wb是从第一下表面侧寿命控制区域74的端部Krb起到端部R为止的Y轴方向上的宽度。宽度Wa可以是宽度Wb的3倍以上且15倍以下。宽度Wa可以是90μm以上且150μm以下。宽度Wb可以是10μm以上且30μm以下。
本例的半导体装置100的第一下表面侧寿命控制区域74从晶体管部70起连续地设置到二极管部81，并且设置于整个晶体管部70和二极管部的一部分。因此，在二极管部81动作的情况下，能够抑制从晶体管部70的发射区12和边界部90的发射区12向二极管部81的阴极区82注入空穴。因此，能够改善二极管部81的反向恢复特性。
图1c是表示图1b的b-b’截面中的上表面侧寿命控制区域72和第一下表面侧寿命控制区域74的寿命控制剂浓度分布的一例的图。在图1c中，纵轴是表示寿命控制剂浓度的对数轴。横轴是表示半导体基板10的深度方向上的位置的线形轴。上表面侧寿命控制区域72是将氦离子从上表面21侧注入的例子。另外，第一下表面侧寿命控制区域74是将氦离子从下表面23侧注入的例子。在图1b中，以×标记来表示寿命控制区域的寿命控制剂浓度的峰值位置。在将氦离子等从上表面21侧注入的情况下，可以在比峰值位置更靠上表面21侧的位置分布比峰值浓度低的浓度的寿命控制剂。
在将氦离子从下表面23侧注入而形成第一下表面侧寿命控制区域74的情况下，可以在比峰值位置更靠下表面23侧的位置分布比峰值浓度低的浓度的寿命控制剂(寿命控制剂的尾部分)。第一下表面侧寿命控制区域74中的、该寿命控制剂的尾部分78-2是寿命控制剂的通过区域。尾部分78-2可以从寿命控制剂的注入面(在本例中是下表面23)起分布到峰值浓度的位置76-2为止。相对于此，也可以将第一下表面侧寿命控制区域74中的隔着寿命控制剂的峰值浓度位置76-2的前后的高浓度区域称为寿命控制剂的射程区域。射程区域可以包含从峰值浓度位置76-2起到浓度衰减为大致零的端缘位置77-2为止的区域。第一下表面侧寿命控制区域74的端缘位置77-2配置在比峰值位置76-2更靠上表面21侧的位置。
上表面侧寿命控制区域72也是同样的，在将氦离子从上表面21侧注入而形成上表面侧寿命控制区域72的情况下，可以在比峰值位置更靠上表面21侧的位置分布比峰值浓度低的浓度的寿命控制剂(寿命控制剂的尾部分78-1)。上表面侧寿命控制区域72中的、该寿命控制剂的尾部分78-1是寿命控制剂的通过区域。尾部分78-1可以从寿命控制剂的注入面(在本例中是上表面21)起分布到峰值浓度的位置76-1为止。相对于此，可以将上表面侧寿命控制区域72中的隔着寿命控制剂的峰值浓度位置76-1的前后的高浓度区域称为寿命控制剂的射程区域。射程区域可以包含从峰值浓度位置76-1起到浓度衰减为大致零的端缘位置77-1为止的区域。上表面侧寿命控制区域72的端缘位置77-1配置在比峰值位置76-1更靠下表面23侧的位置。
第一下表面侧寿命控制区域74的寿命控制剂浓度的峰值浓度P2可以高于上表面侧寿命控制区域72的峰值浓度P1，也可以低于上表面侧寿命控制区域72的峰值浓度P1。第一下表面侧寿命控制区域74的寿命控制剂浓度的峰值浓度P2可以高达上表面侧寿命控制区域72的寿命控制剂浓度的峰值浓度P1的2倍到5倍。
上表面侧寿命控制区域72的寿命控制剂浓度分布的宽度w1可以大于第一下表面侧寿命控制区域74的寿命控制剂浓度分布的宽度w2。宽度w1和w2可以是峰值浓度P1或峰值浓度P2的半峰全宽(FWHM)。或者，宽度w1和w2可以是峰值浓度P1或峰值浓度P2的10％的值的全宽(F10％WHM)。或者，宽度w1和w2可以是峰值浓度P1或峰值浓度P2的1％的值的全宽(F1％WHM)。
在宽度w1大于宽度w2的情况下，从上表面21起到峰值浓度P1的深度位置Dp1为止的距离可以大于从下表面23起到峰值浓度P2的深度位置Dp2为止的距离。相反地，在宽度w1小于宽度w2的情况下，从上表面21起到峰值浓度P1的深度位置Dp1为止的距离可以小于从下表面23起到峰值浓度P2的深度Dp2为止的距离。在峰值浓度的位置加深的情况下，如果在半导体基板10的深度方向上以大宽度形成寿命控制区域，则能够使复合中心的浓度分布平缓。由此，能够防止因施加电压的增加而漏电流突然增加的情况。
应予说明，图1c的纵轴所示的、上表面侧寿命控制区域72和第一下表面侧寿命控制区域74的浓度分布可以是氦浓度，也可以是通过氦注入而形成的结晶缺陷密度。结晶缺陷可以是晶格间氦、空穴、复合空穴等。通过这些结晶缺陷而形成载流子的复合中心。经由形成的复合中心的能级(陷阱能级)，促进载流子的复合。寿命控制剂浓度对应于陷阱能级密度。图1c的纵轴所示的、上表面侧寿命控制区域72和第一下表面侧寿命控制区域74的浓度分布可以是复合中心的浓度，也可以是复合中心的能级的密度。
第一下表面侧寿命控制区域74的峰值浓度的位置76-2可以位于比缓冲区20更靠上表面21侧的位置，也可以位于缓冲区20的内部。在本例中，第一下表面侧寿命控制区域74的峰值浓度的位置76-2位于比缓冲区20更靠上表面21侧的位置。
上表面侧寿命控制区域72的峰值浓度的位置76-1可以位于比沟槽部的底更靠下表面23侧的位置，也可以位于第一台面部60、第二台面部62或第三台面部64的内部。如上所述，第一台面部60、第二台面部62或第三台面部64是比沟槽部的底更靠上表面21侧的区域。在本例中，上表面侧寿命控制区域72的峰值浓度的位置位于比沟槽部的底更靠下表面23侧的位置。
上表面侧寿命控制区域72的峰值浓度的位置可以设置在半导体基板10的深度方向上的比中央(即，距上表面21为T/2的深度位置)更深的位置。在该情况下，上表面侧寿命控制区域72的尾部分78-1可以设置在比峰值浓度位置76-1更靠上表面21侧的位置。由此，能够特别地降低二极管部81的上表面21侧的蓄积载流子，能够达到软恢复。
在本例中，通过使第一下表面侧寿命控制区域74的寿命控制剂浓度P2高于上表面侧寿命控制区域72的寿命控制剂浓度P1，能够在维持对漏电流有影响的上表面侧寿命控制区域72的寿命控制剂浓度的同时，提高整个半导体基板10的寿命控制剂浓度。由此，能够在维持晶体管部70的漏电流特性的同时调整晶体管部70的导通电压与关断损耗的权衡。
图2a是局部表示比较例的半导体装置150的上表面的图。图2a的半导体装置150在下表面23侧未设置第一下表面侧寿命控制区域74。上表面侧寿命控制区域272在俯视半导体基板10时设置在与图1a相同的位置。
图2b是表示图2a中的z-z’截面的一例的图。如图2b所示，比较例的半导体装置150在下表面23侧未设置第一下表面侧寿命控制区域74。上表面侧寿命控制区域272在z-z’截面中设置在与图1b相同的位置。
因为比较例的半导体装置150未设置第一下表面侧寿命控制区域74，所以不能抑制二极管部81动作时从晶体管部70的发射极侧注入空穴，并且不能抑制注入的空穴流入阴极区82。另外，不能调整第一下表面侧寿命控制区域74的深度等。因此，不能改善晶体管部70的漏电流特性，另外，不能改善晶体管部70的导通电压与关断损耗的权衡。
图3a是表示图1a中的a-a’截面的另一例的图。图3a所示的半导体装置100与图1b所示的半导体装置100的不同点在于，在图1b所示的半导体装置100中还设置有第二下表面侧寿命控制区域75-1。另外，与图1b所示的半导体装置100的不同点还在于，第一下表面侧寿命控制区域74的端部Krb1在Y轴方向上设置于边界部90。
第二下表面侧寿命控制区域75-1设置于下表面23侧。第二下表面侧寿命控制区域75-1以下表面23为基准而设置在比第一下表面侧寿命控制区域74更深的位置。本例的第二下表面侧寿命控制区域75-1在深度方向上配置在第一下表面侧寿命控制区域74与上表面侧寿命控制区域72之间。第二下表面侧寿命控制区域75-1可以在俯视半导体基板10时与第一下表面侧寿命控制区域74重叠地设置。另外，第二下表面侧寿命控制区域75-1可以从晶体管部70沿Y轴方向连续地设置到相邻元件部80。本例的第二下表面侧寿命控制区域75-1的Y轴方向上的一个端部Klb2配置于晶体管部70，另一个端部Krb2配置于相邻元件部80。更具体而言，端部Krb2配置于二极管部81。
在本例的半导体装置100中，宽度Wb’是从第二下表面侧寿命控制区域75-1的在Y轴方向上的端部Krb2起到端部R为止的Y轴方向上的宽度。宽度Wc是从上表面侧寿命控制区域72的在Y轴方向上的端部Kls起到第二下表面侧寿命控制区域75-1的在Y轴方向上的端部Klb2为止的Y轴方向上的宽度。本例的端部Kls配置于晶体管部70。宽度Wtk是从第二下表面侧寿命控制区域75-1的在Y轴方向上的端部Klb2起到端部R为止的Y轴方向上的宽度。
如图3a所示，端部S是晶体管部70的在Y轴方向上的端部。在本例中，将在Y轴方向上离二极管部81最近地配置的栅极沟槽部40的、Y轴方向上的中央设置为端部S。将通过端部S的XZ面设为晶体管部70与相邻元件部80之间的边界。在本例的半导体装置100中，宽度Wt是从第二下表面侧寿命控制区域75-1的在Y轴方向上的端部Klb2起到端部S为止的Y轴方向上的宽度。宽度Wk是从第一下表面侧寿命控制区域74的在Y轴方向上的端部Krb1起到端部S为止的Y轴方向上的宽度。端部Krb1配置于相邻元件部80。
在本例的半导体装置100中，宽度Wa可以是宽度Wb’的3倍以上且15倍以下。宽度Wc可以是宽度Wa的0.1倍以上且0.3倍以下。宽度Wtk可以是宽度Wa的0.5倍以上且0.9倍以下。宽度Wt可以是宽度Wa的0.1倍以上且0.3倍以下。宽度Wk可以是宽度Wa的0.05倍以上且0.2倍以下。
在本例的半导体装置100中，宽度Wa可以是90μm以上且150μm以下。宽度Wb’可以是10μm以上且30μm以下。宽度Wc可以是20μm以上且30μm以下。宽度Wtk可以是80μm以上且120μm以下。宽度t可以是20μm以上且30μm以下。宽度Wk可以是10μm以上且20μm以下。
第二下表面侧寿命控制区域75-1在Y轴方向上可以从晶体管部70起连续地设置到相邻元件部80。第二下表面侧寿命控制区域75-1可以设置在晶体管部70的一部分和相邻元件部80的一部分。由此，在二极管部81动作的情况下，能够抑制从晶体管部70的发射区12和边界部90的发射区12向二极管部81的阴极区82注入空穴。因此，能够改善二极管部81的反向恢复特性，进而防止边界部90的开关破坏。
在晶体管部70中，第二下表面侧寿命控制区域75-1的端部Klb2在Y轴方向上所处的位置可以设置在比上表面侧寿命控制区域72的端部Kls更靠相邻元件部80(或者二极管部81)侧的位置。也就是说，在Y轴方向上，第二下表面侧寿命控制区域75-1设置于晶体管部70的长度比上表面侧寿命控制区域72设置于晶体管部70的长度小。通过将端部Klb2设置在比端部Kls更靠相邻元件部80侧的位置，从而在二极管部81动作的情况下，能够抑制从晶体管部70的发射区12和边界部90的发射区12向二极管部81的阴极区82注入空穴。因此，能够改善二极管部81的反向恢复特性，进而防止边界部90的开关破坏。
如图3a中r-r’线所示，集电区22可以设置在从端部Kls向端部Klb2的路径的延长线上。即，连结端部Kls和端部Klb2的直线可以与集电区22交叉。该直线可以还与第一下表面侧寿命控制区域74交叉。由于连结端部Kls和端部Klb2的直线被设置为与集电区22交叉，所以从晶体管部70的发射区12和边界部90的发射区12向二极管部81的阴极区82移动的空穴的一部分容易在第一下表面侧寿命控制区域74等寿命控制区域中复合而消失。因此，本例的半导体装置100能够抑制在二极管部81动作时从晶体管部70的发射区12和边界部90的发射区12向二极管部81的阴极区82注入空穴。因此，能够改善二极管部81的反向恢复特性，进而防止边界部90的开关破坏。
在端部S，如图3a所示，第一下表面侧寿命控制区域74和第二下表面侧寿命控制区域75-1可以在半导体基板10的深度方向上重叠。在Y轴方向上，在晶体管部70中的与边界部90相接的区域，第一下表面侧寿命控制区域74与第二下表面侧寿命控制区域75-1可以重叠。另外，在边界部90中的与晶体管部70相接的区域，第一下表面侧寿命控制区域74与第二下表面侧寿命控制区域75-1可以重叠。第一下表面侧寿命控制区域74与第二下表面侧寿命控制区域75-1可以在晶体管部70和边界部90这两者重叠。
本例的半导体装置100在端部S，第一下表面侧寿命控制区域74与第二下表面侧寿命控制区域75-1沿半导体基板10的深度方向重叠。因此，与在端部S，第一下表面侧寿命控制区域74与第二下表面侧寿命控制区域75-1沿半导体基板10的深度方向不重叠的情况相比，从晶体管部70的发射区12向二极管部81的阴极区82移动的空穴的一部分容易复合而消失。因此，相比于半导体装置100，能够改善二极管部81的反向恢复特性，进而防止边界部90的开关破坏。
在端部R，如图3a所示，第一下表面侧寿命控制区域74和第二下表面侧寿命控制区域75-1可以在半导体基板10的深度方向上不重叠。本例的半导体装置100的第二下表面侧寿命控制区域75-1从晶体管部70起遍及二极管部81地沿Y轴方向连续地设置。因此，即使不在端部R设置第一下表面侧寿命控制区域74，也因为存在第二下表面侧寿命控制区域75-1，所以能够抑制在二极管部81动作的情况下从晶体管部70的发射区12和边界部90的发射区12向二极管部81的阴极区82注入空穴。因此，能够改善二极管部81的反向恢复特性，进而防止边界部90的开关破坏。
第一下表面侧寿命控制区域74可以从晶体管部70起沿Y轴方向连续地设置到边界部90。第一下表面侧寿命控制区域74可以不设置在边界部90的与二极管部81相接的一部分以及二极管部81。由于第一下表面侧寿命控制区域74没有在边界部90设置于与二极管部81相接的区域，所以能够从边界部90的集电区22向二极管部81注入空穴。因此，能够使二极管部81的软恢复特性良好。
图3b是表示图3a的c-c’截面中的上表面侧寿命控制区域72、第一下表面侧寿命控制区域74及第二下表面侧寿命控制区域75-1的寿命控制剂浓度分布的图。在图3b中，纵轴是表示寿命控制剂浓度的对数轴。横轴是表示半导体基板10的深度方向上的位置的线形轴。上表面侧寿命控制区域72是将氦离子从上表面21侧注入的例子。另外，第一下表面侧寿命控制区域74是将氦离子从下表面23侧注入的例子。在图3a中，以×标记来表示寿命控制区域的寿命控制剂浓度的峰值位置。在将氦离子等从上表面21侧注入的情况下，可以在比峰值位置更靠上表面21侧的位置分布浓度比峰值浓度低的寿命控制剂。
如图3b所示，第一下表面侧寿命控制区域74的寿命控制剂浓度的峰值浓度P2可以高于第二下表面侧寿命控制区域75-1的寿命控制剂浓度的峰值值P3，所述第二下表面侧寿命控制区域75-1设置在比第一下表面侧寿命控制区域74更靠上表面21侧的位置。第一下表面侧寿命控制区域74的寿命控制剂浓度P2可以高达第二下表面侧寿命控制区域75-1的寿命控制剂浓度P3的2倍至5倍。
上表面侧寿命控制区域72的寿命控制剂浓度分布的宽度w1可以大于第二下表面侧寿命控制区域75-1的寿命控制剂浓度分布的宽度w3。第二下表面侧寿命控制区域75-1的寿命控制剂浓度分布的宽度w3可以大于第一下表面侧寿命控制区域74的寿命控制剂浓度分布的宽度w2。
应予说明，图3b的纵轴所示的、上表面侧寿命控制区域72、第一下表面侧寿命控制区域74及第二下表面侧寿命控制区域75-1的浓度分布可以是氦浓度，也可以是由氦注入而形成的结晶缺陷密度。结晶缺陷可以是晶格间氦、空穴、复合空穴等。通过这些结晶缺陷而形成载流子的复合中心。图3b的纵轴所示的、上表面侧寿命控制区域72、第一下表面侧寿命控制区域74及第二下表面侧寿命控制区域75-1的浓度分布可以是复合中心的浓度，也可以是复合中心的能级的密度。
第一下表面侧寿命控制区域74和第二下表面侧寿命控制区域75-1的峰值浓度的位置76-2、76-3可以位于比缓冲区20更靠上表面21侧的位置，也可以位于缓冲区20的内部。在本例中，第一下表面侧寿命控制区域74和第二下表面侧寿命控制区域75-1的峰值浓度的位置76-2、76-3位于比缓冲区20更靠上表面21侧的位置。
可以使第一下表面侧寿命控制区域74的寿命控制剂浓度P2高于第二下表面侧寿命控制区域75-1的寿命控制剂浓度P3。通过设置第二下表面侧寿命控制区域75-1，能够在不提高上表面侧寿命控制区域72的寿命控制剂浓度的情况下，提高整个半导体基板10的寿命控制剂浓度。因此，相比于图1b所示的半导体装置100，能够改善由上表面侧寿命控制区域72的寿命控制剂引起的晶体管部70的漏电流特性。另外，能够使晶体管部70的导通电压与关断损耗的权衡良好。
图3c是表示图1a中的a-a’截面的另一例的图。图3c所示的半导体装置100与图3a所示的半导体装置100的不同点在于，第二下表面侧寿命控制区域75-1的在Y轴方向上的端部Klb2设置于边界部90。即，本例的半导体装置100的第二下表面侧寿命控制区域75-1从边界部90起遍及二极管部81地沿Y轴方向连续地设置。在晶体管部70不设置第二下表面侧寿命控制区域75-1。第一下表面侧寿命控制区域74的在Y轴方向上的端部Krb1与图3a所示的半导体装置100相同地设置于边界部90。
在本例的半导体装置100中，宽度Wc’可以是宽度Wa的0.1倍以上且0.3倍以下。宽度Wtk’可以是宽度Wa的0.3倍以上且0.8倍以下。宽度Wt’可以是宽度Wa的0.1倍以上且0.3倍以下。宽度Wk’可以是宽度Wa的0.25倍以上且0.6倍以下。
在本例的半导体装置100中，宽度Wc’可以是50μm以上且70μm以下。宽度Wtk’可以是50μm以上且80μm以下。宽度Wt’可以是20μm以上且30μm以下。宽度Wk’可以是40μm以上且60μm以下。
如图3c所示，对于本例的半导体装置100而言，在边界部90，第一下表面侧寿命控制区域74与第二下表面侧寿命控制区域75-1在半导体基板10的深度方向上重叠。在边界部90，可以在与晶体管部70相接的晶体管侧区域设置第一下表面侧寿命控制区域74，而不设置第二下表面侧寿命控制区域75-1。在边界部90，可以在与二极管部81相接的二极管侧区域设置第二下表面侧寿命控制区域75-1，而不设置第一下表面侧寿命控制区域74。在边界部90，可以在晶体管侧区域与二极管侧区域之间的中间区域设置第一下表面侧寿命控制区域74和第二下表面侧寿命控制区域75-1这两者。因为本例的半导体装置100的第一下表面侧寿命控制区域74与第二下表面侧寿命控制区域75-1在边界部90沿Z轴方向重叠，所以从晶体管部70的发射区12和边界部90的发射区12向二极管部81的阴极区82移动的空穴的一部分复合而消失。因此，能够改善二极管部81的反向恢复特性。
本例的半导体装置100的第二下表面侧寿命控制区域75-1从边界部90起遍及二极管部81地沿Y轴方向连续地设置。因此，即使不将第一下表面侧寿命控制区域74设置于二极管部81，也能够抑制从晶体管部70的发射区12及边界部90的发射区12向二极管部81的阴极区82注入空穴。因此，与图3a所示的半导体装置100相同地能够改善二极管部81的反向恢复特性。
本例的半导体装置100与图3a所示的半导体装置100相同地，第二下表面侧寿命控制区域75-1的端部Klb2设置在比上表面侧寿命控制区域72的端部Kls，在Y轴方向上更靠二极管部81侧的位置。因此，与图3a所示的半导体装置100相同地能够改善二极管部81的反向恢复特性。
对于本例的半导体装置100而言，如图3c中r-r’线所示，集电区22设置在从端部Kls向端部Klb的路径的延长线上。因此，与图3a所示的半导体装置100相同地能够改善二极管部81的反向恢复特性。第一下表面侧寿命控制区域74也可以设置在该路径的延长线上。
本例的半导体装置100在端部R，第一下表面侧寿命控制区域74与第二下表面侧寿命控制区域75-1在Z轴方向不重叠。本例的半导体装置100从边界部90起遍及二极管部81地沿Y轴方向连续地设置第二下表面侧寿命控制区域75-1。因此，即使不将第一下表面侧寿命控制区域74设置于二极管部81，也能够抑制从晶体管部70的发射区12及边界部90的发射区12向二极管部81的阴极区82注入空穴。因此，与图3a所示的半导体装置100相同地能够改善二极管部81的反向恢复特性。
本例的半导体装置100与图3a所示的半导体装置100相同地，第一下表面侧寿命控制区域74可以从晶体管部70起沿Y轴方向连续地设置到边界部90的一部分的区域。第一下表面侧寿命控制区域74可以不设置在边界部90的一部分和二极管部81。由于第一下表面侧寿命控制区域74不设置在边界部90的一部分，所以不会妨碍从边界部90的集电区22向二极管部81注入空穴。因此，能够使二极管部81的软恢复特性良好。
图4a是表示图1a中的a-a’截面的另一例的图。图4a所示的半导体装置100与图3a所示的半导体装置100的不同点在于，第一下表面侧寿命控制区域74从晶体管部70起沿Y轴方向连续地设置到二极管部81中的与边界部90相接的一部分的区域。第一下表面侧寿命控制区域74的在Y轴方向上的端部Krb1和第二下表面侧寿命控制区域75-1的在Y轴方向上的端部Krb2配置于二极管部81。端部Krb1和端部Krb2在Y轴方向上的位置可以一致，也可以不同。
如图4a所示，对于本例的半导体装置100而言，在端部S和端部R这两者，第一下表面侧寿命控制区域74与第二下表面侧寿命控制区域75-1在半导体基板10的深度方向上重叠。本例的第一下表面侧寿命控制区域74与第二下表面侧寿命控制区域75-1在Y轴方向上，在晶体管部70中的与边界部90相接的区域、整个边界部90以及二极管部81中的与边界部90相接的区域沿Z轴方向重叠。因此，从晶体管部70和边界部90流向二极管部81的阴极区82的端部R的附近的空穴比图3a和图3c所示的半导体装置100更容易复合而消失。因此，相比于图3a和图3c所示的半导体装置100，能够改善二极管部81的反向恢复特性。
图4b是表示图1a中的a-a’截面的另一例的图。图4b所示的半导体装置100与图3c所示的半导体装置100的不同点在于，第一下表面侧寿命控制区域74从晶体管部70起沿Y轴方向连续地设置到二极管部81中的与边界部90相接的一部分的区域。第一下表面侧寿命控制区域74的在Y轴方向上的端部Krb1和第二下表面侧寿命控制区域75-1的在Y轴方向上的端部Krb2配置于二极管部81。端部Krb1和端部Krb2在Y轴方向上的位置可以一致，也可以不同。
本例的半导体装置100如图4b所示，第一下表面侧寿命控制区域74与第二下表面侧寿命控制区域75-1在端部R沿半导体基板10的深度方向重叠。本例的第一下表面侧寿命控制区域74与第二下表面侧寿命控制区域75-1在Y轴方向上，在边界部90中的与二极管部81相接的区域以及二极管部81中的与边界部90相接的区域，沿Z轴方向重叠。因此，从晶体管部70和边界部90流向二极管部81的阴极区82的端部R的附近的空穴相比于图3a和图3c所示的半导体装置100，更容易复合而消失。因此，相比于图3a和图3c所示的半导体装置100，能够改善二极管部81的反向恢复特性。
图5a是表示图1a中的a-a’截面的另一例的图。图5a所示的半导体装置100与图3a所示的半导体装置100的不同点在于，在Z轴方向上以不同的深度设置有多个第二下表面侧寿命控制区域75。图5a表示设置有四个第二下表面侧寿命控制区域75的一例。在本例中，从下表面23侧起依次将多个第二下表面侧寿命控制区域75设为第二下表面侧寿命控制区域75-1、75-2、75-3、75-4。
如图5a所示，各第二下表面侧寿命控制区域75在晶体管部70内具有端部Klb。设置于更靠下表面23侧的第二下表面侧寿命控制区域75的端部Klb相比于设置于更靠上表面21侧的第二下表面侧寿命控制区域75的端部Klb，可以在Y轴方向上设置于二极管部81侧。即，如图5a的虚线t-t’所示，配置于更靠下表面23侧的端部Klb可以在Y轴方向上更配置于二极管部81侧。
如图5a所示，各第二下表面侧寿命控制区域75在二极管部81内具有端部Krb。设置于更靠下表面23侧的第二下表面侧寿命控制区域75的端部Krb相比于设置于更靠上表面21侧的第二下表面侧寿命控制区域75的端部Krb，可以设置为更离开晶体管部70。即，如图5a的虚线u-u’所示，配置于更靠下表面23侧的端部Krb可以配置为在Y轴方向上更远离晶体管部70。
本例的半导体装置100的第二下表面侧寿命控制区域75的端部Klb设置在比上表面侧寿命控制区域72的端部Kls更靠二极管部81侧的位置。另外，多个第二下表面侧寿命控制区域75的多个端部Klb越接近下表面23，越设置于二极管部81侧。因此，能够抑制在二极管部81动作时，从晶体管部70的发射区12和边界部90的发射区12向二极管部81的阴极区82注入空穴。因此，能够改善二极管部81的反向恢复特性。应予说明，多个第二下表面侧寿命控制区域75的Y轴方向上的各长度可以彼此不同。
本例的半导体装置100的第一下表面侧寿命控制区域74的靠二极管部81侧的在Y轴方向上的端部Krb1设置于边界部90。本例的半导体装置100在端部S，第一下表面侧寿命控制区域74与两个以上的第二下表面侧寿命控制区域75在Z轴方向上重叠。在端部S，所有的(在本例中是4个)第二下表面侧寿命控制区域75可以在Z轴方向上重叠。在本例，因为设置有多个第二下表面侧寿命控制区域75，所以相比于图3a所示的半导体装置100，从晶体管部70的发射区12和边界部90的发射区12向二极管部81的阴极区82移动的空穴的一部分更容易复合而消失。因此，相比于图3a所示的半导体装置100，本例的半导体装置100能够改善二极管部81的反向恢复特性。
在本例中，与图3a和图3c所示的半导体装置100相同地，第一下表面侧寿命控制区域74可以从晶体管部70起沿Y轴方向连续地设置到边界部90。另外，第一下表面侧寿命控制区域74可以不设置在边界部90的与二极管部81相接的区域和二极管部81。由于第一下表面侧寿命控制区域74不设置在边界部90的一部分和二极管部81，所以能够从边界部90的集电区22向二极管部81注入空穴。因此，能够使二极管部81的软恢复特性良好。
图5b是表示图5a的d-d’截面中的上表面侧寿命控制区域72、第一下表面侧寿命控制区域74及多个第二下表面侧寿命控制区域75的寿命控制剂浓度分布的图。在图5b中，纵轴是表示寿命控制剂浓度的对数轴。横轴是表示半导体基板10的深度方向上的位置的线形轴。设置于下表面23侧的第一下表面侧寿命控制区域74的寿命控制剂浓度P2可以高于多个二下表面侧寿命控制区域75的寿命控制剂浓度P3-1、P3-2、P3-3、P3-4中的任一个，所述多个第二下表面侧寿命控制区域75设置在比第一下表面侧寿命控制区域74更靠上表面21侧的位置。另外，对于多个第二下表面侧寿命控制区域75而言，越是设置于更靠下表面23侧的第二下表面侧寿命控制区域75，寿命控制剂浓度P3可以越高。第一下表面侧寿命控制区域74的寿命控制剂浓度P2可以高达第二下表面侧寿命控制区域75的寿命控制剂浓度P3中的最大浓度(在本例中是P3-1)的2倍到5倍。
本例的半导体装置100可以使第一下表面侧寿命控制区域74的寿命控制剂浓度P2高于第二下表面侧寿命控制区域75的寿命控制剂浓度P3，并且越靠下表面23侧，使多个第二下表面侧寿命控制区域75的寿命控制剂浓度P3越高。本例的半导体装置100能够在维持容易影响漏电流的上表面侧寿命控制区域72的寿命控制剂浓度P1的同时，提高整个半导体基板10的寿命控制剂浓度。由此，能够在维持晶体管部70的漏电流特性的同时，调整晶体管部70的导通电压与关断损耗的权衡。
应予说明，多个第二下表面侧寿命控制区域75的寿命控制剂浓度P3只要从上表面21侧向下表面23侧整体地提高即可。即，也可以使第二下表面侧寿命控制区域75-3的寿命控制剂浓度P3-3高于第二下表面侧寿命控制区域75-2的寿命控制剂浓度P3-2等、局部颠倒寿命控制剂浓度的高低。多个第二下表面侧寿命控制区域75的寿命控制剂浓度P3中的、最靠下表面23侧的第二下表面侧寿命控制区域75-1的寿命控制剂浓度P3-1可以是最大值。多个第二下表面侧寿命控制区域75的寿命控制剂浓度P3中的、最靠上表面21侧的第二下表面侧寿命控制区域75-4的寿命控制剂浓度P3-4可以是最小值。
另外，寿命控制剂浓度的分布在各峰值浓度P3之间具有谷的部分。可以越靠下表面23侧而使寿命控制剂浓度的各谷的部分的浓度的极小值V3越高。而且，从设置于最靠下表面23侧的第一下表面侧寿命控制区域74的浓度的峰值P2起到下表面23之间的寿命控制剂浓度的极小值可以高于多个峰值P3之间的各谷的部分的浓度的极小值V3。
另外，对各谷的部分的浓度的极小值V3而言，只要下表面23侧的谷的部分的浓度整体地高于上表面21侧的谷的部分的浓度即可。即，可以使第二下表面侧寿命控制区域75-3与第二下表面侧寿命控制区域75-4之间的谷的部分的寿命控制剂浓度高于第二下表面侧寿命控制区域75-2与第二下表面侧寿命控制区域75-3之间的谷的部分的寿命控制剂浓度等、局部地颠倒寿命控制剂浓度的高低。多个谷的部分的寿命控制剂浓度V3中的、最靠下表面23侧的谷的寿命控制剂浓度V3-1可以是最大值。多个谷的部分的寿命控制剂浓度V3中的、最靠上表面21侧的谷的寿命控制剂浓度V3-4可以是最小值。
第二下表面侧寿命控制区域75-4的寿命控制剂浓度分布的宽度w3-4可以大于第二下表面侧寿命控制区域75-3的寿命控制剂浓度分布的宽度w3-3。第二下表面侧寿命控制区域75-3的寿命控制剂浓度分布的宽度w3-3可以大于第二下表面侧寿命控制区域75-2的寿命控制剂浓度分布的宽度w3-2。第二下表面侧寿命控制区域75-2的寿命控制剂浓度分布的宽度w3-2可以大于第二下表面侧寿命控制区域75-1的寿命控制剂浓度分布的宽度w3-1。第二下表面侧寿命控制区域75-1的寿命控制剂浓度分布的宽度w3-1可以大于第一下表面侧寿命控制区域74的寿命控制剂浓度分布的宽度w2。上表面侧寿命控制区域72的寿命控制剂浓度分布的宽度w1可以大于第二下表面侧寿命控制区域75-4的寿命控制剂浓度分布的宽度w3-4。上表面侧寿命控制区域72的寿命控制剂浓度分布的宽度w1可以大于第二下表面侧寿命控制区域75-3的寿命控制剂浓度分布的宽度w3-3，且小于第二下表面侧寿命控制区域75-4的寿命控制剂浓度分布的宽度w3-4。上表面侧寿命控制区域72的寿命控制剂浓度分布的宽度w1可以大于第二下表面侧寿命控制区域75-2的寿命控制剂浓度分布的宽度w3-2，且小于第二下表面侧寿命控制区域75-3的寿命控制剂浓度分布的宽度w3-3。上表面侧寿命控制区域72的寿命控制剂浓度分布的宽度w1可以大于第二下表面侧寿命控制区域75-1的寿命控制剂浓度分布的宽度w3-1，且小于第二下表面侧寿命控制区域75-2的寿命控制剂浓度分布的宽度w3-2。
图5c是表示图1a中的a-a’截面的另一例的图。图5c所示的半导体装置100与图5a所示的半导体装置100的不同点在于，2个以上的第二下表面侧寿命控制区域75的在Y轴方向上的端部Klb分别设置于边界部90。所有的第二下表面侧寿命控制区域75的在Y轴方向上的端部Klb可以设置于边界部90。
本例的半导体装置100的第一下表面侧寿命控制区域74与多个第二下表面侧寿命控制区域75在边界部90沿Z轴方向重叠。在本例中，也与图5a所示的半导体装置100相同地，从晶体管部70的发射区12和边界部90的发射区12向二极管部81的阴极区82移动的空穴的一部分在各寿命控制区域中复合而消失。因此，本例的半导体装置100与图5a所示的半导体装置100相同地能够改善二极管部81的反向恢复特性。
图5d是表示图1a中的a-a’截面的另一例的图。图5d所示的半导体装置100与图5a所示的半导体装置100的不同点在于，第一下表面侧寿命控制区域74从晶体管部70起遍及二极管部81地沿Y轴方向连续地设置。
本例的半导体装置100如图5d所示，第一下表面侧寿命控制区域74与第二下表面侧寿命控制区域75从晶体管部70起遍及二极管部81地沿Z轴方向重叠。因此，从晶体管部70的发射区12和边界部90的发射区12向二极管部81的阴极区82移动的空穴的一部分容易复合而消失。因此，相比于图5a和图5c所示的半导体装置100，能够改善二极管部81的反向恢复特性。本例的第一下表面侧寿命控制区域74在二极管部81内具有Y轴方向上的端部Krb1。端部Krb1相比于各第二下表面侧寿命控制区域75的端部Krb，可以配置为更远离晶体管部70。也就是说，在二极管部81，与各第二下表面侧寿命控制区域75相比，第一下表面侧寿命控制区域74可以在Y轴方向上设置得更长。
图5e是表示图1a中的a-a’截面的另一例的图。图5e所示的半导体装置100与图5c所示的半导体装置100的不同点在于，第一下表面侧寿命控制区域74从晶体管部70起遍及二极管部81地沿Y轴方向连续地设置。
本例的半导体装置100如图5e所示，第一下表面侧寿命控制区域74和第二下表面侧寿命控制区域75-1从边界部90起遍及二极管部81地沿Z轴方向重叠。因此，相比于图5a和图5c所示的半导体装置100，从晶体管部70的发射区12和边界部90的发射区12向二极管部81的阴极区82移动的空穴的一部分更容易复合而消失。因此，相比于图5a和图5c所示的半导体装置100，能够改善二极管部81的反向恢复特性。
图6是表示在图1a中的半导体装置100包含位于阱区11的外侧的边缘终端构造部96的上表面的一例的图。端部E是阱区11的X轴方向负侧的端部，并且是边缘终端构造部96的X轴方向正侧的端部。另外，端部F是边缘终端构造部96的X轴方向负侧的端部。端部F可以是包含半导体装置100的半导体芯片的外周端。在图6中，X轴方向负侧是指半导体芯片的外周端侧，X轴方向正侧是指半导体芯片的中央侧。
可以在边缘终端构造部96设置保护环97。在本例中，保护环97是P+型。保护环97是为了晶体管部70的耐压维持而设置的。保护环97可以沿晶体管部70和相邻元件部80的排列方向延伸地设置在阱区11的X轴方向负侧。另外，保护环97可以在俯视半导体基板10时沿X轴方向设置有多个。在图6中，明确表示了保护环97-1至保护环97-4这4个保护环，但是也可以设置4个以上。在本例中，保护环97-4是保护环97中的、设置于X轴方向的最靠负侧的保护环。
端部G是上表面侧寿命控制区域72、第一下表面侧寿命控制区域74及第二下表面侧寿命控制区域75的X轴方向负侧的端部。端部G可以设置在俯视半导体基板10时设置于X轴方向的最靠负侧的保护环97-4与在X轴方向正侧和保护环97-4相邻的保护环97-3的在X轴方向之间。
如图6所示，上表面侧寿命控制区域72、第一下表面侧寿命控制区域74及第二下表面侧寿命控制区域75可以在阱区11外，沿X轴方向设置为预先设定的长度L。在图6的例子中，端部E到端部G为止的在X轴方向上的距离是L。长度L可以大于半导体基板10的厚度T。长度L可以是厚度T的1.2倍以上。由于长度L大于厚度T，所以能够维持晶体管部70的耐压。
在图6中，为了容易理解，示出使上表面侧寿命控制区域72、第一下表面侧寿命控制区域74及第二下表面侧寿命控制区域75的端部G在X轴方向上的位置不同，但是在俯视半导体基板10时可以一致。另外，在俯视半导体基板10时，上表面侧寿命控制区域72、第一下表面侧寿命控制区域74及第二下表面侧寿命控制区域75的端部G在X轴方向上的位置可以不一致。即，上表面侧寿命控制区域72、第一下表面侧寿命控制区域74及第二下表面侧寿命控制区域75可以从端部E起，在阱区11外沿X轴方向设置为彼此不同的长度。
另外，在图6中，为了容易理解，示出使第一下表面侧寿命控制区域74的Y轴方向负侧的端部与第二下表面侧寿命控制区域75的Y轴方向负侧的端部在Y轴方向上的位置不同，但是在俯视半导体基板10时可以一致。另外，在俯视半导体基板10时，第一下表面侧寿命控制区域74的Y轴方向负侧的端部与第二下表面侧寿命控制区域75的Y轴方向负侧的端部在Y轴方向上的位置可以不同。
图7a是以包含直到在Y轴方向上隔着晶体管部70的两个相邻元件部80-1、80-2为止的方式来表示图1b所示的截面图的图。晶体管部70和相邻元件部80-2的构造与图1b所示的构造相同。也就是说，上表面侧寿命控制区域72-2从晶体管部70中的与相邻元件部80-2相邻的一部分的区域起，遍及相邻元件部80-2地沿Y轴方向连续地设置。
相邻元件部80-1和与相邻元件部80-1相接的晶体管部70的区域中的各寿命控制区域具有将相邻元件部80-2和与相邻元件部80-2相接的晶体管部70的区域中的各寿命控制区域沿Y轴方向反转而得的构造。也就是说，上表面侧寿命控制区域72-1从晶体管部70中的与相邻元件部80-1相接的一部分的区域起，遍及相邻元件部80-1地沿Y轴方向连续地设置。另外，图7a所示的半导体装置100的第一下表面侧寿命控制区域74从相邻元件部80-1起沿Y轴方向以宽度Wbb连续地设置到相邻元件部80-2。应予说明，相邻元件部80-2和与相邻元件部80-1相接的晶体管部70的区域中的各寿命控制区域的构造可以与图1a至图6中说明的任一方式的半导体装置100相同。在该情况下，相邻元件部80-1和与相邻元件部80-1相接的晶体管部70的区域中的各寿命控制区域也具有使相邻元件部80-2和与相邻元件部80-2相接的晶体管部70的区域中的各寿命控制区域沿Y轴方向反转而得的构造。
上表面侧寿命控制区域72-1在晶体管部70具有端部Krs。上表面侧寿命控制区域72-2在晶体管部70具有端部Kls。在Y轴方向上，在端部Krs与端部Kls之间的晶体管部70不设置上表面侧寿命控制区域72。
宽度WI是晶体管部70的Y轴方向上的宽度。晶体管部70的宽度WI是从晶体管部70与相邻元件部80-1之间的边界起到晶体管部70与相邻元件部80-2之间的边界为止的宽度。作为一例，宽度WI是1500μm。
宽度Ws是在晶体管部70中、从端部Krs到端部Kls为止的Y轴方向上的宽度。设置于半导体基板10的上表面21侧的上表面侧寿命控制区域72可以带来晶体管部70的漏电流。在本例中，宽度Ws可以是宽度WI的95％以上且99％以下。即，上表面侧寿命控制区域72可以不设置在宽度WI的大半。由此，能够抑制晶体管部70的漏电流。
第一下表面侧寿命控制区域74沿Y轴方向遍及宽度Wbb地设置。宽度Wbb可以是宽度WI的105％以上且120％以下。即，第一下表面侧寿命控制区域74可以在Y轴方向上设置在包含晶体管部70的范围且晶体管部70的宽度WI以上的宽度的范围。设置于半导体基板10的下表面23侧的第一下表面侧寿命控制区域74相比于上表面侧寿命控制区域72，给晶体管部70的漏电流带来的影响更小。因此，通过遍及晶体管部70的整个Y轴方向地设置第一下表面侧寿命控制区域74，从而能够在抑制晶体管部70的漏电流的增大的同时，调整整个半导体基板10的寿命控制剂的量。
图7b是以包含直到在Y轴方向上隔着晶体管部70的两个相邻元件部80-1、80-2为止的方式来表示图3a所示的截面图的图。在本例中，晶体管部70和相邻元件部80-2的各寿命控制区域的构造与图3a所示的构造相同。另外，晶体管部70和相邻元件部80-1的各寿命控制区域具有将晶体管部70和相邻元件部80-2的各寿命控制区域沿Y轴方向反转而得的构造。图7b所示的半导体装置100与图7a所示的半导体装置100的不同点在于，还设置有第二下表面侧寿命控制区域75-1a、75-1b。另外，图7b所示的半导体装置100与图7a所示的半导体装置100的不同点在于，第一下表面侧寿命控制区域74的端部Klb1和端部Krb1在Y轴方向上设置于边界部90。
在本例中，第二下表面侧寿命控制区域75-1b的端部Klb2在Y轴方向上设置于晶体管部70。另外，第二下表面侧寿命控制区域75-1b的端部Krb2在Y轴方向上设置于二极管部81-2。另外，第二下表面侧寿命控制区域75-1a的端部Krb2在Y轴方向上设置于晶体管部70。另外，第二下表面侧寿命控制区域75-1a的端部Klb2在Y轴方向上设置于二极管部81-1。
各第二下表面侧寿命控制区域75-1可以以下表面23为基准设置在比第一下表面侧寿命控制区域74更深的位置。各第二下表面侧寿命控制区域75-1可以从晶体管部70起沿Y轴方向连续地设置到二极管部81。各第二下表面侧寿命控制区域75-1可以在Y轴方向上设置在晶体管部70的一部分和相邻元件部80的一部分。第二下表面侧寿命控制区域75-1b的端部Klb2相比于上表面侧寿命控制区域72-2的端部Kls，可以设置在排列方向(Y轴方向)上的相邻元件部80-2侧。第二下表面侧寿命控制区域75-1a的端部Krb2相比于上表面侧寿命控制区域72-1的端部Krs，可以设置在排列方向(Y轴方向)上的相邻元件部80-1侧。
本例的半导体装置100的第二下表面侧寿命控制区域75-1在Y轴方向上从晶体管部70起连续地设置到相邻元件部80，并且设置于晶体管部70的一部分和相邻元件部80的一部分。因此，能够抑制在二极管部81动作的情况下从晶体管部70的发射区12和边界部90的发射区12向二极管部81的阴极区82注入空穴。因此，能够改善二极管部81的反向恢复特性。
宽度Wbb’是从第一下表面侧寿命控制区域74的端部Klb1起到端部Krb1为止的Y轴方向上的宽度。本例的第一下表面侧寿命控制区域74的端部Klb1和端部Krb1在Y轴方向上设置于边界部90。因此，宽度Wbb’小于图7a所示的半导体装置100中的宽度Wbb。
在各端部S，第一下表面侧寿命控制区域74与第二下表面侧寿命控制区域75-1可以在半导体基板10的深度方向上重叠。对于本例的半导体装置100而言，因为在端部S，第一下表面侧寿命控制区域74与第二下表面侧寿命控制区域75-1沿半导体基板10的深度方向重叠，所以从晶体管部70的发射区12和边界部90的发射区12向二极管部81的阴极区82移动的空穴的一部分复合而消失。因此，能够改善二极管部81的反向恢复特性。
在各端部R，第一下表面侧寿命控制区域74与第二下表面侧寿命控制区域75-1可以不在半导体基板10的深度方向上重叠。本例的半导体装置100的第二下表面侧寿命控制区域75-1从晶体管部70起遍及二极管部81地沿Y轴方向连续地设置。因此，即使第一下表面侧寿命控制区域74没有沿Y轴方向从晶体管部70起设置到二极管部81，也因为存在第二下表面侧寿命控制区域75-1而能够抑制从晶体管部70的发射区12和边界部90的发射区12向二极管部81的阴极区82注入空穴。
图7c是以包含直到在Y轴方向上隔着晶体管部70的两个相邻元件部80-1、80-2为止的方式来表示图5a所示的截面图的图。在本例中，晶体管部70和相邻元件部80-2的各寿命控制区域的构造与图5a所示的构造相同。另外，晶体管部70和相邻元件部80-1的各寿命控制区域具有将晶体管部70和相邻元件部80-2的各寿命控制区域沿Y轴方向反转而得的构造。图7c所示的半导体装置100与图7b所示的半导体装置100的不同点在于，第二下表面侧寿命控制区域75以下表面23为基准，沿Z轴方向在不同深度设置多个。图7c表示设置4个第二下表面侧寿命控制区域75的一例。
对于第二下表面侧寿命控制区域75而言，如图7c所示，设置于下表面23侧的第二下表面侧寿命控制区域75-1可以比设置于上表面21侧的第二下表面侧寿命控制区域75-4设置于更靠近排列方向(Y轴方向)上的相邻元件部80侧的位置。即，第二下表面侧寿命控制区域75在晶体管部70中的端部Klb越靠下表面23侧，在Y轴方向上可以设置于越靠近相邻元件部80侧的位置。另外，第二下表面侧寿命控制区域75在二极管部81中的端部Krb越靠下表面23侧，在Y轴方向上可以设置于越靠近相邻元件部80侧的位置。
对于本例的半导体装置100而言，第二下表面侧寿命控制区域75的端部Klb设置在比上表面侧寿命控制区域72的端部Kls更靠二极管部81侧的位置。另外，多个第二下表面侧寿命控制区域75的多个端部Klb越靠近下表面23就越设置于二极管部81侧。因此，能够抑制在二极管部81动作时从晶体管部70的发射区12和边界部90的发射区12向二极管部81的阴极区82注入空穴。因此，能够改善二极管部81的反向恢复特性。
本例的半导体装置100的多个第二下表面侧寿命控制区域75沿Z轴方向以不同的深度设置有4个。因此，相比于图7b所示的半导体装置100，从晶体管部70的发射区12和边界部90的发射区12向二极管部81的阴极区82移动的空穴的一部分更容易复合而消失。因此，本例的半导体装置100比图7b所示的半导体装置100更能够改善二极管部81的反向恢复特性。应予说明，多个第二下表面侧寿命控制区域75的在Y轴方向上的各长度可以彼此不同。
图8是表示半导体基板10的上表面的构造的图。在本说明书中，将俯视时半导体基板10的外周的端部设为外周端140。俯视是指与Z轴平行地从半导体基板10的上表面侧观察的情况。
半导体装置100具备有源部120和边缘终端构造部96。有源部120是在将半导体装置100控制为导通状态的情况下在半导体基板10的上表面与下表面之间流通主电流的区域。也就是说，是从半导体基板10的上表面向下表面、或从下表面向上表面在半导体基板10的内部沿深度方向流通电流的区域。有源部120也可以被设为在俯视半导体基板10时设置有发射电极的区域、以及被设置有发射电极的区域夹在中间的区域。
在有源部120设置有晶体管部70和相邻元件部80。在图8中仅示出二极管部81作为相邻元件部80，但是也可以在二极管部81与晶体管部70之间设置边界部90。在各俯视图中，有时将晶体管部70的区域标注记号I，并将二极管部81的区域标注记号F。如图8所示，晶体管部70和二极管部81可以沿Y轴方向交替地配置。
在各二极管部81，在与半导体基板10的下表面23相接的区域设置有阴极区82。在图8中，以实线表示设置有阴极区82的区域。在半导体装置100中，与半导体基板10的下表面23相接的区域中的除阴极区82以外的区域是P+型的集电区。
二极管部81是将阴极区82沿Z轴方向投影而得的区域。在本说明书中，将沿Z轴方向投影阴极区82而得的区域沿X轴方向延伸到有源部120的端部或栅极流道48的延长区域83也包含于二极管部81。在有源部120，在Y轴方向上的两端可以设置晶体管部70。
边缘终端构造部96在半导体基板10的上表面设置在有源部120与半导体基板10的外周端140之间。边缘终端构造部96可以在半导体基板10的上表面以包围有源部120的方式配置为环状。本例的边缘终端构造部96沿半导体基板10的外周端140地配置。
在半导体基板10的上表面，在边缘终端构造部96与有源部120之间设置有栅极金属层50。在栅极金属层50与半导体基板10之间设置有层间绝缘膜，但在图8中省略图示。
栅极金属层50在俯视半导体基板10时可以以包围有源部120的方式设置。栅极金属层50与设置于有源部120外的栅极焊盘116电连接。栅极焊盘116可以配置在栅极金属层50与有源部120之间。在栅极金属层50与有源部120之间可以设置与发射电极电连接的发射极焊盘118等焊盘。栅极金属层50与晶体管部70电连接，并且向晶体管部70供给栅极电压。
栅极流道48与栅极金属层50和晶体管部70的栅极电极电连接。栅极流道48可以沿栅极金属层50地设置。本例的栅极流道48以包围有源部120的方式沿栅极金属层50设置。栅极流道48可以以与栅极金属层50重叠的方式设置。在该情况下，在栅极流道48与栅极金属层50之间可以设置层间绝缘膜。利用设置于层间绝缘膜的接触孔将栅极流道48与栅极金属层50连接。
栅极流道48可以延伸设置到有源部120的上方。通过将栅极流道48设置到有源部120的上方，从而能够抑制供给到与栅极金属层50分离的区域的栅极电压的延迟和衰减。至少一个栅极流道48可以沿Y轴方向横穿有源部120地设置。也就是说，有源部120可以沿X轴方向被栅极流道48分割。在有源部120的各分割区域，晶体管部70和二极管部81沿Y轴方向交替地配置。
本例的半导体装置100具备温度感测部110、温度感测布线112和温度测定用焊盘114。温度感测部110设置于有源部120的上方。温度感测部110在俯视半导体基板10时可以设置于有源部120的中央。温度感测部110检测有源部120的温度。温度感测部110可以是由单晶硅或多晶硅形成的PN型温度感测二极管。
在俯视半导体基板10时，温度感测布线112设置于有源部120的上方。温度感测布线112与温度感测部110连接。温度感测布线112在半导体基板10的上表面延伸到有源部120与外周端140之间的区域，并与温度测定用焊盘114连接。温度感测布线112可以包含与PN型温度感测二极管的P型层电连接的阳电极的布线112-1和与PN型温度感测二极管的N型层电连接的阴电极的布线112-2。温度测定用焊盘114可以包含阳极焊盘114-1和阴极焊盘114-2。
在图8中，省略各寿命控制区域。设置有各寿命控制区域的范围与图1a到图7c中所说明的任一半导体装置100相同。
图9是表示在俯视半导体基板10时设置有上表面侧寿命控制区域72的范围的图。在图9中，在设置有上表面侧寿命控制区域72的范围内标注斜线的阴影线。应予说明，在图9中，省略图8所示的符号的一部分，但除上表面侧寿命控制区域72以外的结构与图8中说明的例子相同。
上表面侧寿命控制区域72的Y轴方向上的范围与图1a至图7c中所说明的任一半导体装置100相同。在X轴方向上，上表面侧寿命控制区域72可以与整个二极管部81重叠。另外，上表面侧寿命控制区域72可以与延长区域83的至少一部分重叠。在图9的例子中，上表面侧寿命控制区域72与整个延长区域83重叠。
上表面侧寿命控制区域72可以在X轴方向上延伸设置到与栅极金属层50重叠的位置。上表面侧寿命控制区域72也可以设置在与边缘终端构造部96重叠的位置。本例的上表面侧寿命控制区域72的X轴方向上的端部配置在边缘终端构造部96。通过将上表面侧寿命控制区域72设置到在X轴方向上比阴极区82更靠外侧的位置，从而能够抑制从边缘终端构造部96等流向阴极区82的载流子。
图10是表示在俯视半导体基板10时，设置有第一下表面侧寿命控制区域74的范围的图。在图10中，在设置有第一下表面侧寿命控制区域74的范围标注斜线的阴影线。第一下表面侧寿命控制区域74的Y轴方向上的范围与图1a至图7c中所说明的任一半导体装置100相同。
在X轴方向上，第一下表面侧寿命控制区域74设置到比上表面侧寿命控制区域72更靠外侧的位置。在本例中，外侧是指靠近外周端140的一侧。第一下表面侧寿命控制区域74在俯视时可以设置于整个半导体基板10。通过在宽广的范围设置第一下表面侧寿命控制区域74，从而能够抑制从边缘终端构造部96等流向阴极区82的载流子。
图11是表示设置有第一下表面侧寿命控制区域74的范围的另一例的图。第一下表面侧寿命控制区域74的Y轴方向上的范围与图1b等所示的例子相同。也就是说，第一下表面侧寿命控制区域74在Y轴方向上设置在二极管部81的与晶体管部70(或边界部90)相接的区域，但不设置在二极管部81的与晶体管部70(或边界部90)分离的区域。如图1b等所示，在Y轴方向上，设置有第一下表面侧寿命控制区域74的范围与设置有上表面侧寿命控制区域72的范围局部重叠。
在Y轴方向上，第一下表面侧寿命控制区域74也可以设置于边缘终端构造部96。第一下表面侧寿命控制区域74也可以设置到外周端140。在X轴方向上，第一下表面侧寿命控制区域74的范围可以与上表面侧寿命控制区域72的范围相同，也可以比上表面侧寿命控制区域72的范围更宽。在X轴方向上，第一下表面侧寿命控制区域74也可以设置到外周端140。
图12是放大图11的区域A而得的俯视图。区域A包含有源部120的在Y轴方向上的端部。在有源部120的在Y轴方向上的端部设置有晶体管部70。在本例中，在Y轴方向上的晶体管部70与栅极金属层50之间设置有第一终端区域152和第二终端区域154。半导体装置100也可以仅具备第一终端区域152和第二终端区域154中的一者。在第一终端区域152和第二终端区域154中，在半导体基板10的下表面23设置有集电区22。
图13是表示图12中的e-e’截面的一例的图。e-e’截面是包含栅极金属层50、第一终端区域152、第二终端区域154及晶体管部70的YZ截面。
第二终端区域154在Y轴方向上与晶体管部70相接。第二终端区域154设置有沿Y轴方向排列的多个虚设沟槽部30。第二终端区域154可以设置有第二台面部62。也就是说，在第二终端区域154可以设置有接触区15的面积大的台面部。由此，容易在第二终端区域154抽出空穴。因此，能够抑制从外周端140侧流出的空穴流向晶体管部70的在Y轴方向上的端部附近。
第二终端区域154的至少一部分的台面部可以不设置蓄积区16。在图12和图13的例子中，在第二终端区域154，在晶体管部70侧的一部分的台面部设置有蓄积区16，在栅极金属层50侧的一部分的台面部不设置蓄积区16。
第二终端区域154的至少一部分的虚设沟槽部30也可以设置在阱区11的内部。在图12和图13的例子中，在第二终端区域154中，栅极金属层50侧的一部分的虚设沟槽部30设置在阱区11的内部。也就是说，在有源部120，沿Y轴方向排列的沟槽部中的、配置于最外侧的沟槽部设置在阱区11的内部。由此，能够保护电场比较容易集中的沟槽部。
第一终端区域152在Y轴方向上设置在第二终端区域154与栅极金属层50之间。在第一终端区域152不设置沟槽部。在第一终端区域152的上表面可以露出接触区15。第一终端区域152可以具有沿X轴方向延伸的多个接触孔54。接触孔54与发射电极52和接触区15连接。在俯视时，第一终端区域152可以与阱区11重叠地设置。第一终端区域152中的接触孔54的在X轴方向上的长度可以与晶体管部70中的接触孔54的在X轴方向上的长度相同，也可以比晶体管部70中的接触孔54的X轴方向上的长度长。
通过设置第一终端区域152，在第二终端区域154的外侧也能够抽出空穴。因此，能够抑制从外周端140侧流出的空穴流向晶体管部70的在Y轴方向上的端部附近。
图14是表示图11中的f-f’截面的一例的图。f-f‘截面是包含边缘终端构造部96、栅极金属层50、第一终端区域152、第二终端区域154、多个晶体管部70及多个二极管部81的YZ截面。
边缘终端构造部96可以具有多个保护环97。本例的保护环97是设置于半导体基板10的上表面21的P+型的区域。保护环97以包围有源部120的方式设置在比阱区11更靠外侧的位置。通过设置保护环97，能够将来自有源部120的耗尽层沿外周端140的方向延伸。由此，能够提高有源部120的耐压。
边缘终端构造部96可以具有多个场板162。本例的场板162由导电性的材料形成。场板162可以设置于保护环97的上方，并与保护环97电连接。通过向场板162施加电压，能够扩大从保护环97向漂移区18延伸的耗尽层。场板162可以与发射电极52电连接。
边缘终端构造部96可以具有沟道截断环164。本例的沟道截断环164是设置于半导体基板10的上表面21的N+型的区域。沟道截断环164在比多个保护环97更靠外侧的位置，以包围保护环97的方式设置。通过设置沟道截断环164，能够抑制从保护环97延伸的耗尽层达到半导体基板10的外周端140。边缘终端构造部96可以具有与沟道截断环164连接的电极166。电极166可以与发射电极52电连接。
在该截面中，设置有第一下表面侧寿命控制区域74-a和第一下表面侧寿命控制区域74-b。第一下表面侧寿命控制区域74-b与图1a至图13中所说明的第一下表面侧寿命控制区域74相同。
第一下表面侧寿命控制区域74-a在Y轴方向上设置于最靠端部的整个晶体管部70-a。第一下表面侧寿命控制区域74-a还设置在与晶体管部70-a相接的二极管部81。
第一下表面侧寿命控制区域74-a可以连续地设置到栅极金属层50的下方。本例的第一下表面侧寿命控制区域74-a在Y轴方向上设置于整个栅极金属层50、整个第一终端区域152以及整个第二终端区域154。本例的第一下表面侧寿命控制区域74-a不设置在边缘终端构造部96的至少一部分。本例的边缘终端构造部96具有未设置第一下表面侧寿命控制区域74的无控制剂区域172。通过设置无控制剂区域172，在使二极管部81反向恢复动作时，能够抑制硬恢复，并且抑制反向恢复波形的振荡。
无控制剂区域172是将未设置第一下表面侧寿命控制区域74的区域沿Z轴方向投影而得的区域。在本例的无控制剂区域172也不设置其他寿命控制区域。无控制剂区域172在Y轴方向上可以被设置为遍及边缘终端构造部96的宽度的一半以上，也可以被设置为遍及整个边缘终端构造部96。无控制剂区域172可以与半导体基板10的外周端140相接。
在图8至图14中所说明的半导体装置100中，省略了第二下表面侧寿命控制区域75，但是在图8至图14中所说明的半导体装置100也可以具有在图1a至图7c中所说明的任一第二下表面侧寿命控制区域75。
以上，利用实施方式对本发明进行了说明，但是本发明的技术范围不限于上述实施方式所记载的范围。在上述实施方式中，本领域技术人员知晓能够追加多种变更或改良。从权利要求的记载可知，追加了这样的变更或改良的方式也包含在本发明的技术范围内。
权利要求书、说明书及附图中示出的装置、系统、程序及方法中的动作、过程、步骤和阶段等各处理的执行顺序只要未特别明示“早于”、“预先”等，另外，未在后续处理中使用之前的处理结果，则可以以任意顺序来实现。关于权利要求书、说明书及附图中的动作流程，即使为方便起见使用“首先”、“接下来”等进行了说明，也并不意味着必须以这一顺序来实施。

Claims (14)

1.一种半导体装置，其特征在于，具有：
半导体基板，其具有第一导电型的漂移区；
晶体管部，其设置于所述半导体基板；以及
相邻元件部，其设置于所述半导体基板，并且沿预先设定的排列方向与所述晶体管部排列；
所述晶体管部和所述相邻元件部这两者都具有：
第二导电型的基区，其在所述半导体基板的内部设置在所述漂移区的上方；
多个沟槽部，其从所述半导体基板的上表面贯穿所述基区，在所述半导体基板的上表面沿与所述排列方向垂直的延伸方向延伸，并且在内部设置有导电部；以及
包含寿命控制剂的第一下表面侧寿命控制区域，其在所述半导体基板的下表面侧，从所述晶体管部起连续地设置到所述相邻元件部，
在俯视所述半导体基板时，所述第一下表面侧寿命控制区域在所述排列方向上设置在整个所述晶体管部和所述相邻元件部的一部分，
所述晶体管部在所述半导体基板的上表面侧还具有包含寿命控制剂的上表面侧寿命控制区域，
在所述半导体基板的下表面侧还具有包含寿命控制剂的第二下表面侧寿命控制区域，所述第二下表面侧寿命控制区域以所述半导体基板的下表面为基准而设置在比所述第一下表面侧寿命控制区域更深的位置，并且在俯视所述半导体基板时与所述第一下表面侧寿命控制区域重叠地设置，
在所述晶体管部，所述第二下表面侧寿命控制区域的端部设置在比所述上表面侧寿命控制区域的端部更靠所述排列方向上的所述相邻元件部侧的位置。
2.如权利要求1所述的半导体装置，其特征在于，
所述第二下表面侧寿命控制区域在所述排列方向上从所述晶体管部连续地设置到所述相邻元件部，并且设置在所述晶体管部的一部分和所述相邻元件部的一部分。
3.如权利要求1所述的半导体装置，其特征在于，
在所述晶体管部的所述排列方向上的端部，所述第一下表面侧寿命控制区域和所述第二下表面侧寿命控制区域在所述半导体基板的深度方向上重叠。
4.如权利要求2所述的半导体装置，其特征在于，
在所述晶体管部的所述排列方向上的端部，所述第一下表面侧寿命控制区域和所述第二下表面侧寿命控制区域在所述半导体基板的深度方向上重叠。
5.如权利要求1所述的半导体装置，其特征在于，
所述相邻元件部具有二极管部以及在所述排列方向上夹在所述二极管部与所述晶体管部之间的边界部，
所述第一下表面侧寿命控制区域和所述第二下表面侧寿命控制区域在所述半导体基板的深度方向上在所述边界部重叠。
6.如权利要求5所述的半导体装置，其特征在于，
在所述二极管部的所述排列方向上的端部，所述第一下表面侧寿命控制区域和所述第二下表面侧寿命控制区域在所述半导体基板的深度方向上不重叠。
7.如权利要求1至6中任一项所述的半导体装置，其特征在于，
所述上表面侧寿命控制区域在所述半导体基板的上表面侧从所述晶体管部起沿所述排列方向连续地设置到所述相邻元件部。
8.如权利要求1至6中任一项所述的半导体装置，其特征在于，
所述上表面侧寿命控制区域在所述排列方向上设置在所述晶体管部的一部分和整个所述相邻元件部。
9.如权利要求7所述的半导体装置，其特征在于，
所述上表面侧寿命控制区域在所述排列方向上设置在所述晶体管部的一部分和整个所述相邻元件部。
10.如权利要求1至6中任一项所述的半导体装置，其特征在于，
所述半导体装置还具备第二导电型的阱区，在俯视所述半导体基板时，所述阱区与所述多个沟槽部重叠地设置，
所述上表面侧寿命控制区域的一部分从所述阱区的端部起沿所述延伸方向以预先设定的长度设置到所述阱区外，
所述预先设定的长度大于所述半导体基板的深度方向上的厚度。
11.如权利要求10所述的半导体装置，其特征在于，
在俯视所述半导体基板时，所述第二下表面侧寿命控制区域的一部分从所述阱区的端部起沿所述延伸方向以预先设定的长度设置到所述阱区外，
所述预先设定的长度大于所述半导体基板的深度方向上的厚度。
12.如权利要求10所述的半导体装置，其特征在于，
在俯视所述半导体基板时，所述第一下表面侧寿命控制区域的一部分从所述阱区的端部起沿所述延伸方向以预先设定的长度设置到所述阱区外，
所述预先设定的长度大于所述半导体基板的深度方向上的厚度。
13.如权利要求11所述的半导体装置，其特征在于，
在俯视所述半导体基板时，所述第一下表面侧寿命控制区域的一部分从所述阱区的端部起沿所述延伸方向以预先设定的长度设置到所述阱区外，
所述预先设定的长度大于所述半导体基板的深度方向上的厚度。
14.如权利要求1至6中任一项所述的半导体装置，其特征在于，还具有：
有源部，其设置有所述晶体管部和所述相邻元件部；以及
边缘终端构造部，其在俯视所述半导体基板时包围所述有源部，
在所述边缘终端构造部的至少一部分的区域不设置所述第一下表面侧寿命控制区域。
CN201880026725.4A 2017-11-15 2018-11-15 半导体装置 Active CN110546767B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-220347 2017-11-15
JP2017220347 2017-11-15
PCT/JP2018/042285 WO2019098270A1 (ja) 2017-11-15 2018-11-15 半導体装置

Publications (2)

Publication Number Publication Date
CN110546767A CN110546767A (zh) 2019-12-06
CN110546767B true CN110546767B (zh) 2022-07-29

Family

ID=66538599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880026725.4A Active CN110546767B (zh) 2017-11-15 2018-11-15 半导体装置

Country Status (5)

Country Link
US (1) US11183601B2 (zh)
JP (1) JP6733829B2 (zh)
CN (1) CN110546767B (zh)
DE (1) DE112018001627T5 (zh)
WO (1) WO2019098270A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105814694B (zh) 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP7456113B2 (ja) 2019-10-11 2024-03-27 富士電機株式会社 半導体装置
JP7403386B2 (ja) 2020-05-27 2023-12-22 三菱電機株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134861A (ja) * 2009-12-24 2011-07-07 Toyota Motor Corp 半導体装置及びその製造方法
CN103035676A (zh) * 2011-09-28 2013-04-10 丰田自动车株式会社 半导体装置及其制造方法
CN105830217A (zh) * 2013-12-17 2016-08-03 丰田自动车株式会社 半导体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3444081B2 (ja) * 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
JP5695343B2 (ja) * 2010-05-13 2015-04-01 株式会社豊田中央研究所 半導体装置
JP5605073B2 (ja) 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
WO2012063342A1 (ja) * 2010-11-10 2012-05-18 トヨタ自動車株式会社 半導体装置の製造方法
JP6277814B2 (ja) * 2014-03-25 2018-02-14 株式会社デンソー 半導体装置
JP6181597B2 (ja) * 2014-04-28 2017-08-16 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6018163B2 (ja) 2014-12-02 2016-11-02 トヨタ自動車株式会社 半導体装置
JP6384425B2 (ja) 2015-08-21 2018-09-05 株式会社デンソー 半導体装置
JP6443267B2 (ja) 2015-08-28 2018-12-26 株式会社デンソー 半導体装置
JP6676988B2 (ja) * 2016-01-29 2020-04-08 株式会社デンソー 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134861A (ja) * 2009-12-24 2011-07-07 Toyota Motor Corp 半導体装置及びその製造方法
CN103035676A (zh) * 2011-09-28 2013-04-10 丰田自动车株式会社 半导体装置及其制造方法
CN105830217A (zh) * 2013-12-17 2016-08-03 丰田自动车株式会社 半导体装置

Also Published As

Publication number Publication date
CN110546767A (zh) 2019-12-06
JPWO2019098270A1 (ja) 2020-05-28
JP6733829B2 (ja) 2020-08-05
DE112018001627T5 (de) 2020-01-16
WO2019098270A1 (ja) 2019-05-23
US11183601B2 (en) 2021-11-23
US20200058803A1 (en) 2020-02-20

Similar Documents

Publication Publication Date Title
US11735584B2 (en) Semiconductor device
JP7279770B2 (ja) 半導体装置
JP2020074396A (ja) 半導体装置
CN110574146B (zh) 半导体装置
CN110140199B (zh) 半导体装置
US11139291B2 (en) Semiconductor device
US11335795B2 (en) Reverse-conducting IGBT and manufacturing method thereof
CN110546767B (zh) 半导体装置
CN109273520B (zh) 半导体装置
JP2023099104A (ja) 半導体装置
US20220278094A1 (en) Semiconductor device
JP7456520B2 (ja) 半導体装置
CN113287201A (zh) 半导体装置
CN109564943B (zh) 半导体装置
JP2023139265A (ja) 半導体装置
CN111247639B (zh) 半导体装置
CN114503280A (zh) 半导体装置及半导体装置的制造方法
US20220149191A1 (en) Semiconductor device
WO2023127253A1 (ja) 半導体装置
JP7231064B2 (ja) 半導体装置
JP7364027B2 (ja) 半導体装置およびその製造方法
CN115398645A (zh) 半导体装置
JP2023135082A (ja) 半導体装置
CN117397042A (zh) 半导体装置
JP2023179936A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant