JP5532758B2 - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP5532758B2 JP5532758B2 JP2009199729A JP2009199729A JP5532758B2 JP 5532758 B2 JP5532758 B2 JP 5532758B2 JP 2009199729 A JP2009199729 A JP 2009199729A JP 2009199729 A JP2009199729 A JP 2009199729A JP 5532758 B2 JP5532758 B2 JP 5532758B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- semiconductor device
- epitaxial
- layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000010410 layer Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 32
- 238000010438 heat treatment Methods 0.000 claims description 30
- 230000015556 catabolic process Effects 0.000 claims description 29
- 239000012535 impurity Substances 0.000 claims description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 18
- 239000001301 oxygen Substances 0.000 claims description 18
- 229910052760 oxygen Inorganic materials 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 238000005259 measurement Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000012298 atmosphere Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 15
- 238000013461 design Methods 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- -1 phosphorus ions Chemical class 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は電力用半導体装置に関する。さらに詳しくは超接合（Ｓｕｐｅｒ Ｊｕｎｃｔｉｏｎ：ＳＪ−）ＭＯＳＦＥＴに関する。
超接合構造を利用して従来の特性限界を破るようなＭＯＳＦＥＴが開発されている。その超接合構造を形成するための一方法である多段エピタキシャル方式は、半導体基板上にエピタキシャル層を何回かに分けて成長させ、各エピタキシャル層に所定のパターニングおよびイオン注入によって半導体基板の主面に平行な方向に繰り返し交互に隣接するｐ型領域およびｎ型領域を形成する方法である。この多段エピタキシャル方式によれば、エピタキシャル成長および同じパターニングおよびイオン注入プロセスの繰り返しによってｐ型領域およびｎ型領域を所定の厚みに積層してなるｐｎカラムを形成して超接合構造とし、さらに、そのｐｎカラムの上部に所要の位置合わせをしてＭＯＳ構造を形成すれば、低オン抵抗のＭＯＳＦＥＴを製造することができる。
また、超接合構造を形成するための異なる方法であるトレンチ埋め込みエピタキシャル方式は、ｎ型エピタキシャル基板に、主面に垂直方向で高アスペクト比のトレンチを形成し、このトレンチ内にエピタキシャル成長法によりｐ型シリコンで埋め込むことで、前述と同様の構成のｐｎカラムを形成する方法である。
いずれの超接合構造を形成する製造方法においても、ｐ型カラムとｎ型カラムの不純物量比（以降ｐ／ｎ比と略記）の正確な制御が非常に重要である。図１はｐ／ｎ比と耐圧の関係を示す図であり、ｐ／ｎ比の１．０からのズレとともにズレの前後の方向で耐圧が急激に低下することを示している。つまり、良好な耐圧特性を得るためには、ｐ／ｎ比を出来るだけ１．０に近づけることが必要である。多段エピタキシャル方式でｐ／ｎ比を制御するためには、ボロンおよびリンのイオン注入ドーズ量の管理、およびイオン注入マスクを形成するためのパターニング精度の管理が重要である。一方、トレンチ埋め込みエピタキシャル方式では、トレンチ幅やトレンチ側壁角度などの形状の管理、および埋め込みｐエピタキシャル層のドーパント濃度の管理が重要である。しかしながら、いずれの方式でもｐ／ｎ比の１．０からのズレ量を常に極小に抑えることは困難であり、ある程度のズレを見込んでピーク耐圧を高めに設計する必要がある。ｐ／ｎ比の１．０からのズレには、ウエハ面内でのｐ／ｎ比バラツキ、ウエハ間でのｐ／ｎ比バラツキ、さらに製造ロット間でのｐ／ｎ比バラツキがある。ウエハ間およびロット間のｐ／ｎ比バラツキは、イオン注入装置やエピタキシャル炉のコンディションの経時変化などに起因し、ウエハ間のｐ／ｎ比の変動を常に数％以内に収めるような管理は難しい。エピタキシャル層の厚さを厚く（多段エピタキシャル方式ではエピタキシャル段数を増や）したり、ｐ型カラムおよびｎ型カラムのドーピング濃度を低くしたりすることで、ピーク耐圧を高くすることができる。しかしながら、このような方法でピーク耐圧を向上させると、耐圧とオン抵抗のトレードオフ関係により単位面積オン抵抗も上昇してしまう。この結果、ある規格の抵抗値を満たすチップのサイズが大型化し、チップ当たりの製造コストが上昇する。
なお、逆阻止型のＩＧＢＴにおいて、ｎ型バッファ層を酸素のドナー化処理により形成することが記載されている（特許文献１）。また、酸素のドナー化に関する記載が見られる（特許文献２）。
前述のように、超接合構造において良好な耐圧特性を得るためには、隣り合うｐ型およびｎ型カラムの不純物量を正確に等しくする必要がある。不純物量を正確に制御できればピーク耐圧をむやみに高く設計する必要が無くなり、従って単位面積オン抵抗が高くなるという問題も解消される。
しかしながら、どのように製造ライン設備の管理を厳密に行っても、ウエハ間の不純物量の変動を極めて小さく抑えることは通常困難であるので、これらの方法とは異なる手法でｐ／ｎ比を精密に制御できるようにしなければならない。またｐ／ｎ比を厳密に制御するには、その前にｐ／ｎ比を正確に測定できるようにしなければならない。
本発明は、以上述べた点に鑑みてなされたものであり、本発明の目的は、超接合構造を有する半導体装置で、耐圧低下を見込んで、目的の定格耐圧値よりも大幅に高い耐圧設計としなくても、高い耐圧良品率を確保することができ、単位面積オン抵抗を低くすることができ、チップサイズを縮小することができる半導体装置の製造方法を提供することである。
前記発明の目的を達成するために、本発明では、ｎ型半導体基板の一方の主面上に、主面に垂直方向に形成される複数のｎ型カラムおよびｐ型カラムがそれぞれ主面に沿った方向に繰り返し並列配置される超接合構造を有するエピタキシャル層を多段エピタキシャル方式により形成する半導体装置の製造方法において、前記多段エピタキシャル方式が、前記ｎ型半導体基板の一方の主面上にｎ型バッファ層となるエピタキシャル層を備えるエピタキシャル半導体基板に、ｎ型イオンを全面にイオン注入する第一工程、所定のマスクをパターニング後、ｐ型イオン注入層の平均不純物濃度がｎ型イオン注入層の平均不純物濃度より過剰になるようにｐ型イオン注入する第二工程、サーマルドナーとなる元素を導入する第三工程、ノンドープ層半導体層をエピタキシャル成長により形成する第四工程を備え、さらに前記第一工程以降前記第四工程までを一段目とし、所要の段数繰り返し積層し、積層された同型イオン注入層同士を相互に連結させて前記複数のｎ型カラムおよびｐ型カラムを形成した後、該ｎ型カラムおよびｐ型カラムの表層に所要の半導体領域を形成する工程、該半導体領域の表面に接触する金属電極を形成して半導体素子耐圧を測定する工程、該半導体素子の測定耐圧に対応する前記ｎ型カラムおよびｐ型カラムの不純物量比を求める工程、前記ｎ型カラムおよびｐ型カラムの不純物量比をほぼ１．０にするために追加が必要なｎ型不純物量を求める工程、前記元素のドナー化熱処理条件を決める工程、該元素のドナー化熱処理条件を施す工程を有する半導体装置の製造方法とする。
本発明では、前記サーマルドナーとなる元素として、酸素を、イオン注入もしくは酸素雰囲気における熱処理により前記エピタキシャル層に導入することも好ましい。
また、前記サーマルドナーとなる元素として、水素または窒素を、イオン注入により前記エピタキシャル層に導入することも好ましい。
また、前記サーマルドナーとなる元素として、水素または窒素を、イオン注入により前記エピタキシャル層に導入することも好ましい。
さらに、前記元素のドナー化熱処理温度が６００℃以下である半導体装置の製造方法とすることも望ましい。
また、本発明の製造方法により製造された半導体装置において、前記複数のｎ型カラムおよびｐ型カラムがそれぞれ主面に沿った方向に繰り返し並列配置される超接合構造にドナー化したサーマルドナーを１×１０13ｃｍ-3から１×１０16ｃｍ-3含む半導体装置とする。
また、本発明の製造方法により製造された半導体装置において、前記複数のｎ型カラムおよびｐ型カラムがそれぞれ主面に沿った方向に繰り返し並列配置される超接合構造にドナー化したサーマルドナーを１×１０13ｃｍ-3から１×１０16ｃｍ-3含む半導体装置とする。
本発明によれば、超接合構造を有する半導体装置で、耐圧低下を見込んで、目的の定格耐圧値よりも大幅に高い耐圧設計としなくても、高い耐圧良品率を確保することができ、単位面積オン抵抗を低くすることができ、チップサイズを縮小することができる半導体装置の製造方法を提供することができる。
以下、本発明の半導体装置の製造方法にかかる実施例について図面を参照して詳細に説明する。本発明は下記実施例および図面の記載に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
本発明では、ｐｎカラムを形成した超接合構造領域に酸素、水素、窒素などのドナー化され得る元素をあらかじめ導入しておく工程を設けることが重要である。通常は、耐圧、オン抵抗特性の観点から最も好ましいことが知られている、ｐ型カラムおよびｎ型カラムの不純物量比（ｐ／ｎ比）が１．０に、できるだけ近づけるようにドーピングされるが、本発明では、ｐ／ｎの不純物量比を若干ｐ型過剰になるように、ボロンおよびリンをドーピングしておく。その過剰の程度は、種々の工程バラツキ、ウエハ内またはウエハ間バラツキによりｎ型不純物量が多くなった場合でも、ｐ／ｎ比はｐ過剰側になる濃度比の関係を維持するようにそれぞれの不純物量を決めることが望ましい。表面側に金属電極構造を形成した後、素子の耐圧を測定する。ｎ型カラムのｎ型濃度よりもｐ型カラムのｐ型濃度が過剰になるように設定されているので、実測耐圧が予め予測される耐圧より低耐圧の場合もあり得る。この実測耐圧を基に、図１により、ｐ／ｎ比が１．０のときに対応する最高耐圧を得るために、ｐ／ｎ比をｎ過剰側にシフトさせる必要な追加ドナー量を導き出せる。次に、導入された酸素をドナー化する際の、ドナー量と熱処理時間との関係を示す図２を用いて、前記追加ドナー量から、ｐ／ｎ比をｐ過剰側からジャストバランス条件、すなわちｐ／ｎ比を１．０にシフトさせるような熱処理条件を決める。この熱処理条件によりｐ／ｎ比を１．０にシフトさせるに足りるサーマルドナー量を形成することができる。
具体的には、まず、前述したように、予め測定しておいたｐ／ｎ比と耐圧との関係図１を用い、素子耐圧を実測することによって最も正確にｐ／ｎ比を測定する。
一方、３５０℃〜６００℃程度の温度で数十分〜数時間アニールすると、予め、エピタキシャル層に導入しておいた酸素、水素、窒素などの元素からサーマルドナーが形成される。ドナー量は図２に示すように熱処理の温度および時間に依存することが分かっている。この図２を用いれば、熱処理時間（アニール時間）を制御することによって、エピタキシャル層中に形成されるサーマルドナー量を求めることができる。
一方、３５０℃〜６００℃程度の温度で数十分〜数時間アニールすると、予め、エピタキシャル層に導入しておいた酸素、水素、窒素などの元素からサーマルドナーが形成される。ドナー量は図２に示すように熱処理の温度および時間に依存することが分かっている。この図２を用いれば、熱処理時間（アニール時間）を制御することによって、エピタキシャル層中に形成されるサーマルドナー量を求めることができる。
前述のように耐圧測定から正確なｐ／ｎ比が分かれば、ｐ／ｎ比を１．０に調整するために必要なサーマルドナー量を決定することができ、このサーマルドナー量を形成するための熱処理条件を決めることができる。
前記耐圧測定から決定される熱処理条件により形成されるサーマルドナーによってｎ型不純物量を高くしてｐ／ｎ比を１．０にする。実測耐圧と設計耐圧（図１の破線）とに大きな違いがなく、従来の製造方法であれば、ウエハによっては実測耐圧が設計耐圧を下回る場合もあるという程度の場合、表面金属電極形成後の耐圧測定結果によりｐ／ｎ比を適宜調整し、実測耐圧を設計耐圧以上にすることも可能である。これにより単位面積当たりのオン抵抗が低減した半導体装置とすることができる。
図３〜図５に、本発明の半導体装置の製造方法の実施例１として、多段エピタキシャル方式で超接合構造を形成した６００Ｖ耐圧のＳＪ−ＭＯＳＦＥＴの主要な製造工程の要部断面図を示す。厚さ６２５μｍの低抵抗ｎ型半導体基板１に１５μｍ厚で平均不純物濃度３×１０15ｃｍ-3のｎ型バッファ層２をエピタキシャル成長させたウエハを基板材料とする（図３（ａ））。
熱酸化により厚さ５０ｎｍのスクリーン酸化膜３を成長させ、ドーズ量５×１０12ｃｍ-2、加速電圧１００ｋｅＶでリンイオン４をウエハ全面にイオン注入する（図３（ｂ））。レジスト５を塗布およびベークし、パターニングにより１２μｍのピッチで幅４μｍでストライプ状の平面形状に開口する（図３（ｃ））。開口部を通して、ドーズ量２．１×１０13ｃｍ-2、加速電圧１００ｋｅＶでボロンイオン６をイオン注入する（図３（ｄ））。
レジスト５を除去した後に、ウエハに酸素雰囲気中で１２００℃にて３０分の熱処理を加える。これにより、ウエハ表面に酸化膜７が成長すると同時に、１２００℃における酸素固溶限濃度である７×１０17ｃｍ-3の酸素８が導入される。また酸素８はシリコン中に拡散し、拡散距離は１０μｍほどである。この１２００℃３０分の高温熱処理の際には、同時に、前述のイオン注入層中のリンとボロンもシリコン中に拡散し、それぞれｎ型領域９とｐ型領域１０を形成する（図４（ｅ））。酸化膜７を除去し、洗浄後に５μｍのノンドープ半導体層１１をエピタキシャル法により成長させる（図４（ｆ））。前述した高温熱処理によってボロンおよびリンがシリコン中にドライブ拡散されているので、エピタキシャル成長前に水素ベーク処理がなされてもドーパント外方拡散が防止され、ウエハ面内およびウエハ間のｐ／ｎ比バラツキが低減される。
以上、説明したスクリーン酸化からエピタキシャル成長までの一連の工程を一段として、これを、さらに６段繰り返して積層し、相互に同導電型のカラムを厚さ方向に揃えると、ｐｎカラムからなる超接合構造が形成される。６段合計のエピタキシャル層厚はバッファ層２を含めて４５μｍとなる（図４（ｇ））。最後に酸素雰囲気中で１２００℃および３０分の熱処理を加える。さらにｐ型領域１０（イオン注入層）同士を縦方向（厚さ方向）に連結してｐ型カラム１２とするために、窒素雰囲気中で１１５０℃にて３時間のドライブを行い、ＳＪ基板工程が完了する。
前記１１５０℃、３時間のドライブ拡散により、ボロンが横方向にも拡散しｐ型カラム１２幅が増大すると共に、ｐ型カラム１２およびｎ型カラム１３の平均ネットドーピング濃度は減少する。ｐ型カラム１２の平均不純物濃度は３．３×１０15ｃｍ-3、ｎ型カラム１３の平均不純物濃度は３．０×１０15ｃｍ-3となり、ｐ／ｎ比ジャストバランスに対して平均ネットドーピング濃度は約１０％だけｐ型過剰となる（図４（ｈ））。
この後は標準的なプレーナ型ＤＭＯＳ工程により、ｐ型カラム１２と、ドレインまたはソース領域１６、ゲート絶縁膜１７、ゲート電極１８、ベース領域１５からなるＭＯＳセル１９のｐベース領域１５とがアラインされるようにＭＯＳセル構造を形成する。ＭＯＳセル１９上には層間絶縁膜を介して表面にアルミニウムをスパッタし、パターニング−エッチングによりベース領域１５、ドレインまたはソース領域１６表面に共通に接触する金属電極構造１４を形成する（図５（ｉ））。
前記金属電極構造１４と同時に、図示しない周辺の耐圧構造部のフィールドプレートも同時に形成されるので、この段階で素子の耐圧を測定することができる。同一ロット内の３ウエハを抜き出して、面内５チップの耐圧を自動測定する。この超接合構造はｐ型不純物量が平均で１０％過剰であり、平均耐圧はピーク値の６５０Ｖよりも低く、定格の６００Ｖをも下回る５２０Ｖ程度である。図６で示す実施例１による超接合構造のｐ／ｎ比と耐圧の関係図のように、耐圧測定値はｐ／ｎ比と強い相関があり、耐圧が低ければ低いほどｐ／ｎ比はｐ過剰側にシフトしているということである。耐圧測定値により、ｐ／ｎ比をどれだけｎ過剰側にシフトすれば、ｐ／ｎ比を１．０にできるかが決定される。窒素−水素雰囲気で、４３０℃で熱処理をする。熱処理時間はｐ／ｎ比の必要シフト量に応じて決定する。シフト量が大きいほど熱処理時間を長くする。例えばｐ／ｎ比が１０％だけｐ型過剰であり、３．０×１０14ｃｍ-3だけｎ型にシフトしたい場合は、図２のデータより熱処理時間を４時間４０分とすればよいことが分かる。本実施例１では熱処理は１回で完了させているが、２回に分けて１回目の熱処理後に耐圧を再測定し、測定結果を２回目の熱処理時間に反映させることで、導入酸素濃度が所定の値からずれている場合でもｐ／ｎ比の制御を正確に行うことができる。ただし、熱処理温度はアルミ電極構造が溶融しない６００℃以下でするべきである。さらには接触抵抗上昇を防ぐ目的で、熱処理温度を４５０℃以下で行うのが好ましい。本実施例１ではサーマルドナー元素としての酸素を１２００℃の高温熱処理により導入しているが、イオン注入により酸素を導入しても良い。またイオン注入により水素を導入してサーマルドナーとすることも可能である。ドナー化したサーマルドナーは、１×１０13ｃｍ-3から１×１０16ｃｍ-3含んでいる。その後、ウエハの表面側に保護膜を形成し、裏面をグラインドしてウエハ厚を３５０μｍにし、最後に裏面ドレイン電極を金属蒸着により形成してウエハプロセスが完了する。
ゲートオフ状態においてドレインに正バイアスを印加すると、ｐ型カラムとｎ型カラムが交互に並んだ超接合構造が空乏化する。低バイアスでｐｎカラム構造が完全空乏化する不純物量設計になっており、ｐ型カラムとｎ型カラム構造が低比抵抗であるにも関わらず高耐圧が得られる。工程途中における耐圧測定後のｐ／ｎ比調整によりｐ／ｎ比を１．０に近づけることができ、図６のように各ロットにおいて設計上の耐圧ピーク値の６５０Ｖを得ることができる。たとえばｐ／ｎ比がよりジャストバランス条件に近いロットＡではドナー化熱処理時間を短くし、ｐ／ｎ比がよりｐ型過剰なロットＣではドナー化熱処理時間を長くする。このようにすれば、予め、耐圧設計を高くしなくても、単位面積オン抵抗が低い、カラムの高不純物量に対応する耐圧ピーク値が６５０Ｖ程度と比較的低い耐圧設計でも、高い耐圧良品率を確保することができる。
以上説明した実施例によれば、耐圧ピーク値を目的の耐圧値よりも大幅に高い耐圧設計にしなくても、高い耐圧良品率を確保することができる。単位面積オン抵抗を低くすることができ、所定の抵抗を達成するためのチップサイズを縮小することが可能になる。
なお、本実施例では、平均ネットドーピング濃度を約１０％だけｐ型過剰とし、ｐ／ｎ比を１．０に近づけたが、例えば平均ネットドーピング濃度を約１０％だけｐ型過剰から５％ｐ型過剰でバラツキの少ない半導体装置とすることもできる。つまり、ｐ型過剰としつつ、バラツキの低減を図ることも可能である。
１ 半導体基板
２ バッファ層
３ スクリーン酸化膜
４ リンイオン
５ レジスト
６ ボロンイオン
７ 酸化膜
８ 酸素
９ ｎ型領域
１０ ｐ型領域
１１ ノンドープＳｉ層
１２ ｐ型カラム
１３ ｎ型カラム
２ バッファ層
３ スクリーン酸化膜
４ リンイオン
５ レジスト
６ ボロンイオン
７ 酸化膜
８ 酸素
９ ｎ型領域
１０ ｐ型領域
１１ ノンドープＳｉ層
１２ ｐ型カラム
１３ ｎ型カラム
Claims (5)
- ｎ型半導体基板の一方の主面上に、主面に垂直方向に形成される複数のｎ型カラムおよびｐ型カラムがそれぞれ主面に沿った方向に繰り返し並列配置される超接合構造を有するエピタキシャル層を多段エピタキシャル方式により形成する半導体装置の製造方法において、前記多段エピタキシャル方式が、前記ｎ型半導体基板の一方の主面上にｎ型バッファ層となるエピタキシャル層を備えるエピタキシャル半導体基板に、ｎ型イオンを全面にイオン注入する第一工程、所定のマスクをパターニング後、ｐ型イオン注入層の平均不純物濃度がｎ型イオン注入層の平均不純物濃度より過剰になるようにｐ型イオン注入する第二工程、サーマルドナーとなる元素を導入する第三工程、ノンドープ層半導体層をエピタキシャル成長により形成する第四工程を備え、さらに前記第一工程以降前記第四工程までを一段目とし、所要の段数繰り返し積層し、積層された同型イオン注入層同士を相互に連結させて前記複数のｎ型カラムおよびｐ型カラムを形成した後、該ｎ型カラムおよびｐ型カラムの表層に所要の半導体領域を形成する工程、該半導体領域の表面に接触する金属電極を形成して半導体素子耐圧を測定する工程、該半導体素子の測定耐圧に対応する前記ｎ型カラムおよびｐ型カラムの不純物量比を求める工程、前記ｎ型カラムおよびｐ型カラムの不純物量比をほぼ１．０にするために追加が必要なｎ型不純物濃度を求める工程、前記元素のドナー化熱処理条件を決める工程、該元素のドナー化熱処理条件を施す工程を有することを特徴とする半導体装置の製造方法。
- 前記サーマルドナーとなる元素として、酸素を、イオン注入もしくは酸素雰囲気における熱処理により前記エピタキシャル層に導入することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記サーマルドナーとなる元素として、水素または窒素を、イオン注入により前記エピタキシャル層に導入することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記元素のドナー化熱処理温度が６００℃以下であることを特徴とする請求項１記載の半導体装置の製造方法。
- 請求項１ないし４のいずれか一項に記載の半導体装置の製造方法により製造された半導体装置において、前記複数のｎ型カラムおよびｐ型カラムがそれぞれ主面に沿った方向に繰り返し並列配置される超接合構造にドナー化した前記サーマルドナーを１×１０13ｃｍ-3から１×１０16ｃｍ-3含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009199729A JP5532758B2 (ja) | 2009-08-31 | 2009-08-31 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009199729A JP5532758B2 (ja) | 2009-08-31 | 2009-08-31 | 半導体装置の製造方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011054618A JP2011054618A (ja) | 2011-03-17 |
| JP5532758B2 true JP5532758B2 (ja) | 2014-06-25 |
Family
ID=43943368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009199729A Expired - Fee Related JP5532758B2 (ja) | 2009-08-31 | 2009-08-31 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5532758B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015018951A (ja) * | 2013-07-11 | 2015-01-29 | 株式会社東芝 | 半導体装置 |
| US9012980B1 (en) | 2013-12-04 | 2015-04-21 | Infineon Technologies Ag | Method of manufacturing a semiconductor device including proton irradiation and semiconductor device including charge compensation structure |
| DE102014106594B4 (de) | 2014-05-09 | 2022-05-05 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleiterbauelements |
| CN114843192B (zh) * | 2022-05-09 | 2023-01-06 | 瑶芯微电子科技(上海)有限公司 | 提高超结结构外延生长稳定性及半导体器件制备的方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3427609B2 (ja) * | 1996-02-27 | 2003-07-22 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP3539194B2 (ja) * | 1998-03-10 | 2004-07-07 | 日産自動車株式会社 | パワーｍｏｓｆｅｔ回路 |
| JP2001119022A (ja) * | 1999-10-20 | 2001-04-27 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
| JP3684962B2 (ja) * | 1999-12-01 | 2005-08-17 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
| US6479352B2 (en) * | 2000-06-02 | 2002-11-12 | General Semiconductor, Inc. | Method of fabricating high voltage power MOSFET having low on-resistance |
| JP4096722B2 (ja) * | 2002-12-06 | 2008-06-04 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
| JP4696986B2 (ja) * | 2006-03-17 | 2011-06-08 | トヨタ自動車株式会社 | スーパージャンクション構造を有する半導体装置の製造方法 |
| JP5011881B2 (ja) * | 2006-08-11 | 2012-08-29 | 株式会社デンソー | 半導体装置の製造方法 |
| JP4412344B2 (ja) * | 2007-04-03 | 2010-02-10 | 株式会社デンソー | 半導体装置およびその製造方法 |
-
2009
- 2009-08-31 JP JP2009199729A patent/JP5532758B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011054618A (ja) | 2011-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7001364B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP5985789B2 (ja) | 超接合半導体装置の製造方法 | |
| US7601597B2 (en) | Manufacturing method of a super-junction semiconductor device | |
| JP5560931B2 (ja) | 超接合半導体装置の製造方法 | |
| US6979862B2 (en) | Trench MOSFET superjunction structure and method to manufacture | |
| JP5572924B2 (ja) | 半導体装置の製造方法 | |
| JP5560897B2 (ja) | 超接合半導体装置の製造方法 | |
| US20090315071A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN111200008B (zh) | 超结器件及其制造方法 | |
| JP6375743B2 (ja) | 半導体装置の製造方法 | |
| JP7182850B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| WO2018082455A1 (zh) | 功率器件及其制造方法 | |
| CN112786677B (zh) | 超结器件及其制造方法 | |
| JP5532758B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2021044356A (ja) | 半導体装置 | |
| JP5757355B2 (ja) | 超接合半導体装置の製造方法 | |
| JP6766522B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US9337288B2 (en) | Method of manufacturing MOS-type semiconductor device | |
| CN115332329A (zh) | 一种深缓冲层高密度沟槽的igbt器件及其制备方法 | |
| JP2014179595A (ja) | 半導体装置およびその製造方法 | |
| JP5556293B2 (ja) | 超接合半導体装置の製造方法 | |
| JP5556335B2 (ja) | 超接合半導体装置の製造方法 | |
| CN102751313B (zh) | 超级结器件及制造方法 | |
| WO2021125147A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN216054715U (zh) | 平面型vdmos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130910 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5532758 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140414 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |