CN107863381A - 一种耐压半导体元件 - Google Patents
一种耐压半导体元件 Download PDFInfo
- Publication number
- CN107863381A CN107863381A CN201711308565.6A CN201711308565A CN107863381A CN 107863381 A CN107863381 A CN 107863381A CN 201711308565 A CN201711308565 A CN 201711308565A CN 107863381 A CN107863381 A CN 107863381A
- Authority
- CN
- China
- Prior art keywords
- layer
- field plate
- grid
- type trap
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000015556 catabolic process Effects 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 33
- 239000004020 conductor Substances 0.000 claims abstract description 22
- 238000000926 separation method Methods 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000005611 electricity Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 10
- 230000005684 electric field Effects 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种耐压半导体元件。其包括依次设置的P型衬底、隔离层和N型硅层；N型硅层一侧的隔离层上设有P型阱，另一侧的隔离层上设有N型阱；P型阱上有源极，N型阱上有漏极，N型硅层上有氧化层；源极和漏极之间的氧化层、P型阱和N型阱覆盖第一介质层，第一介质层上设有栅极；第一介质层和栅极上有第二介质层，第二介质层部分覆盖栅极；栅极上跨设中间高两边低的阶梯形金属场板；第一介质层内具有位于下层的多个半绝缘电阻极板和位于上层的多个导体场板，任意一个半绝缘电阻极板与上层相邻的一个导体场板垂直连接，与上层相邻的另一个导体场板构成电容器。本发明能够提高器件的击穿电压。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种耐压半导体元件。
背景技术
半导体器件工作在高源漏电压下时，其栅极靠近漏极一端附近会形成高电场尖峰，这种局部区域的高电场可以引起非常大的栅极泄漏电流，从而容易降低器件的击穿电压，最终可能导致有源区发生击穿使得器件失效。
为了防止器件被击穿，目前广泛使用的方法是采用场板结构，即在栅极靠漏端一侧放置一个场板，场板通常与源极或栅极相连，在栅漏区域产生一个附加电势，增加了耗尽区的面积，提高了耗尽区的耐压，并且该场板对栅漏区域的电场线分布进行了调制，尤其是对栅极近漏端边缘的密集电场线进行了有效的调制，使得电场线分布更加均匀，以此来降低栅极近漏端边缘的电场，减小栅极泄露电流，提高器件的击穿电压。
但是在这样的场板结构中，场板都是直接覆盖在介质层上面的，而介质层一般比较薄，此时场板与栅极金属距离非常接近，并且大面积的场板金属与其下方的栅极完全交叠，寄生栅源电容与场板同栅极金属的距离成反比，与场板同栅极金属的交叠面积成正比，再加上介质层的介电常数相对较大，所以器件工作过程中会产生很大的寄生栅源电容，导致器件频率特性变差。虽然增加场板下方的介质层的厚度可以减小寄生栅源电容，但介质层的厚度增加后源场板对栅漏区域的电场调制效果就会变弱，可能失去采用场板结构的意义。
发明内容
本发明主要解决的技术问题是提供一种耐压半导体元件，能够提高器件的击穿电压。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种耐压半导体元件，包括：P型衬底；隔离层，所述隔离层位于所述P型衬底上；N型硅层，所述N型硅层位于所述隔离层上；P型阱，所述P型阱位于所述N型硅层一侧的所述隔离层上；N型阱，所述N型阱位于所述N型硅层另一侧的所述隔离层上；源极，所述源极位于所述P型阱上；漏极，所述漏极位于所述N型阱上；氧化层，所述氧化层位于所述N型硅层上；第一介质层，所述第一介质层覆盖所述源极和漏极之间的所述氧化层、P型阱和N型阱，所述第一介质层上设有栅极；第二介质层，所述第二介质层位于所述第一介质层和所述栅极上，所述第二介质层部分覆盖所述栅极；金属场板，所述金属场板跨设在所述栅极上，所述金属场板的截面形状为中间高两边低的阶梯形，且所述金属场板的一端与源极连接，另一端搭接在所述第二介质层上；粘附层，所述粘附层位于所述第二介质层与所述栅极的上表面之间；其中，所述第一介质层内具有位于下层的多个半绝缘电阻极板和位于上层的多个导体场板，所述多个半绝缘电阻极板和所述多个导体场板均横向间隔排列，且任意一个所述半绝缘电阻极板与上层相邻的一个导体场板垂直连接，与上层相邻的另一个导体场板构成电容器，位于左右最外侧的两个导体场板分别与所述P型阱和N型阱垂直连接。
优选的，所述多个半绝缘电阻极板设于所述氧化层上表面。
优选的，相邻两个半绝缘电阻极板的间距为2微米。
优选的，所述栅极与所述漏极之间的第二介质层上埋设有金属柱，所述金属场板与所述第二介质层搭接的一端与所述金属柱固定连接。
本发明的有益效果是：区别于现有技术的情况，本发明通过设置跨过栅极的金属场板，金属场板的截面形状为中间高两边低的阶梯形，并且在金属场板下方的介质层中设置横向排列的多个半绝缘电阻极板和多个导体场板，任意一个半绝缘电阻极板与上层相邻的一个导体场板垂直连接，与上层相邻的另一个导体场板构成电容器，这样，不仅金属场板与栅电极的距离变大，而且高电场的能量会分散在多个电容器中，从而能够提高器件的击穿电压。
附图说明
图1是本发明实施例提供的耐压半导体元件的剖视结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参阅图1，是本发明实施例提供的耐压半导体元件的剖视结构示意图。本发明实施例的耐压半导体元件包括P型衬底10、隔离层20、N型硅层30、P型阱31、N型阱32、源极41、漏极42、氧化层50、第一介质层60、第二介质层70、金属场板80和粘附层90。隔离层20起隔离作用，P型衬底10可以使用重掺杂。由于P型衬底10被隔离层20与其余部分隔离开，所以对器件的击穿特性影响很小。
隔离层20位于P型衬底10上。N型硅层30位于隔离层20上。P型阱31位于N型硅层30一侧的隔离层20上。N型阱32位于N型硅层30另一侧的隔离层20上。源极41位于P型阱31上。漏极42位于N型阱32上。氧化层50位于N型硅层30上。第一介质层60覆盖源极41和漏极42之间的氧化层50、P型阱31和N型阱32。第二介质层70覆盖源极41和漏极42之间的第一介质层60，第一介质层60上设有栅极43，第二介质层70位于第一介质层60和栅极43上，第二介质层70部分覆盖栅极43。金属场板80跨设在栅极43上，金属场板80的截面形状为中间高两边低的阶梯形，且金属场板80的一端与源极41连接，另一端搭接在第二介质层70上。粘附层90位于第二介质层70与栅极43的上表面之间。
其中，第一介质层60内具有位于下层的多个半绝缘电阻极板62和位于上层的多个导体场板63，多个半绝缘电阻极板62和多个导体场板63均横向间隔排列，且任意一个半绝缘电阻极板62与上层相邻的一个导体场板63垂直连接，与上层相邻的另一个导体场板63构成电容器，位于左右最外侧的两个导体场板63分别与P型阱31和N型阱32垂直连接。
由于本实施例的耐压半导体元件设置了中间高两边低的阶梯形的金属场板80，因而金属场板80拉大了与栅极43的距离，金属场板80与栅极43之间采用第三介质层90进行隔离，可以减小金属场板80与栅极43的交叠面积，最终极大减小了寄生电容及寄生电阻，因而提高了器件的击穿电压。而且第三介质层90的介电常数大于4，介电常数相对较高，从而可以增大器件的栅源电容，由于电容的大小与电容的两个极板之间的距离成反比，因此栅极43与金属场板80之间的距离越小，栅源电容越大，高介电常数的第三介质层90厚度越小，栅源电容越大，使得本实施例的半导体器件与该半导体器件级联的各节点电容能够匹配，避免工作中的雪崩击穿，提高器件可靠性。
而且由于在第二介质层70与栅极43之间形成粘附层90，使第二介质层70和栅极43紧密结合在一起，且使栅极43、第二介质层70和外界空气的交界处不易开裂，在栅极43上进行引线缝合时，可防止因栅极43周围的介质发生形变造成栅极43和第二介质层70之间出现空隙的情况发生，最终提高栅极43余第二介质层70交界处的性能，提高器件的可靠性。
进一步的，由于多个半绝缘电阻极板62和多个导体场板63构成耐压结构，并形成与金属场板80下方，当导体场板63感应到高压并通过电容效应传递能量时，由于任意一个电容器至少能向另一个电容器传递能量，因此，高压最终会分散于各个电容器中。而由于能量传递过程中存在能量耗散，因此，分散于各电容器中的电压会减弱，从而使得半绝缘电阻极板62下方形成较弱的电场，同时，由于半绝缘电阻极板62均与氧化层50相邻，因此半绝缘电阻极板62对有源区表面的电场具有调制作用，因此在半绝缘电阻极板62下方形成较弱的电场的情况下，由于半绝缘电阻极板62的调制作用，使得漂移区表面的电场也会减弱，从而在整体上减小了漂移区表面承受的高压，也就进一步提高了器件的击穿电压。
在本实施例中，多个半绝缘电阻极板62设于氧化层50上表面，以增强半绝缘电阻极板62对漂移区表面的电场的调制作用。其中，相邻两个半绝缘电阻极板的间距为2微米。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (4)
1.一种耐压半导体元件，其特征在于，包括：
P型衬底；
隔离层，所述隔离层位于所述P型衬底上；
N型硅层，所述N型硅层位于所述隔离层上；
P型阱，所述P型阱位于所述N型硅层一侧的所述隔离层上；
N型阱，所述N型阱位于所述N型硅层另一侧的所述隔离层上；
源极，所述源极位于所述P型阱上；
漏极，所述漏极位于所述N型阱上；
氧化层，所述氧化层位于所述N型硅层上；
第一介质层，所述第一介质层覆盖所述源极和漏极之间的所述氧化层、P型阱和N型阱，所述第一介质层上设有栅极；
第二介质层，所述第二介质层位于所述第一介质层和所述栅极上，所述第二介质层部分覆盖所述栅极；
金属场板，所述金属场板跨设在所述栅极上，所述金属场板的截面形状为中间高两边低的阶梯形，且所述金属场板的一端与源极连接，另一端搭接在所述第二介质层上；
粘附层，所述粘附层位于所述第二介质层与所述栅极的上表面之间；
其中，所述第一介质层内具有位于下层的多个半绝缘电阻极板和位于上层的多个导体场板，所述多个半绝缘电阻极板和所述多个导体场板均横向间隔排列，且任意一个所述半绝缘电阻极板与上层相邻的一个导体场板垂直连接，与上层相邻的另一个导体场板构成电容器，位于左右最外侧的两个导体场板分别与所述P型阱和N型阱垂直连接。
2.根据权利要求1所述的耐压半导体元件，其特征在于，所述多个半绝缘电阻极板设于所述氧化层上表面。
3.根据权利要求2所述的耐压半导体元件，其特征在于，相邻两个半绝缘电阻极板的间距为2微米。
4.根据权利要求1所述的耐压半导体元件，其特征在于，所述栅极与所述漏极之间的第二介质层上埋设有金属柱，所述金属场板与所述第二介质层搭接的一端与所述金属柱固定连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711308565.6A CN107863381A (zh) | 2017-12-11 | 2017-12-11 | 一种耐压半导体元件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711308565.6A CN107863381A (zh) | 2017-12-11 | 2017-12-11 | 一种耐压半导体元件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107863381A true CN107863381A (zh) | 2018-03-30 |
Family
ID=61705560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711308565.6A Withdrawn CN107863381A (zh) | 2017-12-11 | 2017-12-11 | 一种耐压半导体元件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107863381A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108847422A (zh) * | 2018-06-15 | 2018-11-20 | 济南大学 | 带有耦合场板的高电子迁移率晶体管 |
| CN112420681A (zh) * | 2019-08-20 | 2021-02-26 | 苏州捷芯威半导体有限公司 | 一种芯片封装结构 |
| CN112993019A (zh) * | 2021-02-08 | 2021-06-18 | 华南师范大学 | 带有空气桥场板结构的GaN HEMT射频器件及其制备方法 |
-
2017
- 2017-12-11 CN CN201711308565.6A patent/CN107863381A/zh not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108847422A (zh) * | 2018-06-15 | 2018-11-20 | 济南大学 | 带有耦合场板的高电子迁移率晶体管 |
| CN108847422B (zh) * | 2018-06-15 | 2021-08-06 | 济南大学 | 带有耦合场板的高电子迁移率晶体管 |
| CN112420681A (zh) * | 2019-08-20 | 2021-02-26 | 苏州捷芯威半导体有限公司 | 一种芯片封装结构 |
| CN112420681B (zh) * | 2019-08-20 | 2024-02-27 | 苏州捷芯威半导体有限公司 | 一种芯片封装结构 |
| CN112993019A (zh) * | 2021-02-08 | 2021-06-18 | 华南师范大学 | 带有空气桥场板结构的GaN HEMT射频器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106653830B (zh) | 半导体器件耐压结构 | |
| JP3979258B2 (ja) | Ｍｉｓ半導体装置およびその製造方法 | |
| CN103681867B (zh) | 具有场电极的晶体管器件 | |
| CN110649096B (zh) | 一种高压n沟道HEMT器件 | |
| JP2004095954A (ja) | 半導体装置 | |
| CN107863381A (zh) | 一种耐压半导体元件 | |
| CN103579313A (zh) | 提高高压ldmos器件击穿电压的结构 | |
| US20100327330A1 (en) | Semiconductor device wherein a first insulated gate field effect transistor is connected in series with a second field effect transistor | |
| CN110660851A (zh) | 一种高压n沟道HEMT器件 | |
| CN107818964A (zh) | 一种耐压半导体器件 | |
| CN108321188B (zh) | 绝缘栅双极型晶体管及其形成方法 | |
| CN110649097A (zh) | 一种高压p沟道HEMT器件 | |
| CN110660843A (zh) | 一种高压p沟道HEMT器件 | |
| CN114256332A (zh) | 一种改善漏源极漏电的屏蔽栅结构 | |
| CN104201204A (zh) | 横向对称dmos管及其制造方法 | |
| CN102403351A (zh) | 沟槽型垂直双扩散晶体管 | |
| CN106960879A (zh) | 一种改善射频开关特性的mosfet结构 | |
| CN207719214U (zh) | 一种耐压半导体元件 | |
| CN110416306A (zh) | 一种具有阶梯分离栅l型槽横向器件 | |
| CN107845671A (zh) | 一种防击穿的半导体器件 | |
| US9041142B2 (en) | Semiconductor device and operating method for the same | |
| CN207719195U (zh) | 一种耐压半导体器件 | |
| CN103545365A (zh) | 用于静电保护的高压nldmos结构 | |
| CN207719216U (zh) | 一种半导体器件 | |
| CN107833912A (zh) | 一种半导体元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20180330 |