CN106960879A - 一种改善射频开关特性的mosfet结构 - Google Patents
一种改善射频开关特性的mosfet结构 Download PDFInfo
- Publication number
- CN106960879A CN106960879A CN201710368791.7A CN201710368791A CN106960879A CN 106960879 A CN106960879 A CN 106960879A CN 201710368791 A CN201710368791 A CN 201710368791A CN 106960879 A CN106960879 A CN 106960879A
- Authority
- CN
- China
- Prior art keywords
- metal
- device region
- mosfet structure
- switch characteristic
- deep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 claims abstract description 204
- 229910052751 metal Inorganic materials 0.000 claims abstract description 204
- 230000003247 decreasing effect Effects 0.000 claims abstract description 6
- 239000011229 interlayer Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000002210 silicon-based material Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009189 diving Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种改善射频开关特性的MOSFET结构，在不改变MOSFET的SOI结构前提下，通过将源极(S)20的金属和漏极(D)30的不同层的金属逐层递减,可以减小漏极D和源极S的金属产生的寄生电阻，改善MOSFET射频开关的特性。
Description
技术领域
本发明涉及一种MOSFET结构，特别是涉及一种改善射频开关特性的MOSFET结构。
背景技术
品质因子FOM(Figure Of Merit)用于评价场效应管MOSFET的开关性能或工艺能力，它是插损(InsertionLoss)和隔离度(Isolation)的折中，插损用导通电阻Ron表征，隔离度取决于关断电容Coff，对N型MOSFET，如图1所示，定义当栅极电压Vg＝+VDD时漏源电阻为导通电阻Ron，定义当栅极电压Vg＝-VDD时漏源间电容为关断电容Coff。一般来说，品质因子(Figure of Merit,FOM)越低越好，金属(Metal)的寄生电阻和金属间的寄生电容会影响导通电阻Ron和关断电容Coff。
现有MOSFET结构如图2及图3所示，图2为俯视图，图3为图2的A-A’剖面图，栅极G、漏极D和源极S均由多个叉指组成，10为栅极G的多晶硅(Poly-Si)，20为源极S的金属，30为漏极D的金属，每个间隔一个栅极G，通常漏极D和源极S金属层相同，其引出金属位于器件的两侧，栅极G为多晶硅(Poly-Si)。MOSFET的栅极G的多晶硅(Poly-Si)下方为栅极氧化层(Gate Oxide)40，栅极氧化层(Gate Oxide)40的下方为硅材料(Silicon)，漏极D和源极S的金属通过通孔(Via)连接至掺杂层N+(50)，每个掺杂层N+(50)在水平方向向栅极氧化层(Gate Oxide)40下方扩展，即栅极氧化层(Gate Oxide)40下方的硅材料(Silicon)宽度略小于栅极氧化层(Gate Oxide)40的宽度，栅极氧化层(Gate Oxide)40下方的硅材料(Silicon)的下方和掺杂层N+(50)的下方为潜埋氧化层(Buried Oxide)70，潜埋氧化层(Buried Oxide)70的下方为衬底硅材料(Silicon)。漏极D和源极S间的关断电容Coff包含金属层间的寄生电容，且沿着晶体管宽度方向的金属连线会导致晶体管的导通电阻变大。现有MOSFET结构的漏极D和源极S的金属的寄生电阻较大，导致品质因子FOM较大，即场效应管MOSFET的开关性能或工艺能力较差。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种改善射频开关特性的MOSFET结构，以在不增加额外的寄生电容的基础上减小金属寄生电阻，改善场效应管MOSFET的射频开关特性。
为达上述及其它目的，本发明提出一种改善射频开关特性的MOSFET结构，在不改变MOSFET的SOI结构前提下，在漏极(D)和源极(S)的金属上再分层叠加放置长度递减的金属。
进一步地，所述源极(S)20的金属的引出部分放置于金属Metal l，深入器件区一定距离Dl，在金属Metal l的上面叠加金属Metal m，深入器件区一定距离Dm，在金属Metalm的上面叠加金属Metal n，深入器件区一定距离Dn，所述源极(S)重叠的不同层间用通孔进行连接。
进一步地，所述源极(S)20的金属的引出部分放置于金属Metal l，深入器件区3/4器件宽度W。
进一步地，在金属Metal l的上面叠加金属Metal m，深入器件区2/4器件宽度W。
进一步地，在金属Metal m的上面叠加金属Metal n，深入器件区1/4器件宽度W。
进一步地，所述漏极(D)的金属的引出部分放置于金属Metal l，深入器件区一定距离Dl；然后在金属Metal l的上面叠加金属Metal m，深入器件区一定距离Dm；之后在金属Metal m的上面叠加金属Metal n，深入器件区一定距离Dn，所述漏极(D)重叠的不同层间用通孔进行连接。
进一步地，所述漏极(D)的金属的引出部分放置于金属Metal l，深入器件区3/4器件宽度W；在金属Metal l的上面叠加金属Metal m，深入器件区2/4器件宽度W；在金属Metalm的上面叠加金属Metal n，深入器件区1/4器件宽度W
进一步地，所述漏极(D)的金属Metal m与源极(S)的金属Metal m在器件宽度方向不能有重叠、所述漏极(D)的金属Metal n与源极(S)的金属Metal n在器件宽度方向不能有重叠。
进一步地，所述漏极(D)的金属Metal n与源极(S)的金属Metal m/n在器件宽度方向长度可以不一致，同时叠加的金属也可以不同，通常做成对称的形式。
进一步地，金属层Metal n与金属层Metal m可以对齐或金属层Metal n比金属层Metal m有缩进。
与现有技术相比，本发明一种改善射频开关特性的MOSFET结构在不改变MOSFET的SOI结构前提下，通过将源极(S)20的金属和漏极(D)30的不同层的金属逐层递减，可以减小漏极D和源极S的金属产生的寄生电阻，改善MOSFET射频开关的特性。
附图说明
图1为现有技术中评价MOSFET品质因子(FOM)的参数示意图；
图2为现有技术MOSFET结构俯视图；
图3为现有技术MOSFET的A－A’剖面示意图；
图4为本发明一种改善射频开关特性的MOSFET结构俯视图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图4为本发明一种改善射频开关特性的MOSFET结构的俯视结构示意图。如图4所示，本发明一种改善射频开关特性的MOSFET结构，包括栅极(G)10的多晶硅(Poly-Si)、源极(S)20的金属Metal l/m/n 201/202/203以及漏极(D)30的金属Metal l/m/n 301/302/303，源极(S)20的金属和漏极(D)30的不同层的金属逐层递减用于在不增加额外寄生电容的情况下减小由于金属引起的寄生电阻。
在不改变MOSFET的SOI(Silicon-On-Insulator，绝缘衬底上的硅)结构前提下，在现有技术的漏极D和源极S的金属上再分层叠加放置长度递减的金属，可以减小漏极D和源极S的金属产生的寄生电阻。如图4所示，栅极(G)10的多晶硅(Poly-Si)放置于某一层；源极(S)20的金属的引出部分放置于金属Metal l，深入器件区一定距离Dl(如3/4器件宽度W)，然后在金属Metal l的上面叠加金属Metal m，再深入器件一定距离Dm(如2/4器件宽度W)，之后在金属Metal m的上面叠加金属Metal n，深入器件一定距离Dn(如1/4器件宽度W)；漏极(D)30的金属的引出部分放置于金属Metal l，深入器件区一定距离Dl(如3/4器件宽度W)，然后在金属Metal l的上面叠加金属Metal m，再深入器件一定距离Dm(如2/4器件宽度W)，之后在金属Metal m的上面叠加金属Metal n，深入器件一定距离Dn(如1/4器件宽度W)。漏极(D)30和源极(S)20重叠的不同层间用通孔Via(未示出)进行连接，在此需说明的是，图4为了方便看清各层重叠情况，漏极(D)30和源极(S)20的不同层的金属的宽度是递减的，实际上是等宽的。同时，漏极(D)30和源极(S)20叠加的金属应避免侧面正对以免增加额外的寄生电容，即漏极(D)30的金属Metal m应与源极(S)20的金属Metal m在器件宽度方向不能有重叠、漏极(D)30的金属Metal n应与源极(S)20的金属Metal n在器件宽度方向不能有重叠。
图4所示漏极(D)30的金属Metal n应与源极(S)20的金属Metal m/n在器件宽度方向长度可以不一致，同时叠加的金属也可以不同，如多一些层或少一层，但通常做成对称的形式，过多的金属层也不利于加工制造。
另外请注意，金属层3(对应Metal n)与金属层2(对应Metal m)可以对齐，但不以此为限，图示是表示的金属层3比金属层2有缩进。
综上所述，本发明一种改善射频开关特性的MOSFET结构在不改变MOSFET的SOI结构前提下，通过将源极(S)20的金属和漏极(D)30的不同层的金属逐层递减，可以减小漏极D和源极S的金属产生的寄生电阻，改善MOSFET射频开关的特性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。
Claims (10)
1.一种改善射频开关特性的MOSFET结构，其特征在于：在不改变MOSFET的SOI结构前提下，在漏极(D)和源极(S)的金属上再分层叠加放置长度递减的金属。
2.如权利要求1述的一种改善射频开关特性的MOSFET结构，其特征在于：所述源极(S)20的金属的引出部分放置于金属Metal l，深入器件区一定距离Dl，在金属Metal l的上面叠加金属Metal m，深入器件区一定距离Dm，在金属Metal m的上面叠加金属Metal n，深入器件区一定距离Dn，所述源极(S)重叠的不同层间用通孔进行连接。
3.如权利要求2所述的一种改善射频开关特性的MOSFET结构，其特征在于：所述源极(S)20的金属的引出部分放置于金属Metal l，深入器件区3/4器件宽度W。
4.如权利要求3所述的一种改善射频开关特性的MOSFET结构，其特征在于：在金属Metal l的上面叠加金属Metal m，深入器件区2/4器件宽度W。
5.如权利要求4所述的一种改善射频开关特性的MOSFET结构，其特征在于：在金属Metal m的上面叠加金属Metal n，深入器件区1/4器件宽度W。
6.如权利要求5所述的一种改善射频开关特性的MOSFET结构，其特征在于：所述漏极(D)的金属的引出部分放置于金属Metal l，深入器件区一定距离Dl；然后在金属Metal l的上面叠加金属Metal m，深入器件区一定距离Dm；之后在金属Metal m的上面叠加金属Metaln，深入器件区一定距离Dn，所述漏极(D)重叠的不同层间用通孔进行连接。
7.如权利要求6所述的一种改善射频开关特性的MOSFET结构，其特征在于：所述漏极(D)的金属的引出部分放置于金属Metal l，深入器件区3/4器件宽度W；在金属Metal l的上面叠加金属Metal m，深入器件区2/4器件宽度W；在金属Metal m的上面叠加金属Metal n，深入器件区1/4器件宽度W。
8.如权利要求7所述的一种改善射频开关特性的MOSFET结构，其特征在于：所述漏极(D)的金属Metal m与源极(S)的金属Metal m在器件宽度方向不能有重叠、所述漏极(D)的金属Metal n与源极(S)的金属Metal n在器件宽度方向不能有重叠。
9.如权利要求8所述的一种改善射频开关特性的MOSFET结构，其特征在于：所述漏极(D)的金属Metal n与源极(S)的金属Metal m/n在器件宽度方向长度可以不一致，同时叠加的金属也可以不同，通常做成对称的形式。
10.如权利要求9所述的一种改善射频开关特性的MOSFET结构，其特征在于：金属层Metal n与金属层Metal m可以对齐或金属层Metal n比金属层Metalm有缩进。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710368791.7A CN106960879B (zh) | 2017-05-23 | 2017-05-23 | 一种改善射频开关特性的mosfet结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710368791.7A CN106960879B (zh) | 2017-05-23 | 2017-05-23 | 一种改善射频开关特性的mosfet结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106960879A true CN106960879A (zh) | 2017-07-18 |
| CN106960879B CN106960879B (zh) | 2020-09-15 |
Family
ID=59482633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710368791.7A Active CN106960879B (zh) | 2017-05-23 | 2017-05-23 | 一种改善射频开关特性的mosfet结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106960879B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107644914A (zh) * | 2017-09-26 | 2018-01-30 | 上海华虹宏力半导体制造有限公司 | 半导体结构 |
| CN107742626A (zh) * | 2017-09-26 | 2018-02-27 | 上海华虹宏力半导体制造有限公司 | 半导体结构 |
| CN115939211A (zh) * | 2022-10-11 | 2023-04-07 | 上海迦美信芯通讯技术有限公司 | 一种改善射频开关性能的mosfet结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101238585A (zh) * | 2005-08-10 | 2008-08-06 | Nxp股份有限公司 | Ldmos晶体管 |
| US20090152649A1 (en) * | 2007-12-17 | 2009-06-18 | Su Tae Kim | Semiconductor Device of Multi-Finger Type |
| WO2010016008A1 (en) * | 2008-08-05 | 2010-02-11 | Nxp B.V. | Ldmos with discontinuous metal stack fingers |
| CN105097926A (zh) * | 2014-05-22 | 2015-11-25 | 上海北京大学微电子研究院 | 一种新型的射频晶体管版图结构 |
-
2017
- 2017-05-23 CN CN201710368791.7A patent/CN106960879B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101238585A (zh) * | 2005-08-10 | 2008-08-06 | Nxp股份有限公司 | Ldmos晶体管 |
| US20090152649A1 (en) * | 2007-12-17 | 2009-06-18 | Su Tae Kim | Semiconductor Device of Multi-Finger Type |
| WO2010016008A1 (en) * | 2008-08-05 | 2010-02-11 | Nxp B.V. | Ldmos with discontinuous metal stack fingers |
| CN105097926A (zh) * | 2014-05-22 | 2015-11-25 | 上海北京大学微电子研究院 | 一种新型的射频晶体管版图结构 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107644914A (zh) * | 2017-09-26 | 2018-01-30 | 上海华虹宏力半导体制造有限公司 | 半导体结构 |
| CN107742626A (zh) * | 2017-09-26 | 2018-02-27 | 上海华虹宏力半导体制造有限公司 | 半导体结构 |
| CN115939211A (zh) * | 2022-10-11 | 2023-04-07 | 上海迦美信芯通讯技术有限公司 | 一种改善射频开关性能的mosfet结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106960879B (zh) | 2020-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102270663B (zh) | 具有超结结构的平面型功率mosfet器件及其制造方法 | |
| TW201436459A (zh) | 用於ｍｏｓｆｅｔ應用的可變緩衝電路 | |
| KR20010090598A (ko) | 드레인 확장 영역을 갖는 횡형 박막 실리콘 온절연체(ｓｏｉ) ｐｍｏｓ 디바이스 | |
| CN103633087B (zh) | 一种具有esd保护功能的强抗闩锁可控ligbt器件 | |
| CN106960879A (zh) | 一种改善射频开关特性的mosfet结构 | |
| CN107482056A (zh) | 一种屏蔽栅vdmos器件 | |
| CN106571388B (zh) | 具有resurf结构的横向扩散金属氧化物半导体场效应管 | |
| WO2016106861A1 (zh) | 触控面板 | |
| CN103325835B (zh) | 一种具有结型场板的soi功率ldmos器件 | |
| CN104201204B (zh) | 横向对称dmos管制造方法 | |
| CN107863381A (zh) | 一种耐压半导体元件 | |
| CN102339850A (zh) | 一种八边形网格状mosfet功率管版图结构 | |
| CN106298883A (zh) | 一种薄膜晶体管及其制备方法 | |
| CN100481499C (zh) | 具有改善闭锁电压和导通电阻性能的横向fet结构及方法 | |
| CN107818964A (zh) | 一种耐压半导体器件 | |
| CN104576717A (zh) | 半导体器件 | |
| CN204029815U (zh) | 横向对称dmos管 | |
| CN103956383B (zh) | 一种基于多顶栅结构的晶体管 | |
| CN208923149U (zh) | 一种n型ldmos器件 | |
| TWI509772B (zh) | 高壓開關裝置及其製作方法 | |
| CN202772140U (zh) | 一种基于高k材料的ldmos器件 | |
| CN107591448A (zh) | 超结器件及其制造方法 | |
| CN204946907U (zh) | 一种oled器件 | |
| CN106558557A (zh) | 半导体器件的制作方法 | |
| CN104810398B (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |