CN107644914A - 半导体结构 - Google Patents

半导体结构 Download PDF

Info

Publication number
CN107644914A
CN107644914A CN201710882925.7A CN201710882925A CN107644914A CN 107644914 A CN107644914 A CN 107644914A CN 201710882925 A CN201710882925 A CN 201710882925A CN 107644914 A CN107644914 A CN 107644914A
Authority
CN
China
Prior art keywords
prolongation
doped region
attachment structure
attachment
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710882925.7A
Other languages
English (en)
Inventor
刘张李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710882925.7A priority Critical patent/CN107644914A/zh
Publication of CN107644914A publication Critical patent/CN107644914A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种半导体结构,所述半导体结构包括栅极、第一掺杂区、第二掺杂区、第一连接结构、第二连接结构以及拓展结构,所述栅极位于基底上,所述第一掺杂区和所述第二掺杂区位于所述基底中并分别位于所述栅极两侧,所述第一连接结构连接所述第一掺杂区,所述第二连接结构连接所述第二掺杂区,所述拓展结构附着在所述第一连接结构上和/或所述第二连接结构上。在本发明提供半导体结构中,第一连接结构和第二连接结构作为电性连接分别引出第一掺杂区和第二掺杂区,通过附着在第一连接结构和/或第二连接结构上的拓展结构来减小导通状态时的等效电阻值,同时可实现不影响等效电容值大小,从而提高半导体结构的性能。

Description

半导体结构
技术领域
本发明涉及半导体技术领域,特别涉及一种半导体结构。
背景技术
在半导体技术领域中,随着技术的不断发展,对于半导体器件的要求也越来越高。其中,射频开关器件作为通讯领域信号的开关是一种重要的开关器件,可应用于有线传输射频信号。
在射频开关器件工作时,部分区域处于导通状态,部分区域处于关断状态。可以通过优值(Figure of Merit,FOM)用来评价射频开关器件的性能或者工艺的特征测试参数。FOM=Ron*Coff,其中,Ron是射频开关器件处于导通状态时的等效电阻值,Coff是射频开关器件处于关断状态时的等效电容值,Ron和Coff都是由于掺杂区的连接结构形成的。Coff是衡量射频开关器件在关态下隔离性能的参数;FOM越低则表示射频开关器件的综合性能越好。
然而,现有技术中形成的射频开关器件的性能有待提高。如何提高半导体结构的性能是本领域技术人员努力的方向。
发明内容
本发明的目的在于提供一种半导体结构,以提高现有技术的半导体结构的性能。
为解决上述技术问题,本发明提供一种半导体结构,所述半导体结构包括栅极、第一掺杂区、第二掺杂区、第一连接结构、第二连接结构以及拓展结构,所述栅极位于基底上,所述第一掺杂区和所述第二掺杂区位于所述基底中并分别位于所述栅极两侧,所述第一连接结构连接所述第一掺杂区,所述第二连接结构连接所述第二掺杂区,所述拓展结构附着在所述第一连接结构上和/或所述第二连接结构上。
可选的,在所述半导体结构中,所述拓展结构包括第一拓展结构和第二拓展结构,所述第一拓展结构位于所述第一连接结构上,所述第二拓展结构位于所述第二连接结构上,所述第一拓展结构与所述第二拓展结构错位分布。
可选的,在所述半导体结构中,所述拓展结构的投影在所述第一连接结构内;所述拓展结构的投影在所述第二连接结构内。
可选的,在所述半导体结构中,所述栅极、第一掺杂区和第二掺杂区的形状均呈条形。
可选的,在所述半导体结构中,所述栅极的数量为多个,多个所述栅极连接到一起呈梳状结构。
可选的,在所述半导体结构中,所述第一连接结构的数量为多个,多个所述第一连接结构连接到一起呈梳状结构;所述第二连接结构的数量为多个,多个所述第二连接结构连接到一起呈梳状结构。
可选的,在所述半导体结构中,所述拓展结构还包括通过连线,所述拓展结构通过若干所述通孔连线连接所述第一连接结构或所述第二连接结构。
可选的,在所述半导体结构中,所述拓展结构的材料为金属。
可选的,在所述半导体结构中,所述第一掺杂区和所述第二掺杂区均为N型掺杂或P型掺杂。
可选的,在所述半导体结构中,所述半导体结构用于射频开关器件。
综上所述,在本发明提供的半导体结构中,第一连接结构和第二连接结构作为电性连接分别引出第一掺杂区和第二掺杂区,通过附着在第一连接结构和/或第二连接结构上的拓展结构来减小导通状态时的等效电阻值,同时可实现不影响等效电容值大小,从而提高半导体结构的性能。
附图说明
图1是本发明实施例的半导体结构的俯视结构图;
图2是本发明实施例的图1中A处的剖视示意图。
具体实施方式
为了使本发明的目的、特征和优点能够更加明显易懂,请参阅附图。须知,本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
如图1和图2所示,本发明提供一种半导体结构,所述半导体结构包括栅极10、第一掺杂区20、第二掺杂区30、第一连接结构40、第二连接结构50以及拓展结构60,所述栅极10位于基底70上,所述第一掺杂区20和所述第二掺杂区30位于所述基底70中并分别位于所述栅极10两侧,所述第一连接结构40连接所述第一掺杂区20,所述第二连接结构50连接所述第二掺杂区30,所述拓展结构附着在所述第一连接结构上和/或所述第二连接结构上。
为了更好的拉高半导体结构的性能,所述拓展结构60包括第一拓展结构61和第二拓展结构62,所述第一拓展结构61位于所述第一连接结构40上,通过第一拓展结构61来减小第一连接结构40的等效电阻值,所述第二拓展结构62位于所述第二连接结构50上,通过第二拓展结构62来减小第二连接结构50的等效电阻值,所述第一拓展结构61与所述第二拓展结构62错位分布,错位分布是指相对错开的位置关系,体现在没有相对的表面,即达到通过第一拓展结构61与第二拓展结构62的错位分布来避免形成电容结构的相对面,从而在不增加半导体结构的等效电容值下达到减小等效电阻值,进而达到提高半导体结构性能的目的。在本发明中,通过拓展结构来提高半导体结构的性能,可通过来表示等效电阻值R=ρ·L/A,ρ为电阻材料的电阻率,L为电阻体的长度,A为电阻体的截面积,当拓展结构附着在第一/第二连接结构上形成的电阻体的等效截面积增大,通过附着来进行电性连接,从而使等效电阻值减少,即通过拓展结构的电性连接减少第一/第二连接结构产生的等效电阻值,同时可不影响等效电容值的大小,在半导体技术领域中,由于半导体结构的层层叠叠起来的结构,拓展结构可以起到积极的作用。
从体积上考虑,所述第一拓展结构61的投影在所述第一连接结构40内,即第一拓展结构61朝向第一连接结构40的投影落在第一连接结构40内,也就是第一拓展结构61的投影面积小于第一连接结构40的投影面积;所述第二拓展结构62的投影在所述第二连接结构50内,即第二拓展结构62朝向第二连接结构50的投影落在第二连接结构50内,也就是第二拓展结构62的投影面积小于第二连接结构50的投影面积。使拓展结构设置在一侧,防止其它侧的体积增加,例如,通过在纵向上设置拓展结构,使形成的导体结构在高度上有所增加但宽度上保持不变,当然也可以横向设置拓展保持高度而宽度不变。
在本实施例中,所述栅极10、第一掺杂区20和第二掺杂区30的形状均呈条形,条形便于工艺生产以及达到体积上的要求。
在本实施例中,所述栅极10的数量为多个,多个所述栅极10连接到一起呈梳状结构,梳状结构是通过梳柄将多个梳柱连接到一起的结构,通过梳状结构实现多个栅极10作为梳柱连接到一起作为整体的电性连接。如图1和图2所示,所述第一掺杂区20和所述第二掺杂区30位于基底70中并分别位于所述栅极10两侧,则每个呈梳柱的栅极10两侧各有一个第一掺杂区20和第二掺杂区30。为了方便图示及理解,在图1和图2中仅图示了部分结构,其中图2为图1在剖面A处的示意图,第二拓展结构62用虚线表示其存在但并非处于剖面A上,体现出交错的关系。
对应梳状结构的栅极,所述第一连接结构40的数量为多个,多个所述第一连接结构40连接到一起呈梳状结构,通过梳状结构实现多个第一掺杂区20连接到一起作为整体的电性连接;所述第二连接结构50的数量为多个,多个所述第二连接结构50连接到一起呈梳状结构,通过梳状结构实现多个第二掺杂区30连接到一起作为整体的电性连接,从而提高半导体结构的电气性能。在本实施例中,呈梳状结构的第一连接结构40和第二连接结构50是相对分布的,即梳柄部分相对分布在两侧,当然其它对于梳状结构的变形及组合,同样可以达到本发明的提高性能的目的,例如在其它实施方式中,多个非梳状结构的第一/第二连接结构也可直接进行线性连接。
在连接方式上,所述拓展结构60还包括通孔连线,所述拓展结构60通过若干所述通孔连线连接所述第一连接结构40或所述第二连接结构50,拓展结构60即可以是直接附在第一连接结构40或第二连接结构50上,也可以通过通孔连线的方式实现连接关系,同样可达到减小等效电阻的目的,通孔连线作为一种连接方式可以通过现有技术实现。
可选的,所述拓展结构60的材料为金属,金属作为较佳的电性连接材料,工艺成熟可广泛运用,可采用铜、铝、金、银或钨等半导体技术中用到的以及其合金。在其它实施例中,也可以采用非金属的导电材料附着在第一连接结构上和/或第二连接结构上,同样可以达到减小等效电阻值的目的。
所述第一掺杂区20和所述第二掺杂30区均为N型掺杂或P型掺杂,实现NMOS管或PMOS管的开关结构,N型掺杂可通过掺杂磷、砷或锑等元素实现,P型掺杂可通过掺杂硼等元素实现,在本实施例中,第一掺杂区20和第二掺杂区30可对应于MOS管的源/漏极设置。
在应用上考虑,所述半导体结构用于射频开关器件,由于导通时的等效电阻值较小,在高频的开关情况下具有较低的损耗,有效的提高射频开关器件的性能。
综上所述,在本发明提供半导体结构中,第一连接结构和第二连接结构作为电性连接分别引出第一掺杂区和第二掺杂区,通过附着在第一连接结构和/或第二连接结构上的拓展结构来减小导通状态时的等效电阻值,同时可实现不影响等效电容值大小,从而提高半导体结构的性能。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (10)

1.一种半导体结构,其特征在于,所述半导体结构包括:
栅极,所述栅极位于基底上;
第一掺杂区和第二掺杂区,所述第一掺杂区和所述第二掺杂区位于所述基底中并分别位于所述栅极两侧;
第一连接结构和第二连接结构,所述第一连接结构连接所述第一掺杂区,所述第二连接结构连接所述第二掺杂区;
拓展结构,所述拓展结构附着在所述第一连接结构上和/或所述第二连接结构上。
2.根据权利要求1所述的半导体结构,其特征在于,所述拓展结构包括第一拓展结构和第二拓展结构,所述第一拓展结构位于所述第一连接结构上,所述第二拓展结构位于所述第二连接结构上,所述第一拓展结构与所述第二拓展结构错位分布。
3.根据权利要求2所述的半导体结构,其特征在于,所述第一拓展结构的投影在所述第一连接结构内;所述第二拓展结构的投影在所述第二连接结构内。
4.根据权利要求1所述的半导体结构,其特征在于,所述栅极、第一掺杂区和第二掺杂区的形状均呈条形。
5.根据权利要求4所述的半导体结构,其特征在于,所述栅极的数量为多个,多个所述栅极连接到一起呈梳状结构。
6.根据权利要求5所述的半导体结构,其特征在于,所述第一连接结构的数量为多个,多个所述第一连接结构连接到一起呈梳状结构;所述第二连接结构的数量为多个,多个所述第二连接结构连接到一起呈梳状结构。
7.根据权利要求1-6中任意一项所述的半导体结构,其特征在于,所述拓展结构还包括通孔连线,所述拓展结构通过若干所述通孔连线连接所述第一连接结构或所述第二连接结构。
8.根据权利要求1-6中任意一项所述的半导体结构,其特征在于,所述拓展结构的材料为金属。
9.根据权利要求1-6中任意一项所述的半导体结构,其特征在于,所述第一掺杂区和所述第二掺杂区均为N型掺杂或P型掺杂。
10.根据权利要求1-6中任意一项所述的半导体结构,其特征在于,所述半导体结构用于射频开关器件。
CN201710882925.7A 2017-09-26 2017-09-26 半导体结构 Pending CN107644914A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710882925.7A CN107644914A (zh) 2017-09-26 2017-09-26 半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710882925.7A CN107644914A (zh) 2017-09-26 2017-09-26 半导体结构

Publications (1)

Publication Number Publication Date
CN107644914A true CN107644914A (zh) 2018-01-30

Family

ID=61113880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710882925.7A Pending CN107644914A (zh) 2017-09-26 2017-09-26 半导体结构

Country Status (1)

Country Link
CN (1) CN107644914A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010016008A1 (en) * 2008-08-05 2010-02-11 Nxp B.V. Ldmos with discontinuous metal stack fingers
US20120273849A1 (en) * 2011-04-30 2012-11-01 Jaroslaw Adamski Electronic Module Metalization System, Apparatus, and Methods of Forming Same
CN106098562A (zh) * 2016-08-03 2016-11-09 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
CN106960879A (zh) * 2017-05-23 2017-07-18 上海华虹宏力半导体制造有限公司 一种改善射频开关特性的mosfet结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010016008A1 (en) * 2008-08-05 2010-02-11 Nxp B.V. Ldmos with discontinuous metal stack fingers
US20120273849A1 (en) * 2011-04-30 2012-11-01 Jaroslaw Adamski Electronic Module Metalization System, Apparatus, and Methods of Forming Same
CN106098562A (zh) * 2016-08-03 2016-11-09 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
CN106960879A (zh) * 2017-05-23 2017-07-18 上海华虹宏力半导体制造有限公司 一种改善射频开关特性的mosfet结构

Similar Documents

Publication Publication Date Title
CN105846200A (zh) 用于汽车工业的电接触装置以及电缆组件
CN205863358U (zh) 高频传输线路
DE102011053093B4 (de) Leuchtvorrichtungen
CN205282475U (zh) 双向功率开关
US9059336B2 (en) Thermoelectric conversion element
CN106207320A (zh) 移相器和天线
CN103247617B (zh) 主动阵列基板上的静电防护结构
EP4242046A3 (de) Kühlbare einzelleitung und ladekabel
DE102017101596A1 (de) Isolierungsvorrichtung mit Hall-Effekt-Sensor
DE10133443A1 (de) Halbleiterschaltungsanordnung mit Energiezufuhr- und Masseleitungen, angepasst für Hochfrequenzbetrieb
DE102011006220A1 (de) Leistungshalbleitervorrichtung
CN108461541A (zh) Igbt的终端结构、igbt器件及其制造方法
CN107644914A (zh) 半导体结构
CN205248238U (zh) 一种可靠性测试结构
DE102017211606A1 (de) Halbleitervorrichtung
CN107742626A (zh) 半导体结构
CN109950228A (zh) 一种芯片及设备
CN112666726B (zh) 一种热光移相器及其制备方法
DE1937853A1 (de) Integrierte Schaltung mit einem Transistor
DE112017001953B4 (de) Isolierendes Substrat und Halbleitervorrichtung, die dieses verwendet
DE102011086761B4 (de) Halbleitervorrichtung
DE69321965T2 (de) MOS-Leistungs-Chip-Typ und Packungszusammenbau
EP2181465A2 (de) Thermoelektrischer generator
CN104409458B (zh) 半导体器件及其形成方法
CN205489229U (zh) 抽屉式断路器中的触头系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180130

RJ01 Rejection of invention patent application after publication