TWI509772B - 高壓開關裝置及其製作方法 - Google Patents
高壓開關裝置及其製作方法 Download PDFInfo
- Publication number
- TWI509772B TWI509772B TW102112886A TW102112886A TWI509772B TW I509772 B TWI509772 B TW I509772B TW 102112886 A TW102112886 A TW 102112886A TW 102112886 A TW102112886 A TW 102112886A TW I509772 B TWI509772 B TW I509772B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- high voltage
- doping
- heavily doped
- type
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 46
- 229920005591 polysilicon Polymers 0.000 claims description 46
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 claims description 40
- 229910052732 germanium Inorganic materials 0.000 claims description 25
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 241000270295 Serpentes Species 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- XTQHKBHJIVJGKJ-UHFFFAOYSA-N sulfur monoxide Chemical compound S=O XTQHKBHJIVJGKJ-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thyristors (AREA)
Description
本發明涉及一種開關裝置，更具體地說，本發明涉及一種高壓開關裝置及其製作方法。
對於電子電路，很多時候需要檢測開關裝置的漏接電壓用以檢測線電壓的欠壓鎖存(UVLO)或用以開啟過壓保護(OVP)。常用的方法為通過金屬線穿越開關裝置的漂移區將開關裝置的汲極焊盤和電阻分割器耦接起來，以得到所需的檢測電壓。但對高壓開關裝置(如工作電壓高於500V的開關裝置)，如果直接用金屬線穿越開關裝置的漂移區，則由於金屬線上的高壓降，將會嚴重降低開關裝置的擊穿電壓，並極可能損壞開關裝置。
現有技術嘗試各種方法消除金屬線的上述效應。一種現有技術通過製作兩層多晶矽盤以隔離金屬線在矽表層電場分佈的效應。但這種方法使技術複雜化，並且造成開關裝置可靠性降低。
另一種現有技術通過在高壓開關裝置外增加一個額外的汲極焊盤，來耦接電阻分割器，並通過鍵合線將兩個漏接焊盤耦接至引線框。這種方法增加了焊盤數量，使成本變高。
因此本發明的目的在於解決現有技術的上述技術問題，提出一種簡單可靠的高壓開關裝置及其製作方法。
根據上述目的，本發明提出了一種高壓開關裝置，包括：基底，具有第一型摻雜；形成在基底的外延層；形成在外延層內的汲區和源區，其中所述源區具有第一型摻雜，所述汲區具有第二型摻雜；位於所述源區和所述汲區之間的漂移區；覆蓋部分源區的閘氧；覆蓋閘氧覆蓋之外的其他外延層部分的場氧；形成在閘氧上的閘極部分；以及形成在場氧上的蛇形多晶矽部分，其中所述蛇形多晶矽部分具有第一端和第二端，其第一端與所述汲區接觸，其第二端靠近所述閘極部分但與其分開，所述蛇形多晶矽部分在垂直方向上位於所述漂移區上。
根據本發明實施例的一種高壓開關裝置，其中所述高壓開關裝置包括金屬氧化物場效應電晶體或者接面場效應電晶體；所述第一型摻雜為P型，所述第二型摻雜為N型。
根據本發明實施例的一種高壓開關裝置，其中所述蛇形多晶矽部分的電阻值範圍為3×106Ω~5×106Ω。
根據本發明實施例的一種高壓開關裝置，其中所述蛇形多晶矽部分的第二端通過金屬線引出，並通過電阻器連接至參考地。
根據本發明實施例的一種高壓開關裝置，其中所述電阻器的阻值為所述蛇形多晶矽部分的電阻值的1/50以下。
根據本發明實施例的一種高壓開關裝置，其中所述漂移區包括多個輕摻雜區和多個第三摻雜區，所述輕摻雜區和第三摻雜區被依次交替放置在漂移區內；其中所述輕摻雜區的摻雜濃度水準低於所述第三摻雜
區的摻雜濃度水準。
根據上述目的，本發明提出了一種高壓開關裝置的製作方法，包括：提供一基底，所述基底具有第一型摻雜；在基底上製作外延層，所述外延層具有第一型摻雜；在外延層內形成源區、汲區和漂移區，所述漂移區位於所述源區和所述汲區之間；其中所述源區具有第一型摻雜，所述汲區具有第二型摻雜；在外延層上形成閘氧和場氧，其中所述閘氧覆蓋部分源區，所述場氧覆蓋閘氧覆蓋之外的其他外延層部分；在閘氧上形成閘極部分，在場氧上形成蛇形多晶矽部分，其中所述蛇形多晶矽部分在垂直方向上位於所述漂移區上；所述蛇形多晶矽部分具有第一端和第二端，其第一端與汲區接觸，其第二端靠近所述閘極部分但與其分開。
根據本發明實施例的一種高壓開關裝置的製作方法，進一步包括：在源極區內形成第一重摻雜區和第二重摻雜區；其中所述第一重摻雜區具有第二型摻雜，所述第二重摻雜區具有第一型摻雜；在汲極區內形成第三重摻雜區，所述第三重摻雜區具有第二型摻雜；以及形成源極電極和汲極電極，所述源極電極與第一重摻雜區和第二重摻雜區接觸，所述汲極電極與第三重摻雜區接觸。
根據本發明實施例的一種高壓開關裝置的製作方法，進一步包括在漂移區內形成多個輕摻雜區和多個第三摻雜區，所述輕摻雜區和第三摻雜區被依次交替放置在漂移區內；其中所述輕摻雜區的摻雜濃度水準低於所述第三摻雜區的摻雜濃度水準。
根據本發明實施例的一種高壓開關裝置的製作方法，其中所述蛇形多晶矽部分的電阻值範圍為3×106Ω~5×106Ω。
根據本發明各方面的上述高壓開關裝置及其製作方法，無需額外焊盤，簡單實現汲極電壓檢測，並且其對原有製作技術無需大的改進，使得製作的高壓開關裝置可靠性強。
10‧‧‧閘氧
100、200、500‧‧‧剖面圖
101‧‧‧基底
102‧‧‧第一型摻雜區
103‧‧‧汲區
104‧‧‧漂移區
105‧‧‧第一重摻雜區
106‧‧‧第三重摻雜區
107‧‧‧場氧
108‧‧‧源極電極
109‧‧‧汲極電極
110‧‧‧閘極部分
111‧‧‧蛇形多晶矽部分
112‧‧‧金屬線
113‧‧‧電阻器
114、N-‧‧‧輕摻雜區
115‧‧‧基區
116‧‧‧第二重摻雜區
117‧‧‧第三摻雜區(N)
120‧‧‧外延層
300‧‧‧俯視圖
400‧‧‧等效電路圖
N+‧‧‧重摻雜區
第1圖示意性地示出了根據本發明一實施例的高壓開關裝置的剖面圖100；第2圖示意性地示出了根據本發明一實施例的高壓開關裝置的剖面圖200；第3圖示意性地示出了根據本發明一實施例的高壓開關裝置的俯視圖300；第4圖示意性地示出第1圖所示高壓開關裝置的等效電路圖400；第5圖示意性地示出了根據本發明另一實施例的高壓開關裝置的剖面圖500；第6A~6H圖示意性地示出了根據本發明一個實施例的高壓開關裝置的製作流程圖。
下面將詳細描述本發明的具體實施例，應當注意，這裏描述的實施例只用於舉例說明，並不用於限制本發明。在以下描述中，為了提供對本發明的透徹理解，闡述了大量特定細節。然而，對於本領域普通技術人員顯而易見的是：不必採用這些特定細節來實行本發明。在其他實例
中，為了避免混淆本發明，未具體描述公知的電路、材料或方法。
在整個說明書中，對“一個實施例”、“實施例”、“一個示例”或“示例”的提及意味著：結合該實施例或示例描述的特定特徵、結構或特性被包含在本發明至少一個實施例中。因此，在整個說明書的各個地方出現的短語“在一個實施例中”、“在實施例中”、“一個示例”或“示例”不一定都指同一實施例或示例。此外，可以以任何適當的組合和/或子組合將特定的特徵、結構或特性組合在一個或多個實施例或示例中。此外，本領域普通技術人員應當理解，在此提供的附圖都是為了說明的目的，並且附圖不一定是按比例繪製的。應當理解，當稱元件“耦接到”或“耦接到”另一元件時，它可以是直接耦接或耦接到另一元件或者可以存在中間元件。相反，當稱元件“直接耦接到”或“直接耦接到”另一元件時，不存在中間元件。相同的附圖標記指示相同的元件。這裏使用的術語“和/或”包括一個或多個相關列出的專案的任何和所有組合。
第1圖示意性地示出了根據本發明一實施例的高壓開關裝置的剖面圖100。如第1圖所示，高壓開關裝置包括：基底101，具有第一型摻雜；形成在基底上的外延層120；形成在外延層120內的汲區103和源區102，其中所述源區102具有和基底相同類型的第一型摻雜；所述汲區103具有和基底相反類型的第二型摻雜；位於所述源區102和所述汲區103之間的漂移區104；覆蓋部分源區102的閘氧10；覆蓋閘氧10覆蓋之外的其他外延層部分的場氧107；形成在閘氧10上的閘極部分110；以及形成在場氧107上的蛇形多晶矽部分111，所述蛇形多晶矽部分111具有第一端和第二端，其第一端與所述汲區106接觸，其第二端靠近所述閘極部分110但與其分開，所述蛇
形多晶矽部分111在垂直方向上位於所述漂移區104上。
在一個實施例中，所述高壓開關裝置還包括：形成於源區102內的第一重摻雜區105、第二重摻雜區116；形成於汲區103內的第三重摻雜區106；所述第一重摻雜區105和第三重摻雜區106具有第二型摻雜，所述第二重摻雜區116具有第一型摻雜。
在一個實施例中，所述高壓開關裝置還包括：與第一重摻雜區105和第二重摻雜區116接觸的源極電極108；與第三重摻雜區106接觸的汲極電極109。
在一個實施例中，所述閘極部分110採用多晶矽。
在一個實施例中，所述高壓開關裝置包括金屬氧化物場效應電晶體(MOSFET)或接面場效應電晶體(JFET)。當高壓開關裝置為N型裝置時，所述第一型摻雜為P型，所述第二型摻雜為N型；當高壓開關裝置為P型裝置時，所述第一型摻雜為N型，所述第二型摻雜為P型。
第1圖所示實施例中，所述高壓開關裝置包括N型MOSFET，其第一型摻雜為P型，第二型摻雜為N型。
在一個實施例中，閘氧10和場氧107均包括二氧化矽(SiO2)。但本領域的技術人員應當意識到，所述閘氧和場氧還可以包括其他的電介質。
第2圖示意性地示出了根據本發明一實施例的高壓開關裝置的剖面圖200。第2圖所示高壓開關裝置與第1圖所示高壓開關裝置相似，與第1圖所示高壓開關裝置的剖面圖100不同的是，在第2圖所示實施例中，高壓開關裝置的漂移區104包括多個輕摻雜區114(如第1圖所示N-)和多個第
三摻雜區117(N)，所述輕摻雜區114和第三摻雜區117被依次交替放置在漂移區104內。其中第三摻雜區的摻雜濃度水準為汲區103摻雜濃度水準的摻雜區域，重摻雜區(N+)的摻雜濃度水準高於汲區103摻雜濃度水準的摻雜區域，輕摻雜區(N-)的摻雜濃度水準低於汲區103摻雜濃度水準的摻雜區域；也就是說，輕摻雜區的摻雜濃度水準小於第三摻雜區的摻雜濃度水準，第三摻雜區的摻雜濃度水準小於重摻雜區的摻雜濃度水準。在一個實施例中，所述輕摻雜區和所述第三摻雜區均具有第二型摻雜。
在一個實施例中，所述蛇形多晶矽部分111的第二端通過金屬線112引出，並通過電阻器113連接至參考地(如第2圖虛線所示)。但本領域的技術人員應當意識到，在其他實施例中，也可以在所述蛇形多晶矽部分111上選取任意合適一點，通過金屬線將其引出。
第3圖示意性地示出了根據本發明一實施例的高壓開關裝置的俯視圖300。如第3圖所示，所述蛇形多晶矽部分111在漂移區104內多次迂回，以增大蛇形多晶矽部分111的長度，從而增大其電阻值。
在一個實施例中，多晶矽部分111的電阻值範圍為3×106Ω~5×106Ω。如在一個實施例中，多晶矽部分111的電阻值為4×106歐姆。
在一個實施例中，所述電阻器113的阻值為所述蛇形多晶矽部分111的電阻值的1/50以下。
由於蛇形多晶矽部分111在漂移區104內多次迂回，增大了其電阻值，因此高壓開關裝置汲極的高壓降將降落在蛇形多晶矽部分111上。通過金屬線將蛇形多晶矽部分111的第二端或者其他任意合適點引出，則可以獲得相應的汲極電壓資訊。
由於高壓開關裝置汲極的高壓將降落在蛇形多晶矽部分111上，因此，電阻器113所在區域為低壓區域。則在電阻器113和金屬線的耦接節點處，可得到反映高壓開關裝置汲極電壓的檢測電壓。該檢測電壓的電壓值較低(如小於7V)，符合控制電路的電壓級別要求，因此可被輸送至控制電路，以實現系統UVLO、OVP等功能，其等效電路圖見第4圖。
第5圖示意性地示出了根據本發明另一實施例的高壓開關裝置的剖面圖500。第5圖所示高壓開關裝置與第1圖所示高壓開關裝置相似，與第1圖所示高壓開關裝置不同的是，第5圖所示高壓開關裝置進一步包括：形成於第一型摻雜區102中的基區115，所述基區115具有第一型摻雜。
第5圖所示高壓開關裝置包括蛇形多晶矽部分111，因此高壓開關裝置的汲極高壓降將降落在蛇形多晶矽部分111上。通過金屬線將多晶矽部分111的第二端或者其他任意合適點引出，可以獲得相應的汲極電壓資訊，即檢測電壓。該檢測電壓的電壓值較低(如小於7V)，符合控制電路的電壓級別要求，因此可被輸送至控制電路，以實現系統UVLO、OVP等功能。
從以上各實施例可以看出，本發明提出的高壓開關裝置無需額外焊盤，簡單實現汲極電壓檢測，並且該高壓裝置對原有製作技術無需大的改進，使得製作的高壓開關裝置可靠性強。
第6A~6H圖示意性地示出了根據本發明一個實施例的高壓開關裝置的製作流程圖。
如第6A圖所示，所述製作流程包括在提供一基底101，所述基底101具有第一型(如P型)摻雜。在一個實施例中，所述基底101的摻雜採用擴散技術。
如第6B圖所示，所述製作流程包括在基底101上製作外延層120，所述外延層120具有第一型(如P型)摻雜。在一個實施例中，所述外延層120的摻雜採用擴散技術。
如第6C圖所示，所述製作流程包括在外延層120內形成源區102、汲區103和漂移區104，所述漂移區104位於所述源區102和所述汲區103之間；其中所述源區102具有第一型(如P型)摻雜，所述汲區103具有第二型(如P型)摻雜。在一個實施例中，所述源區102和汲區103的摻雜採用擴散技術或離子注入技術。
如第6D圖所示，所述製作流程包括在外延層120上形成閘氧10和場氧107，其中所述閘氧10覆蓋部分源區102，所述場氧107覆蓋閘氧10覆蓋之外的其他外延層部分。在一個實施例中，所述閘氧10採用乾式氧化技術形成；所述場氧107採用濕法氧化技術形成。
如第6E圖所示，所述製作流程包括在閘氧上形成閘極部分110，在場氧上形成蛇形多晶矽部分111，其中所述蛇形多晶矽部分111在垂直方向上位於所述漂移區104上；所述蛇形多晶矽部分111具有第一端和第二端，其第一端與汲區103接觸汲極電極，其第二端靠近所述閘極部分110但與其分開。在一個實施例中，所述蛇形多晶矽部分111的電阻值為3×106Ω~5×106Ω。在一個實施例中，所述閘極部分110採用多晶矽。在一個實施例中，所述閘極部分110和所述蛇形多晶矽部分111採用沉積技術形成。
如第6F圖所示，所述製作流程還包括在源極區102內形成第一重摻雜區105、第二重摻雜區116，在汲極區103內形成第三重摻雜區106；所述第一重摻雜區105和第三重摻雜區106具有第二型(如N型)摻雜，所述
第二重摻雜區116具有第一型(如P型)摻雜。在一個實施例中，所述第一重摻雜區105、第二重摻雜區116第一重摻雜區105、第二重摻雜區116採用擴散技術或者離子注入技術形成。
如第6G圖所示，所述製作流程還包括形成源極電極108和汲極電極109，所述源極電極108接觸第一重摻雜區105和第二重摻雜區116，所述汲極電極109接觸第三重摻雜區106。
在一個實施例中，為使所述高壓開關裝置能承受高電壓，所述製作流程還包括在漂移區104內形成多個輕摻雜區114和多個第三摻雜區117，所述輕摻雜區114和第三摻雜區117被依次交替放置在漂移區104內，如第6H圖所示。其中第三摻雜區的摻雜濃度水準為汲區103摻雜濃度水準的摻雜區域，重摻雜區(N+)的摻雜濃度水準高於汲區103摻雜濃度水準的摻雜區域，輕摻雜區(N-)的摻雜濃度水準低於汲區103摻雜濃度水準的摻雜區域。
雖然已參照幾個典型實施例描述了本發明，但應當理解，所用的術語是說明和示例性、而非限制性的術語。由於本發明能夠以多種形式具體實施而不脫離發明的精神或實質，所以應當理解，上述實施例不限於任何前述的細節，而應在隨附申請專利範圍所限定的精神和範圍內廣泛地解釋，因此落入申請專利範圍或其等效範圍內的全部變化和改型都應為隨附申請專利範圍所涵蓋。
10‧‧‧閘氧
100‧‧‧剖面圖
101‧‧‧基底
102‧‧‧第一型摻雜區
103‧‧‧汲區
104‧‧‧漂移區
105‧‧‧第一重摻雜區
106‧‧‧第三重摻雜區
107‧‧‧場氧
108‧‧‧源極電極
109‧‧‧汲極電極
110‧‧‧閘極部分
111‧‧‧蛇形多晶矽部分
116‧‧‧第二重摻雜區
120‧‧‧外延層
N+‧‧‧重摻雜區
Claims (10)
- 一種高壓開關裝置，包括：基底，具有第一型摻雜；形成在基底上的外延層；形成在外延層內的汲區和源區，其中所述源區具有第一型摻雜，所述汲區具有第二型摻雜；位於所述源區和所述汲區之間的漂移區；覆蓋部分源區的閘氧；覆蓋閘氧覆蓋之外的其他外延層部分的場氧；形成在閘氧上的閘極部分；以及形成在場氧上的蛇形多晶矽部分，其中所述蛇形多晶矽部分具有第一端和第二端，其第一端與所述汲區接觸，其第二端靠近所述閘極部分但與其分開，所述蛇形多晶矽部分在垂直方向上位於所述漂移區上。
- 如申請專利範圍第1項所述的高壓開關裝置，其中所述高壓開關裝置包括金屬氧化物場效應電晶體或者接面場效應電晶體；所述第一型摻雜為P型，所述第二型摻雜為N型。
- 如申請專利範圍第1項所述的高壓開關裝置，其中所述蛇形多晶矽部分的電阻值範圍為3×106Ω~5×106Ω。
- 如申請專利範圍第1項所述的高壓開關裝置，其中所述蛇形多晶矽部分的第二端通過金屬線引出，並通過電阻器連接至參考地。
- 如申請專利範圍第4項所述的高壓開關裝置，其中所述電阻器的阻值為所述蛇形多晶矽部分的電阻值的1/50以下。
- 如申請專利範圍第1項所述的高壓開關裝置，其中所述漂移區包括多個輕摻雜區和多個第三摻雜區，所述輕摻雜區和第三摻雜區被依次交替放置在漂移區內；其中所述輕摻雜區的摻雜濃度水準低於所述第三摻雜區的摻雜濃度水準。
- 一種高壓開關裝置的製作方法，包括：提供一基底，所述基底具有第一型摻雜；在基底上製作外延層，所述外延層具有第一型摻雜；在外延層內形成源區、汲區和漂移區，所述漂移區位於所述源區和所述汲 區之間；其中所述源區具有第一型摻雜，所述汲區具有第二型摻雜；在外延層上形成閘氧和場氧，其中所述閘氧覆蓋部分源區，所述場氧覆蓋閘氧覆蓋之外的其他外延層部分；在閘氧上形成閘極部分，在場氧上形成蛇形多晶矽部分，其中所述蛇形多晶矽部分在垂直方向上位於所述漂移區上；所述蛇形多晶矽部分具有第一端和第二端，其第一端與汲區接觸，其第二端靠近所述閘極部分但與其分開。
- 如申請專利範圍第7項所述的高壓開關裝置的製作方法，進一步包括：在源極區內形成第一重摻雜區和第二重摻雜區；其中所述第一重摻雜區具有第二型摻雜，所述第二重摻雜區具有第一型摻雜；在汲極區內形成第三重摻雜區，所述第三重摻雜區具有第二型摻雜；以及形成源極電極和汲極電極，所述源極電極與第一重摻雜區和第二重摻雜區接觸，所述汲極電極與第三重摻雜區接觸。
- 如申請專利範圍第7項所述的高壓開關裝置的製作方法，進一步包括在漂移區內形成多個輕摻雜區和多個第三摻雜區，所述輕摻雜區和第三摻雜區被依次交替放置在漂移區內；其中所述輕摻雜區的摻雜濃度水準低於所述第三摻雜區的摻雜濃度水準。
- 如申請專利範圍第7項所述的高壓開關裝置的製作方法，其中所述蛇形多晶矽部分的電阻值範圍為3×106Ω~5×106Ω。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101158278A CN102623509A (zh) | 2012-04-19 | 2012-04-19 | 高压开关器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201347144A TW201347144A (zh) | 2013-11-16 |
| TWI509772B true TWI509772B (zh) | 2015-11-21 |
Family
ID=46563307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102112886A TWI509772B (zh) | 2012-04-19 | 2013-04-11 | 高壓開關裝置及其製作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8748990B2 (zh) |
| CN (1) | CN102623509A (zh) |
| TW (1) | TWI509772B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103633089B (zh) * | 2012-08-20 | 2015-12-02 | 上海华虹宏力半导体制造有限公司 | 多晶硅电阻及其制造方法 |
| US8928043B2 (en) * | 2013-04-25 | 2015-01-06 | Monolithic Power Systems, Inc. | High voltage FET device with voltage sensing |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040140517A1 (en) * | 2003-01-02 | 2004-07-22 | Hideaki Tsuchiko | LDMOS transistor with high voltage source and drain terminals hideaki tsuchiko |
| US20060113625A1 (en) * | 2004-11-30 | 2006-06-01 | Bude Jeff D | Semiconductor device having improved power density |
| US20090256212A1 (en) * | 2008-04-11 | 2009-10-15 | Texas Instruments, Inc. | Lateral drain-extended mosfet having channel along sidewall of drain extension dielectric |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7635621B2 (en) * | 2002-11-22 | 2009-12-22 | Micrel, Inc. | Lateral double-diffused metal oxide semiconductor (LDMOS) device with an enhanced drift region that has an improved Ron area product |
| US7019377B2 (en) * | 2002-12-17 | 2006-03-28 | Micrel, Inc. | Integrated circuit including high voltage devices and low voltage devices |
| US6995428B2 (en) * | 2004-02-24 | 2006-02-07 | System General Corp. | High voltage LDMOS transistor having an isolated structure |
| JP5158624B2 (ja) * | 2006-08-10 | 2013-03-06 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| JP5564749B2 (ja) * | 2006-11-20 | 2014-08-06 | 富士電機株式会社 | 半導体装置、半導体集積回路、スイッチング電源用制御ｉｃおよびスイッチング電源装置 |
| CN101969050B (zh) * | 2010-08-27 | 2013-04-24 | 东南大学 | 一种绝缘体上硅可集成大电流n型组合半导体器件 |
| US20120228704A1 (en) * | 2011-03-07 | 2012-09-13 | Dong-Hyuk Ju | High-Voltage MOSFET with High Breakdown Voltage and Low On-Resistance and Method of Manufacturing the Same |
| CN102244092B (zh) * | 2011-06-20 | 2013-01-09 | 电子科技大学 | 一种横向高压功率半导体器件的结终端结构 |
| US8450814B2 (en) * | 2011-09-30 | 2013-05-28 | Micrel, Inc. | Extended drain lateral DMOS transistor with reduced gate charge and self-aligned extended drain |
| CN202523717U (zh) * | 2012-04-19 | 2012-11-07 | 成都芯源系统有限公司 | 高压开关器件 |
-
2012
- 2012-04-19 CN CN2012101158278A patent/CN102623509A/zh active Pending
-
2013
- 2013-03-15 US US13/843,877 patent/US8748990B2/en active Active
- 2013-04-11 TW TW102112886A patent/TWI509772B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040140517A1 (en) * | 2003-01-02 | 2004-07-22 | Hideaki Tsuchiko | LDMOS transistor with high voltage source and drain terminals hideaki tsuchiko |
| US20060113625A1 (en) * | 2004-11-30 | 2006-06-01 | Bude Jeff D | Semiconductor device having improved power density |
| US20090256212A1 (en) * | 2008-04-11 | 2009-10-15 | Texas Instruments, Inc. | Lateral drain-extended mosfet having channel along sidewall of drain extension dielectric |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130277755A1 (en) | 2013-10-24 |
| US8748990B2 (en) | 2014-06-10 |
| TW201347144A (zh) | 2013-11-16 |
| CN102623509A (zh) | 2012-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6621749B2 (ja) | 高電圧ｍｏｓｆｅｔデバイスおよび該デバイスを製造する方法 | |
| CN103178059B (zh) | 功率集成电路器件 | |
| JP5391447B2 (ja) | 半導体装置およびその製造方法 | |
| CN105097907B (zh) | 半导体器件和有隔离源区的反向导电绝缘栅双极晶体管 | |
| CN104979342B (zh) | 具有静电放电保护结构的半导体器件 | |
| KR101247696B1 (ko) | 고전압 레지스터 | |
| CN105321992B (zh) | 包括场电极的半导体器件 | |
| CN106252406B (zh) | 具有埋层的半导体装置 | |
| US8847312B2 (en) | LDMOS device and method for improved SOA | |
| US20140103416A1 (en) | Semiconductor device having esd protection structure and associated method for manufacturing | |
| CN104916637B (zh) | 半导体器件及其制造方法 | |
| CN108604598A (zh) | 半导体装置 | |
| CN109923663A (zh) | 半导体装置 | |
| CN105609487A (zh) | 半导体器件和绝缘栅双极晶体管 | |
| JP6693805B2 (ja) | 半導体装置 | |
| TWI509772B (zh) | 高壓開關裝置及其製作方法 | |
| CN105932044B (zh) | 半导体器件 | |
| TW201810691A (zh) | 二極體、接面場效電晶體以及半導體元件 | |
| CN105990338A (zh) | 半导体装置 | |
| CN103531629B (zh) | 用于mos晶体管的设备和方法 | |
| JP2018006360A (ja) | 半導体装置 | |
| WO2001061758A1 (en) | Lateral dmos improved breakdown structure and method | |
| US20180350974A1 (en) | Semiconductor device | |
| JP6183075B2 (ja) | 半導体装置 | |
| NL2019315B1 (en) | Semiconductor device |