CN108878534A - 超结结构及其制造方法 - Google Patents

超结结构及其制造方法 Download PDF

Info

Publication number
CN108878534A
CN108878534A CN201810695464.7A CN201810695464A CN108878534A CN 108878534 A CN108878534 A CN 108878534A CN 201810695464 A CN201810695464 A CN 201810695464A CN 108878534 A CN108878534 A CN 108878534A
Authority
CN
China
Prior art keywords
type
undercut
etching
super
epitaxy layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810695464.7A
Other languages
English (en)
Other versions
CN108878534B (zh
Inventor
赵龙杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810695464.7A priority Critical patent/CN108878534B/zh
Publication of CN108878534A publication Critical patent/CN108878534A/zh
Priority to US16/444,465 priority patent/US10923564B2/en
Application granted granted Critical
Publication of CN108878534B publication Critical patent/CN108878534B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种超结结构，超结结构由多个交替排列的N型柱和P型柱组成，P型柱由填充于超结沟槽中的P型材料组成，超结沟槽形成于N型外延层中。超结沟槽由底部沟槽和顶部沟槽叠加而成。底部沟槽的侧面倾角大于90度，底部沟槽的底部表面的宽度大于顶部表面的宽度。顶部沟槽的侧面倾角小于90度，顶部沟槽的底部表面的宽度小于顶部表面的宽度。整个超结沟槽呈中间窄的收腰型结构，底部沟槽使超结沟槽的底部宽度增加，增加对N型柱底部的耗尽，提高超结结构的击穿电压范围。本发明还公开了一种超结结构的制造方法。本发明能提高超结结构的击穿电压范围，且工艺简单，工艺成本低。

Description

超结结构及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种超结结构；本发明还涉及一种超结结构的制造方法。
背景技术
如图1所示，是现有超结器件的示意图；超结器件中包括由交替排列的N型柱即N型薄层102和P型柱即P型薄层103组成的超结结构，超结结构通常作为超结器件的漂移区，超结器件包括多个器件单元结构，各器件单元结构通常形成于超结结构的表面。
图1中显示超结器件为超结MOSFET，超结器件的器件单元结构包括：在超结结构的表面形成有P阱104，在N型柱102的顶部形成有栅极结构，图1中显示的栅极结构为沟槽栅结构，栅极结构包括栅极沟槽以及形成于栅极沟槽内侧表面的栅介质层如栅氧化层以及填充于栅极沟槽中的多晶硅栅105。在P阱104的表面形成由源区106，源区106为N+掺杂。被多晶硅栅105侧面覆盖的所述P阱104的表面用于形成沟道。
现有技术中，P型柱103通常采用沟槽填充工艺形成，P型柱103对应的沟槽为超结沟槽，超结沟槽形成于N型外延层如N型硅外延层102中，通常超结沟槽采用一次性刻蚀形成，为了方便刻蚀和填充，超结沟槽的侧面为倾斜结构。在超结沟槽中填充P型材料如P型硅外延层形成P型柱103，由P型柱103之间的N型外延层102组成N型柱102。N型外延层102形成于半导体衬底如硅衬底101的表面。通常，漏区由对硅衬底101进行背面减薄后形成的背面N+掺杂区组成。
图1所示的现有超结器件的超结结构中，由于超结沟槽为一次刻蚀形成且侧面倾斜，这样，势必使超结沟槽的宽度从顶部到底部逐渐缩小，最后会使得超结沟槽底部的宽度变得最小。而超结结构通常位于漂移区中且是用于在反偏中实现P型柱和N型柱互相横向耗尽从而实现超结结构的高耐压，也即击穿电压(BV)较大。为了实现P型柱和N型柱之间的良好的互相横向耗尽，需要使超结沟槽的各位置处的P型柱和N型柱之间的电荷匹配良好，而超结沟槽的底部尺寸的缩小，显然会使P型柱的底部P型杂质总量减小同时使N型柱底部的N型杂质总量增加即P型柱和N型柱的底部电荷不匹配，使得P型柱的底部P型杂质无法实现对N型柱底部的N型杂质实现完全耗尽，这样就会降低超结结构的BV。而现有工艺中，为了，消除超结沟槽的倾斜侧面带来的P型柱底部和N型柱底部的电荷不匹配的缺陷，往往需要对P型柱或N型柱的掺杂工艺做相应的改变，P型柱或N型柱的非均匀掺杂会带使工艺复杂度增加，工艺成本也增加。
发明内容
本发明所要解决的技术问题是提供一种超结结构，能提高超结结构的击穿电压。为此，本发明还提供一种超结结构的制造方法。
为解决上述技术问题，本发明提供的超结结构由多个交替排列的N型柱和P型柱组成，P型柱由填充于超结沟槽中的P型材料组成，超结沟槽形成于N型外延层中，N型柱由所述P型柱之间的所述N型外延层组成，所述N型外延层形成于半导体衬底表面。
所述超结沟槽由底部沟槽和顶部沟槽叠加而成。
所述底部沟槽和所述顶部沟槽的剖面都呈梯形，所述底部沟槽的侧面倾角为所述底部沟槽的剖面梯形的顶角，所述顶部沟槽的侧面倾角为所述顶部沟槽的剖面梯形的顶角。
所述底部沟槽的侧面倾角大于90度，所述底部沟槽的底部表面的宽度大于顶部表面的宽度。
所述顶部沟槽的侧面倾角小于90度，所述顶部沟槽的底部表面的宽度小于顶部表面的宽度。
所述顶部沟槽的底部表面为所述底部沟槽的顶部表面，整个所述超结沟槽呈中间窄的收腰型结构，所述底部沟槽使所述超结沟槽的底部宽度增加，增加对所述N型柱底部的耗尽，提高超结结构的击穿电压范围。
进一步的改进是，所述半导体衬底为硅衬底，所述N型外延层为N型硅外延层；组成所述P型柱的P型材料为P型硅。
进一步的改进是，组成所述P型柱的P型硅为外延生长形成的P型硅外延层。
进一步的改进是，所述超结沟槽由对所述N型外延层进行两次分段刻蚀形成，第一次刻蚀形成所述顶部沟槽，第二次刻蚀在所述顶部沟槽的底部形成所述底部沟槽。
进一步的改进是，所述N型外延层由第一N型外延层和第二N型外延层叠加而成；所述底部沟槽形成于所述第一N型外延层中且通过第二次刻蚀形成；在所述底部沟槽中填充了所述P型柱的P型材料之后形成所述第二外延层，所述顶部沟槽形成于所述第二外延层中且通过第一次刻蚀形成。
进一步的改进是，所述第一次刻蚀和所述第二次刻蚀都为干法刻蚀。
进一步的改进是，所述第一次刻蚀的刻蚀角度小于90度，使所述顶部沟槽的侧面倾角小于90度；所述第二次刻蚀的刻蚀角度大于90度，使所述底部沟槽的侧面倾角大于90度。
进一步的改进是，所述底部沟槽的顶部表面和底部表面之间的高度小于等于所述顶部沟槽的顶部表面和底部表面之间的高度。
为解决上述技术问题，本发明提供的超结结构的制造方法包括如下步骤：
步骤一、提供一表面形成有N型外延层的半导体衬底，光刻定义出超结沟槽的形成区域。
步骤二、根据光刻定义进行第一次刻蚀在所述N型外延层中形成顶部沟槽；所述顶部沟槽的侧面倾角小于90度，所述顶部沟槽的底部表面的宽度小于顶部表面的宽度；所述顶部沟槽的剖面呈梯形，所述顶部沟槽的侧面倾角为所述顶部沟槽的剖面梯形的顶角。
步骤三、进行第二次刻蚀在所述顶部沟槽的底部的所述N型外延层中形成底部沟槽，由所述底部沟槽和所述顶部沟槽叠加形成所述超结沟槽。
所述底部沟槽的侧面倾角大于90度，所述底部沟槽的底部表面的宽度大于顶部表面的宽度；所述顶部沟槽的底部表面为所述底部沟槽的顶部表面；
所述底部沟槽的剖面呈梯形，所述底部沟槽的侧面倾角为所述底部沟槽的剖面梯形的顶角。
步骤四、在所述超结沟槽中填充P型材料；P型柱由填充于所述超结沟槽中的所述P型材料组成，N型柱由所述P型柱之间的所述N型外延层组成，由多个交替排列的N型柱和P型柱组成超结结构。
整个所述超结沟槽呈中间窄的收腰型结构，所述底部沟槽使所述超结沟槽的底部宽度增加，增加对所述N型柱底部的耗尽，提高超结结构的击穿电压范围。
为解决上述技术问题，本发明提供的超结结构的制造方法包括如下步骤：
步骤一、提供一表面形成有第一N型外延层的半导体衬底，光刻定义出超结沟槽的形成区域。
步骤二、根据光刻定义进行第二次刻蚀在所述第一N型外延层中形成底部沟槽；所述底部沟槽的侧面倾角大于90度，所述底部沟槽的底部表面的宽度大于顶部表面的宽度；所述底部沟槽的剖面呈梯形，所述底部沟槽的侧面倾角为所述底部沟槽的剖面梯形的顶角。
步骤三、在所述底部沟槽中填充P型材料。
步骤四、在所述第一N型外延层表面进行外延生长形成第二N型外延层，由所述第一N型外延层和所述第二N型外延层叠加形成N型外延层。
步骤五、根据光刻定义进行第一次刻蚀在所述第二N型外延层中形成顶部沟槽；所述顶部沟槽的侧面倾角小于90度，所述顶部沟槽的底部表面的宽度小于顶部表面的宽度；所述顶部沟槽的剖面呈梯形，所述顶部沟槽的侧面倾角为所述顶部沟槽的剖面梯形的顶角。
所述顶部沟槽的底部表面为所述底部沟槽的顶部表面；由所述底部沟槽和所述顶部沟槽叠加形成所述超结沟槽。
步骤六、在所述顶部沟槽中填充P型材料；P型柱由填充于所述超结沟槽中的P型材料组成，N型柱由所述P型柱之间的所述N型外延层组成，由多个交替排列的N型柱和P型柱组成超结结构。
整个所述超结沟槽呈中间窄的收腰型结构，所述底部沟槽使所述超结沟槽的底部宽度增加，增加对所述N型柱底部的耗尽，提高超结结构的击穿电压范围。
进一步的改进是，所述半导体衬底为硅衬底，所述N型外延层为N型硅外延层。
进一步的改进是，所述P型柱的P型材料为P型硅外延层。
进一步的改进是，所述第一次刻蚀和所述第二次刻蚀都为干法刻蚀。
进一步的改进是，所述第一次刻蚀的刻蚀角度小于90度，使所述顶部沟槽的侧面倾角小于90度；所述第二次刻蚀的刻蚀角度大于90度，使所述底部沟槽的侧面倾角大于90度。
进一步的改进是，所述第一次刻蚀对应的刻蚀设备和所述第二次刻蚀对应的刻蚀设备的类型不同，在第一次刻蚀完成之后，需要将所述半导体衬底移到所述第二次刻蚀对应的刻蚀设备中进行所述第二次刻蚀。
进一步的改进是，所述底部沟槽的顶部表面和底部表面之间的高度小于等于所述顶部沟槽的顶部表面和底部表面之间的高度。
本发明对超结结构的沟槽即超结沟槽的工艺结构做了特别的设计，超结沟槽不再采用一次刻蚀工艺形成的侧面倾斜且顶部宽底部窄的结构，而是将超结沟槽分成底部沟槽和顶部沟槽，其中顶部沟槽的侧面倾角小于90度而底部沟槽的侧面倾角大于90度，这样使得顶部沟槽的宽度从顶部到底部逐渐减少之后，再通过底部沟槽从顶部到底部逐渐增加，使得超结沟槽成一个收腰型结构，这种收腰型结构最后能使超结沟槽的底部宽度增加，增加对N型柱底部的耗尽，从而能提高超结结构的击穿电压范围。
另外，本发明超结沟槽采用对同一N型外延层进行分段刻蚀实现；或者N型外延层采用由第一N型外延层和第二N型外延层叠加而成的结构，先在第一N型外延层形成底部沟槽，之后在形成第二N型外延层，再在第二N型外延层中形成顶部沟槽，本发明不需要对P型柱或N型柱的掺杂工艺进行任何改变即可实现，所以本发明还具有工艺简单以及工艺成本低的优点。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有超结器件的示意图；
图2是本发明实施例超结器件的示意图；
图3A是现有超结器件的结构仿真图；
图3B是本发明实施例超结器件的结构仿真图；
图4是本发明实施例超结器件和现有超结器件的N型柱的电场强度仿真曲线。
具体实施方式
如图2所示，是本发明实施例超结器件的示意图；本发明实施例超结结构由多个交替排列的N型柱2和P型柱3组成，P型柱3由填充于超结沟槽201中的P型材料组成，超结沟槽201形成于N型外延层2中，N型柱2由所述P型柱3之间的所述N型外延层2组成，所述N型外延层2形成于半导体衬底1表面。
本发明实施例中，所述半导体衬底1为硅衬底，所述N型外延层2为N型硅外延层。组成所述P型柱3的P型材料为P型硅，例如P型硅为外延生长形成的P型硅外延层。
所述超结沟槽201由底部沟槽201b和顶部沟槽201a叠加而成。
所述底部沟槽201b和所述顶部沟槽201a的剖面都呈梯形，所述底部沟槽201b的侧面倾角为所述底部沟槽201b的剖面梯形的顶角，所述顶部沟槽201a的侧面倾角为所述顶部沟槽201a的剖面梯形的顶角。
所述底部沟槽201b的侧面倾角大于90度，所述底部沟槽201b的底部表面的宽度大于顶部表面的宽度。
所述顶部沟槽201a的侧面倾角小于90度，所述顶部沟槽201a的底部表面的宽度小于顶部表面的宽度。
所述顶部沟槽201a的底部表面为所述底部沟槽201b的顶部表面，整个所述超结沟槽201呈中间窄的收腰型结构，所述底部沟槽201b使所述超结沟槽201的底部宽度增加，增加对所述N型柱2底部的耗尽，提高超结结构的击穿电压范围。
本发明实施例中，所述超结沟槽由对所述N型外延层2进行两次分段刻蚀形成，第一次刻蚀形成所述顶部沟槽201a，第二次刻蚀在所述顶部沟槽201a的底部形成所述底部沟槽201b。在其它实施例中也能为：所述N型外延层2由第一N型外延层和第二N型外延层叠加而成；所述底部沟槽201b形成于所述第一N型外延层中且通过第二次刻蚀形成；在所述底部沟槽201b中填充了所述P型柱3的P型材料之后形成所述第二外延层，所述顶部沟槽201a形成于所述第二外延层中且通过第一次刻蚀形成。
所述第一次刻蚀和所述第二次刻蚀都为干法刻蚀。
所述第一次刻蚀的刻蚀角度小于90度，使所述顶部沟槽201a的侧面倾角小于90度；所述第二次刻蚀的刻蚀角度大于90度，使所述底部沟槽201b的侧面倾角大于90度。本发明实施例中，所述顶部沟槽201a的侧面倾角大于且趋于90度即略大于90度，所述顶部沟槽201a的侧面倾角小于且趋于90度即略小于90度。
所述底部沟槽201b的顶部表面和底部表面之间的高度小于等于所述顶部沟槽201a的顶部表面和底部表面之间的高度。图2中，所述底部沟槽201b的顶部表面和底部表面之间的高度约等于所述顶部沟槽201a的顶部表面和底部表面之间的高度。
本发明实施例对超结结构的沟槽即超结沟槽201的工艺结构做了特别的设计，超结沟槽201不再采用一次刻蚀工艺形成的侧面倾斜且顶部宽底部窄的结构，而是将超结沟槽201分成底部沟槽201b和顶部沟槽201a，其中底部沟槽201b的侧面倾角大于90度而底部沟槽201b的侧面倾角大于90度，这样使得顶部沟槽201a的宽度从顶部到底部逐渐减少之后，再通过底部沟槽201b从顶部到底部逐渐增加，使得超结沟槽201成一个收腰型结构，这种收腰型结构最后能使超结沟槽201的底部宽度增加，增加对N型柱2底部的耗尽，从而能提高超结结构的击穿电压范围。
另外，本发明实施例超结沟槽201采用对同一N型外延层2进行分段刻蚀实现；或者N型外延层2采用由第一N型外延层和第二N型外延层叠加而成的结构，先在第一N型外延层形成底部沟槽201b，之后在形成第二N型外延层，再在第二N型外延层中形成顶部沟槽201b，本发明实施例不需要对P型柱或N型柱的掺杂工艺进行任何改变即可实现，所以本发明还具有工艺简单以及工艺成本低的优点。
本发明实施例的超结结构是应用器件的漂移区中，应用了超结结构的器件称为超结器件，图2中显示的超结器件为超结MOSFET，超结器件包括多个器件单元结构，在超结结构的表面形成有P阱4，在N型柱2的顶部形成有栅极结构，图2中显示的栅极结构为沟槽栅结构，栅极结构包括栅极沟槽以及形成于栅极沟槽内侧表面的栅介质层如栅氧化层以及填充于栅极沟槽中的多晶硅栅5。在P阱4的表面形成由源区6，源区6为N+掺杂。被多晶硅栅5侧面覆盖的所述P阱4的表面用于形成沟道。漏区由对硅衬底1进行背面减薄后形成的背面N+掺杂区组成。
为了验证本发明实施例超结器件和现有超结器件的不同，进行了如下仿真验证：
1、如图3A所示，是现有超结器件的结构仿真图；如图3B所示，是本发明实施例超结器件的结构仿真图；原始仿真图为彩色图，在彩色图中用不同的颜色表示了器件的各区域的掺杂浓度。打印成黑白颜色后，转换为不同的灰度来表示不同区域的掺杂浓度。从图3A中可以看出N型柱102和P型柱103的仿真结构，可以看出，N型柱102的底部宽度d101较宽；这和P型柱103的侧面倾斜使得P型柱103的底部宽度减少相对应。
从图3B可以看出N型柱2和P型柱3的仿真结构，可以看出，N型柱2的底部宽度d1并不会增加。这和本发明实施例的P型柱3为收腰型结构相对应，所以本发明实施例的P型柱103的底部能保持较宽的值，这样能在超结结构的底部实现N型柱2和P型柱3的宽度基本和底部一致，使得超结结构的底部实现N型柱2和P型柱3之间的电荷也能很好的匹配。
2、如图4所示，本发明实施例超结器件和现有超结器件的N型柱的电场强度仿真曲线。
曲线301为现有超结器件的N型柱102对应的电场强度仿真曲线，可以看出，N型柱102的底部的电场强度会降低。
曲线302为本发明实施例超结器件的N型柱2对应的电场强度仿真曲线，可以看出，N型柱2的底部的电场强度得到保持和增加。显然，本发明实施例超结结构的击穿电压会增加。
本发明第一实施例超结结构的制造方法包括如下步骤：
步骤一、提供一表面形成有N型外延层2的半导体衬底1，光刻定义出超结沟槽201的形成区域。
本发明第一实施例方法中，所述半导体衬底1为硅衬底，所述N型外延层2为N型硅外延层。
步骤二、根据光刻定义进行第一次刻蚀在所述N型外延层2中形成顶部沟槽201a；所述顶部沟槽201a的侧面倾角小于90度，所述顶部沟槽201a的底部表面的宽度小于顶部表面的宽度。
所述顶部沟槽201a的剖面呈梯形，所述顶部沟槽201a的侧面倾角为所述顶部沟槽201a的剖面梯形的顶角。
所述第一次刻蚀为干法刻蚀。
所述第一次刻蚀的刻蚀角度小于90度，使所述顶部沟槽201a的侧面倾角小于90度。
所述第一次刻蚀在第一种类型的刻蚀设备中进行，所述第一次刻蚀的工艺参数由在第一种类型的刻蚀设备中工艺菜单进行设置。
步骤三、进行第二次刻蚀在所述顶部沟槽201a的底部的所述N型外延层2中形成底部沟槽201b，由所述底部沟槽201b和所述顶部沟槽201a叠加形成所述超结沟槽201。
所述底部沟槽201b的侧面倾角大于90度，所述底部沟槽201b的底部表面的宽度大于顶部表面的宽度；所述顶部沟槽201a的底部表面为所述底部沟槽201b的顶部表面。
所述底部沟槽201b的剖面呈梯形，所述底部沟槽201b的侧面倾角为所述底部沟槽201b的剖面梯形的顶角。
所述第二次刻蚀为干法刻蚀。
所述第二次刻蚀的刻蚀角度大于90度，使所述底部沟槽201b的侧面倾角大于90度。
所述底部沟槽201b的顶部表面和底部表面之间的高度小于等于所述顶部沟槽201a的顶部表面和底部表面之间的高度。
进行第二刻蚀时需要将所述半导体衬底1移到所述第二次刻蚀对应的第二种类型的刻蚀设备中进行，所述第二次刻蚀的工艺参数由在第二种类型的刻蚀设备中工艺菜单进行设置。由于所述第一次刻蚀的工艺参数和所述第二次刻蚀的工艺参数不同，故所述第一次刻蚀和所述第二次刻蚀对应的工艺菜单也不同。
步骤四、在所述超结沟槽201中填充P型材料；P型柱3由填充于所述超结沟槽201中的所述P型材料组成，N型柱2由所述P型柱3之间的所述N型外延层2组成，由多个交替排列的N型柱2和P型柱3组成超结结构。
本发明第一实施例方法中，所述P型柱3的P型材料为P型硅外延层，采用外延工艺生长P型硅外延层填充所述超结沟槽201。
整个所述超结沟槽201呈中间窄的收腰型结构，所述底部沟槽201b使所述超结沟槽201的底部宽度增加，增加对所述N型柱2底部的耗尽，提高超结结构的击穿电压范围。
在形成超结结构之后，继续进行如下工艺形成包括有超结结构的超结器件，图2所示超结器件为N型的超结MOSFET，超结器件包括多个器件单元结构，对应的工艺步骤包括：
在超结结构的表面形成P阱4。
在N型柱2的顶部形成有栅极结构：包括形成栅极沟槽；在栅极沟槽内侧表面的栅介质层如栅氧化层；在栅极沟槽中填充多晶硅栅5。
之后，进行正面N+掺杂形成源区6。源区6和多晶硅栅5的侧面自对准。
之后形成层间膜、接触孔和正面金属层，对正面金属层进行光刻刻蚀形成由正面金属层组成的源极和栅极，源极通过接触孔和对应的源区6连接，栅极通过接触孔和对应的多晶硅栅5连接。
上面为正面工艺，正面工艺完成后进行如下背面工艺：
对硅衬底1进行背面减薄。
对减薄到所需要厚度的硅衬底1的背面进行N+掺杂形成漏区。
在漏区的背面形成背面金属层引出漏极。
本发明第二实施例超结结构的制造方法包括如下步骤：
步骤一、提供一表面形成有第一N型外延层的半导体衬底1，光刻定义出超结沟槽的形成区域。
本发明第二实施例方法中，所述半导体衬底1为硅衬底，所述第一N型外延层为第一N型硅外延层。
步骤二、根据光刻定义进行第二次刻蚀在所述第一N型外延层中形成底部沟槽201b；所述底部沟槽201b的侧面倾角大于90度，所述底部沟槽201b的底部表面的宽度大于顶部表面的宽度；所述底部沟槽201b的剖面呈梯形，所述底部沟槽201b的侧面倾角为所述底部沟槽201b的剖面梯形的顶角。
所述第二次刻蚀为干法刻蚀。
所述第二次刻蚀的刻蚀角度大于90度，使所述底部沟槽201b的侧面倾角大于90度。
进行第二刻蚀时需要将所述半导体衬底1移到所述第二次刻蚀对应的第二种类型的刻蚀设备中进行，所述第二次刻蚀的工艺参数由在第二种类型的刻蚀设备中工艺菜单进行设置。
步骤三、在所述底部沟槽201b中填充P型材料。P型材料为P型硅且是采用外延工艺形成的P型硅外延层。
步骤四、在所述第一N型外延层表面进行外延生长形成第二N型外延层，由所述第一N型外延层和所述第二N型外延层叠加形成N型外延层2。第二N型外延层也为第二N型硅外延层，使得N型外延层2为N型硅外延层。
步骤五、根据光刻定义进行第一次刻蚀在所述第二N型外延层中形成顶部沟槽201a；所述顶部沟槽201a的侧面倾角小于90度，所述顶部沟槽201a的底部表面的宽度小于顶部表面的宽度；所述顶部沟槽201a的剖面呈梯形，所述顶部沟槽201a的侧面倾角为所述顶部沟槽201a的剖面梯形的顶角。
所述顶部沟槽201a的底部表面为所述底部沟槽201b的顶部表面；由所述底部沟槽201b和所述顶部沟槽201a叠加形成所述超结沟槽。
所述第一次刻蚀为干法刻蚀。
所述第一次刻蚀的刻蚀角度小于90度，使所述顶部沟槽201a的侧面倾角小于90度。
所述第一次刻蚀在第一种类型的刻蚀设备中进行，所述第一次刻蚀的工艺参数由在第一种类型的刻蚀设备中工艺菜单进行设置。本发明实施例中，由于所述第一次刻蚀的工艺参数和所述第二次刻蚀的工艺参数不同，故所述第一次刻蚀和所述第二次刻蚀对应的工艺菜单也不同。
步骤六、在所述顶部沟槽201a中填充P型材料，和步骤三一样P型材料为P型硅且是采用外延工艺形成的P型硅外延层。P型柱3由填充于所述超结沟槽中的P型材料组成，N型柱2由所述P型柱3之间的所述N型外延层2组成，由多个交替排列的N型柱2和P型柱3组成超结结构。
整个所述超结沟槽呈中间窄的收腰型结构，所述底部沟槽201b使所述超结沟槽的底部宽度增加，增加对所述N型柱2底部的耗尽，提高超结结构的击穿电压范围。
在形成超结结构之后，继续进行如下工艺形成包括有超结结构的超结器件，图2所示超结器件为N型的超结MOSFET，超结器件包括多个器件单元结构，对应的工艺步骤包括：
在超结结构的表面形成P阱4。
在N型柱2的顶部形成有栅极结构：包括形成栅极沟槽；在栅极沟槽内侧表面的栅介质层如栅氧化层；在栅极沟槽中填充多晶硅栅5。
之后，进行正面N+掺杂形成源区6。源区6和多晶硅栅5的侧面自对准。
之后形成层间膜、接触孔和正面金属层，对正面金属层进行光刻刻蚀形成由正面金属层组成的源极和栅极，源极通过接触孔和对应的源区6连接，栅极通过接触孔和对应的多晶硅栅5连接。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种超结结构，其特征在于：超结结构由多个交替排列的N型柱和P型柱组成，P型柱由填充于超结沟槽中的P型材料组成，超结沟槽形成于N型外延层中，N型柱由所述P型柱之间的所述N型外延层组成，所述N型外延层形成于半导体衬底表面；
所述超结沟槽由底部沟槽和顶部沟槽叠加而成；
所述底部沟槽和所述顶部沟槽的剖面都呈梯形，所述底部沟槽的侧面倾角为所述底部沟槽的剖面梯形的顶角，所述顶部沟槽的侧面倾角为所述顶部沟槽的剖面梯形的顶角；
所述底部沟槽的侧面倾角大于90度，所述底部沟槽的底部表面的宽度大于顶部表面的宽度；
所述顶部沟槽的侧面倾角小于90度，所述顶部沟槽的底部表面的宽度小于顶部表面的宽度；
所述顶部沟槽的底部表面为所述底部沟槽的顶部表面，整个所述超结沟槽呈中间窄的收腰型结构，所述底部沟槽使所述超结沟槽的底部宽度增加，增加对所述N型柱底部的耗尽，提高超结结构的击穿电压范围。
2.如权利要求1所述的超结结构，其特征在于：所述半导体衬底为硅衬底，所述N型外延层为N型硅外延层；组成所述P型柱的P型材料为P型硅。
3.如权利要求2所述的超结结构，其特征在于：组成所述P型柱的P型硅为外延生长形成的P型硅外延层。
4.如权利要求1所述的超结结构，其特征在于：所述超结沟槽由对所述N型外延层进行两次分段刻蚀形成，第一次刻蚀形成所述顶部沟槽，第二次刻蚀在所述顶部沟槽的底部形成所述底部沟槽。
5.如权利要求1所述的超结结构，其特征在于：所述N型外延层由第一N型外延层和第二N型外延层叠加而成；所述底部沟槽形成于所述第一N型外延层中且通过第二次刻蚀形成；在所述底部沟槽中填充了所述P型柱的P型材料之后形成所述第二外延层，所述顶部沟槽形成于所述第二外延层中且通过第一次刻蚀形成。
6.如权利要求4或5所述的超结结构，其特征在于：所述第一次刻蚀和所述第二次刻蚀都为干法刻蚀。
7.如权利要求6所述的超结结构，其特征在于：所述第一次刻蚀的刻蚀角度小于90度，使所述顶部沟槽的侧面倾角小于90度；所述第二次刻蚀的刻蚀角度大于90度，使所述底部沟槽的侧面倾角大于90度。
8.如权利要求1所述的超结结构，其特征在于：所述底部沟槽的顶部表面和底部表面之间的高度小于等于所述顶部沟槽的顶部表面和底部表面之间的高度。
9.一种超结结构的制造方法，其特征在于，包括如下步骤：
步骤一、提供一表面形成有N型外延层的半导体衬底，光刻定义出超结沟槽的形成区域；
步骤二、根据光刻定义进行第一次刻蚀在所述N型外延层中形成顶部沟槽；所述顶部沟槽的侧面倾角小于90度，所述顶部沟槽的底部表面的宽度小于顶部表面的宽度；所述顶部沟槽的剖面呈梯形，所述顶部沟槽的侧面倾角为所述顶部沟槽的剖面梯形的顶角；
步骤三、进行第二次刻蚀在所述顶部沟槽的底部的所述N型外延层中形成底部沟槽，由所述底部沟槽和所述顶部沟槽叠加形成所述超结沟槽；
所述底部沟槽的侧面倾角大于90度，所述底部沟槽的底部表面的宽度大于顶部表面的宽度；所述顶部沟槽的底部表面为所述底部沟槽的顶部表面；
所述底部沟槽的剖面呈梯形，所述底部沟槽的侧面倾角为所述底部沟槽的剖面梯形的顶角；
步骤四、在所述超结沟槽中填充P型材料；P型柱由填充于所述超结沟槽中的所述P型材料组成，N型柱由所述P型柱之间的所述N型外延层组成，由多个交替排列的N型柱和P型柱组成超结结构；
整个所述超结沟槽呈中间窄的收腰型结构，所述底部沟槽使所述超结沟槽的底部宽度增加，增加对所述N型柱底部的耗尽，提高超结结构的击穿电压范围。
10.一种超结结构的制造方法，其特征在于，包括如下步骤：
步骤一、提供一表面形成有第一N型外延层的半导体衬底，光刻定义出超结沟槽的形成区域；
步骤二、根据光刻定义进行第二次刻蚀在所述第一N型外延层中形成底部沟槽；所述底部沟槽的侧面倾角大于90度，所述底部沟槽的底部表面的宽度大于顶部表面的宽度；所述底部沟槽的剖面呈梯形，所述底部沟槽的侧面倾角为所述底部沟槽的剖面梯形的顶角；
步骤三、在所述底部沟槽中填充P型材料；
步骤四、在所述第一N型外延层表面进行外延生长形成第二N型外延层，由所述第一N型外延层和所述第二N型外延层叠加形成N型外延层；
步骤五、根据光刻定义进行第一次刻蚀在所述第二N型外延层中形成顶部沟槽；所述顶部沟槽的侧面倾角小于90度，所述顶部沟槽的底部表面的宽度小于顶部表面的宽度；所述顶部沟槽的剖面呈梯形，所述顶部沟槽的侧面倾角为所述顶部沟槽的剖面梯形的顶角；
所述顶部沟槽的底部表面为所述底部沟槽的顶部表面；由所述底部沟槽和所述顶部沟槽叠加形成所述超结沟槽；
步骤六、在所述顶部沟槽中填充P型材料；P型柱由填充于所述超结沟槽中的P型材料组成，N型柱由所述P型柱之间的所述N型外延层组成，由多个交替排列的N型柱和P型柱组成超结结构；
整个所述超结沟槽呈中间窄的收腰型结构，所述底部沟槽使所述超结沟槽的底部宽度增加，增加对所述N型柱底部的耗尽，提高超结结构的击穿电压范围。
11.如权利要求9或10所述的超结结构的制造方法，其特征在于：所述半导体衬底为硅衬底，所述N型外延层为N型硅外延层。
12.如权利要求11所述的超结结构的制造方法，其特征在于：所述P型柱的P型材料为P型硅外延层。
13.如权利要求9或10所述的超结结构的制造方法，其特征在于：所述第一次刻蚀和所述第二次刻蚀都为干法刻蚀。
14.如权利要求13所述的超结结构的制造方法，其特征在于：所述第一次刻蚀的刻蚀角度小于90度，使所述顶部沟槽的侧面倾角小于90度；所述第二次刻蚀的刻蚀角度大于90度，使所述底部沟槽的侧面倾角大于90度。
15.如权利要求15所述的超结结构的制造方法，其特征在于：所述第一次刻蚀对应的刻蚀设备和所述第二次刻蚀对应的刻蚀设备的类型不同，在第一次刻蚀完成之后，需要将所述半导体衬底移到所述第二次刻蚀对应的刻蚀设备中进行所述第二次刻蚀。
CN201810695464.7A 2018-06-29 2018-06-29 超结结构及其制造方法 Active CN108878534B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810695464.7A CN108878534B (zh) 2018-06-29 2018-06-29 超结结构及其制造方法
US16/444,465 US10923564B2 (en) 2018-06-29 2019-06-18 Super-junction structure and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810695464.7A CN108878534B (zh) 2018-06-29 2018-06-29 超结结构及其制造方法

Publications (2)

Publication Number Publication Date
CN108878534A true CN108878534A (zh) 2018-11-23
CN108878534B CN108878534B (zh) 2020-11-24

Family

ID=64296950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810695464.7A Active CN108878534B (zh) 2018-06-29 2018-06-29 超结结构及其制造方法

Country Status (2)

Country Link
US (1) US10923564B2 (zh)
CN (1) CN108878534B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110212018A (zh) * 2019-05-20 2019-09-06 上海华虹宏力半导体制造有限公司 超结结构及超结器件
CN111341828A (zh) * 2018-12-18 2020-06-26 深圳尚阳通科技有限公司 超结结构及其制造方法
CN112864219A (zh) * 2019-11-12 2021-05-28 南通尚阳通集成电路有限公司 超结器件及其制造方法
CN113394097A (zh) * 2020-03-11 2021-09-14 上海新微技术研发中心有限公司 半导体器件结构的制备方法
CN114613835A (zh) * 2020-12-08 2022-06-10 上海功成半导体科技有限公司 超结器件及制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115566038A (zh) * 2021-07-01 2023-01-03 深圳尚阳通科技有限公司 超结器件及其制造方法
US12074196B2 (en) * 2021-07-08 2024-08-27 Applied Materials, Inc. Gradient doping epitaxy in superjunction to improve breakdown voltage

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072068A (ja) * 2002-06-14 2004-03-04 Fuji Electric Holdings Co Ltd 半導体素子
CN103730372A (zh) * 2013-12-27 2014-04-16 西安龙腾新能源科技发展有限公司 一种可提高器件耐压的超结制造方法
CN106816376A (zh) * 2017-01-12 2017-06-09 中国科学院微电子研究所 一种超结器件耐压层的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666298B2 (ja) * 1983-02-03 1994-08-24 日電アネルバ株式会社 ドライエッチング装置
JP5017865B2 (ja) * 2006-01-17 2012-09-05 富士電機株式会社 半導体装置
JP4564509B2 (ja) * 2007-04-05 2010-10-20 株式会社東芝 電力用半導体素子
CN102110716B (zh) * 2010-12-29 2014-03-05 电子科技大学 槽型半导体功率器件
US8836028B2 (en) * 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
EP3422415B1 (en) * 2014-02-28 2023-08-02 LFoundry S.r.l. Semiconductor device comprising a laterally diffused mos transistor
JP2016066669A (ja) * 2014-09-24 2016-04-28 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6713885B2 (ja) * 2016-09-09 2020-06-24 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072068A (ja) * 2002-06-14 2004-03-04 Fuji Electric Holdings Co Ltd 半導体素子
CN103730372A (zh) * 2013-12-27 2014-04-16 西安龙腾新能源科技发展有限公司 一种可提高器件耐压的超结制造方法
CN106816376A (zh) * 2017-01-12 2017-06-09 中国科学院微电子研究所 一种超结器件耐压层的制备方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111341828A (zh) * 2018-12-18 2020-06-26 深圳尚阳通科技有限公司 超结结构及其制造方法
CN111341828B (zh) * 2018-12-18 2022-07-12 深圳尚阳通科技有限公司 超结结构及其制造方法
CN110212018A (zh) * 2019-05-20 2019-09-06 上海华虹宏力半导体制造有限公司 超结结构及超结器件
CN110212018B (zh) * 2019-05-20 2022-08-16 上海华虹宏力半导体制造有限公司 超结结构及超结器件
CN112864219A (zh) * 2019-11-12 2021-05-28 南通尚阳通集成电路有限公司 超结器件及其制造方法
CN113394097A (zh) * 2020-03-11 2021-09-14 上海新微技术研发中心有限公司 半导体器件结构的制备方法
CN113394097B (zh) * 2020-03-11 2022-09-09 上海新微技术研发中心有限公司 半导体器件结构的制备方法
CN114613835A (zh) * 2020-12-08 2022-06-10 上海功成半导体科技有限公司 超结器件及制作方法

Also Published As

Publication number Publication date
CN108878534B (zh) 2020-11-24
US10923564B2 (en) 2021-02-16
US20200006475A1 (en) 2020-01-02

Similar Documents

Publication Publication Date Title
CN108878534A (zh) 超结结构及其制造方法
CN105957896B (zh) 超结功率器件及其制造方法
US7183610B2 (en) Super trench MOSFET including buried source electrode and method of fabricating the same
CN104779293B (zh) 沟槽型超级结器件的制造方法
CN111081779B (zh) 一种屏蔽栅沟槽式mosfet及其制造方法
CN112864246B (zh) 超结器件及其制造方法
CN109755291A (zh) 超结器件及其制造方法
CN106711191B (zh) 具有终端保护区的超结半导体器件及其制造方法
CN106298479B (zh) 一种功率器件的结终端扩展结构及其制造方法
CN105118852A (zh) 超结结构、超结mosfet及其制造方法
CN111986997A (zh) 超级结器件的制造方法
CN111128706B (zh) 沟槽内厚度渐变的场氧的制造方法和sgt器件的制造方法
CN115911097A (zh) 一种用于SiC功率器件的复合终端结构及其制造方法
CN114823531A (zh) 超级结器件的制造方法、超级结器件、芯片和电路
CN102148143A (zh) 用于后氧化硅沟槽底部成形的结构和方法
CN108091683B (zh) 半导体功率器件的超结结构及其制作方法
CN102130165B (zh) Ldmos器件的源区及其制造方法
CN102157377B (zh) 超结vdmos器件及其制造方法
CN107275221A (zh) 超级结器件的制造方法
CN104103693A (zh) 一种u形沟槽的功率器件及其制造方法
CN104037206B (zh) 超级结器件及制造方法
CN113921401B (zh) 一种超结和sgt新型复合mosfet及其制造方法
CN111370494A (zh) 超结器件
CN114823532A (zh) 超级结器件的制造方法、超级结器件、芯片和电路
CN109755315A (zh) 超结器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant