CN115911097A - 一种用于SiC功率器件的复合终端结构及其制造方法 - Google Patents
一种用于SiC功率器件的复合终端结构及其制造方法 Download PDFInfo
- Publication number
- CN115911097A CN115911097A CN202211743085.3A CN202211743085A CN115911097A CN 115911097 A CN115911097 A CN 115911097A CN 202211743085 A CN202211743085 A CN 202211743085A CN 115911097 A CN115911097 A CN 115911097A
- Authority
- CN
- China
- Prior art keywords
- region
- deep
- type
- silicon carbide
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 33
- 238000002161 passivation Methods 0.000 claims abstract description 17
- 230000001413 cellular effect Effects 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 61
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 61
- 150000002500 ions Chemical class 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 19
- 238000002513 implantation Methods 0.000 claims description 18
- 238000002347 injection Methods 0.000 claims description 17
- 239000007924 injection Substances 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 210000000746 body region Anatomy 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 10
- 102000004310 Ion Channels Human genes 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000011148 porous material Substances 0.000 claims description 4
- 238000007142 ring opening reaction Methods 0.000 claims description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 15
- 230000000903 blocking effect Effects 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 description 32
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 30
- 238000010586 diagram Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Thyristors (AREA)
Abstract
本发明公开了一种用于SiC功率器件的复合终端结构及其制造方法。其中，所述结构包括：形成于N型重掺杂衬底上的N‑漂移区，N‑漂移区上依次设有器件元胞区和器件终端区；器件元胞区包括间隔设置的深P阱区，以及深P阱区与N‑漂移区形成的PN结组成主结；器件终端区包括：P型结终端拓展区、钝化层；该P型结终端拓展区靠近主结一侧间隔设置有若干N+场限环；P型结终端拓展区表面淀积有钝化层，N+场限环远离N‑漂移区一侧设置有刻蚀沟槽。本发明可以增强器件的抗短路能力，在器件处于反向阻断状态时，器件元胞区的PN结和终端结构同时承受耐压，提高器件反向击穿电压，从而使器件更具有可靠性。
Description
技术领域
本发明涉及半导体功率器件技术领域，尤其涉及一种用于SiC功率器件的复合终端结构及其制造方法。
背景技术
碳化硅材料因其优越的宽禁带、高临界击穿电场、高电子迁移率等材料特性，其功率器件备受关注并广泛用于逆变器、高压开关和电机驱动器等领域。击穿电压电参数是衡量功率半导体器件可靠性的重要参数，然而，在采用平面扩散技术的实际功率半导体中，高压结必须在某一有限位置与表面相交，由此产生的结曲率压缩等势线，其中结弯曲到表面，并增加最大电场。为了改善击穿特性和可靠性，将最大电场点从表面转移到衬底内部并减小峰值是有效手段。
但需要高击穿电压的器件往往面临着结终端附近表面电场过大和体电场峰值过大之间的权衡问题。场限环(Field Limiting Ring，N+场限环)作为一种减少主结处场拥挤量的有效手段已被广泛应用于结终端技术中，N+场限环是低压(1700V)应用中最常见的结构之一，随着电压等级的不断提高，N+场限环的环数需要增加且每个注入间隔需要高光刻精度，但传统的N+场限环由于硅氧化物界面附近的高电场峰值而存在氧化物可靠性问题。由此可见现有技术难以同时提高击穿电压和改善可靠性问题。
发明内容
有鉴于此，本发明的目的在于提出一种用于SiC功率器件的复合终端结构及其制造方法，能够同时提高击穿电压和改善可靠性问题。
根据本发明的一个方面，提供一种用于SiC功率器件的复合终端结构，包括形成于N型重掺杂衬底上的N-漂移区，所述N-漂移区之上依次设有器件元胞区和器件终端区；所述器件元胞区包括间隔设置的深P阱区，以及深P阱区与所述N-漂移区形成的PN结组成主结；
所述器件终端区包括：P型结终端拓展区、钝化层；该P型结终端拓展区靠近主结一侧间隔设置有若干N+场限环；所述P型结终端拓展区表面淀积有钝化层，在N+场限环蚀刻有刻蚀沟槽。
根据本发明的另一个方面，提供一种用于SiC功率器件的复合终端结构的制备方法，所述方法包括：S1、取一碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀P阱区窗口，在碳化硅片上进行P型离子随机注入，在此同时形成P阱区；S2、在碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀深P阱区及P型结终端拓展区开孔，在碳化硅片上进行P型离子沟道注入，在此同时形成深P阱区及P型结终端拓展区；S3、在碳化硅晶片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀深JFET区开孔；在碳化硅片上进行N型离子沟道注入，在此同时形成深JFET区；S4、在碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀P+体区开孔，在碳化硅片上进行P型离子注入，在此同时形成P+体区；S5、在碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀N+源区及N+场限环开孔，在碳化硅片上进行N型离子注入，在此同时形成N+源区及N+场限环；S6、在碳化硅片上淀积栅介质层和钝化层并刻蚀出沟槽开孔并刻蚀出刻蚀沟槽；在刻蚀沟槽中填充SiO2后淀积栅极层、源极金属、漏极金属。
可以发现，以上方案，本发明通过随机注入和沟道注入两步形成深P阱区，一方面可以增强器件的抗短路能力，另一方面这种深结结构更适合结合本发明提出的沟槽N+场限环嵌入P型结终端拓展区的复合终端结构，在器件处于反向阻断状态时，器件元胞区的PN结和终端结构同时承受耐压，提高器件反向击穿电压，从而使器件更具有可靠性。本器件元胞区和终端区的结合设计不会对器件的导通电阻有负面影响。同时采用沟道注入方式，且使用低能量形成深结，这对于所发明的MOSFET结构实现较强的耐短路能力，该结构结合P型结终端拓展区终端技术，可以使器件电场分布更均匀，提高器件耐压能力。传统的P型结终端拓展区结构性能依赖于P型结终端拓展区区的浓度，控制合适浓度的P型结终端拓展区才能使终端区的耗尽层得到充分拓展。本发明将N+场限环内嵌在P型结终端拓展区中而且同时N+场限环增加刻蚀沟槽，N型N+场限环和沟槽结构可以对结终端拓展区进行电荷调制，从而使表面峰值电场强度降低，可使N+场限环技术更稳定，同时解决了表面电场强度过高引起的SiO2容易损坏的问题并降低了器件击穿电压对P型结终端拓展区区浓度的敏感性，只是需要附加一次沟槽刻蚀，且沟槽的刻蚀可以采用与N+场限环注入完全相同的掩膜。这种刻蚀沟槽N+场限环嵌入P型结终端拓展区的终端结构更适合深结器件。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的碳化硅功率MOSFET终端结构的结构示意图；
图2是本发明提供的终端结构中N+场限环的宽度w相等；
图3是本发明提供的终端结构中N+场限环的间距s相等；
图4是本发明提供的终端结构水平方向的电场分布示意图和反向阻断时的耗尽区示意图，横坐标为终端水平方向的长度，纵坐标为电场强度。
图5-图6是P阱随机注入P型离子方式形成的结构示意图；
图7-图8是深P阱和P型结终端拓展区4沟道注入Al离子方式形成的结构示意图；
图9-图10是深JFET区沟道注入P离子方式形成的结构示意图；
图11-图12是P+体区注入P型离子形成的结构示意图；
图13-图14是N+源区和N+场限环注入N型离子形成的结构示意图；
图15是淀积栅介质和钝化层后的结构示意图；
图16是刻蚀沟槽后的工艺示意图；
图17是沟槽填充SiO2以及源级金属、漏级金属、栅极层接触完成后的结构示意图。
图中1为N-漂移区，2为P阱区，3为深P阱区，4为P型结终端拓展区4，5为P+体区，6为N+源区，7为N+场限环，8为深JFET区，9为栅介质层，10为钝化层，11为沟槽，12为栅极层，13为源极金属，14为漏极，15为N型重掺杂衬底，16为耗尽线。
具体实施方式
下面结合附图和实施例，对本发明作进一步的详细描述。特别指出的是，以下实施例仅用于说明本发明，但不对本发明的范围进行限定。同样的，以下实施例仅为本发明的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明提供一种用于SiC功率器件的复合终端结构，能够同时提高击穿电压和改善可靠性问题。
请参见图1，结构包括形成于漏极金属14之上的N型重掺杂衬底15以及形成于N型重掺杂衬底15上的N-漂移区1，所述N-漂移区1之上依次设有器件元胞区和器件终端区；所述器件元胞区包括间隔设置的深P阱区3，以及深P阱区3与所述N-漂移区1形成的PN结组成主结；
所述器件元胞区包括：设置于深P阱区3中的P阱区2；该P阱区2内依次设置的N+源区6和P+体区5；N+源区6和P+体区5与源极金属13相连，并通过该源极金属13与下一深P阱区3中的N+源区6和P+体区5相连；以及，
位于两个深P阱区3之间的深JFET区8；该深JFET区8上侧从下至上依次设置有栅介质层9、栅极层13。
在本实施例中，器件元胞是一种带有对称深P阱结构的双扩散场效应晶体管，包括N-型漂移区1上的深P阱区3和深JFET区8，深P阱区3是用低能量沟道注入Al或B离子形成，用传统的随机离子注入方式可形成深P阱区3中的P阱区2，P阱2之中有离子注入形成的N+源区6和P+体区5，深JFET区8是依靠低能量沟道注入P离子形成，源区6和体区5与源极金属13相连，栅极层12和栅介质层9位于深JFET区8上。
在本实施例中。所述栅介质材料为SiO2、Al2O3、AlN、HfO2、Ga2O3、MgO、SiNX、Sc2O3材料中的一种或任意几种的组合。深P阱3的形成分随机离子注入和沟道注入P型离子两步。深JFET区8形成主要依靠低能量沟道注入N型离子如N离子。
所述器件终端区包括：P型结终端拓展区4、钝化层10；该P型结终端拓展区4靠近主结一侧间隔设置有若干N+场限环7；所述P型结终端拓展区4表面淀积有钝化层10，N+场限环7远离N-漂移区1一侧设置有刻蚀沟槽11。
所述器件终端结构在N型重掺杂衬底15之上的N-漂移区1中，包括P型结终端拓展区4，P型结终端拓展区4中有若干N型离子注入形成的N+场限环7和刻蚀沟槽11，刻蚀沟槽11位于N+场限环7中，P型结终端拓展区4被钝化层10覆盖，刻蚀沟槽11和与其相连的N+场限环7不被钝化层10覆盖，N+场限环7排列在P型结终端拓展区4靠近主结的区域。
在本实施例中，P型结终端拓展区4的深度与深P阱区3的深度相同。P型结终端拓展区4可以是伴随深P阱区3低能量沟道注入离子时同时形成，其深度与主结相同；或者通过离子注入一次形成，注入浓度比主结浓度低，深度相同，即P型结终端拓展区4的形成可选择与深P阱区相同的低能量沟道注入离子方式，也可选择不同于深P阱区由一次随机离子注入形成。为了减少工艺步骤，JTE区可优先选择与深P阱区同时生成。N+场限环7的深度小于P型结终端拓展区4的深度，N+场限环7由离子注入一次形成，其注入深度小于P型结终端拓展区4深度。在本示例中，N+场限环7的结深在0.5-1μm之间，P型结终端拓展区4的结深在1.5-2.5μm之间。N+场限环7的个数、间距、宽度皆可根据具体需求进行变更调整，但需满足终端区长度需大于3倍的漂移区厚度。
在本实施例中，刻蚀沟槽11的沟槽竖截面形状为矩形、梯形、V形、台阶形或U形中的一种或多种。优选地，矩形或梯形。优点在于可以降低表面电场峰值，具体根据实际需求进行设置，此处不做过多赘述。刻蚀沟槽11由干法刻蚀形成，刻蚀深度统一。刻蚀沟槽11的个数等同于N+场限环7的个数，可以降低表面电场峰值。其宽度可相等也可不相等，可以根据电场峰值的要求进行设定，对应降低的电场峰值会不同，此处不做过多赘述。器件终端是在低能量下沟道注入Al离子形成的P型结终端拓展区4中嵌入间距s和宽度w相等(如图2和图3所示)的N+场限环7，结合内嵌在每个N+场限环7中的刻蚀沟槽11，从而通过电荷调制，器件的电场分布更均匀，表面峰值电场强度降低，提高器件的耐压能力和可靠性。
在本实施例中，如图4所示，本实施例的终端结构结合P型结终端拓展区4和N+场限环7、刻蚀沟槽11可以将耗尽区拓展到图4所示位置，即图中16为耗尽区边界。图4还提供了本结构水平的表面一维电场分布示意图，横坐标为终端结构水平方向的距离(μm)，纵方向为电场强度(MV/cm)。相较于常规P型结终端拓展区4结构中的电场强度分布，本实施例中的N+场限环7和刻蚀沟槽11的内嵌通过空间电荷调制，使反向电场向远离有源区的方向横向逐步扩散分离，将P型结终端拓展区4中的电场被抬高，从而在P型结终端拓展区4内形成多个电场尖峰，充分拓展耗尽区，同时P型结终端拓展区4上层部分可以对相邻N+场限环的空间电场加以细微调制，N+场限环7与P型结终端拓展区4的相互调制作用进一步使电场疏散，提高器件耐压能力。
本发明还提出制备上述的一种用于SiC功率器件的复合终端结构的方法，所述方法包括：
S1、取一碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀P阱区窗口，在碳化硅片上进行P型离子随机注入，在此同时形成P阱区；
S2、在碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀深P阱区开孔及P型结终端拓展区开孔，在碳化硅片上进行P型离子沟道注入，在此同时形成深P阱区及P型结终端拓展区；
S3、在碳化硅晶片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀深JFET区开孔；在碳化硅片上进行N型离子沟道注入，在此同时形成深JFET区；
S4、在碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀P+体区开孔，在碳化硅片上进行P型离子注入，在此同时形成P+体区；
S5、在碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀N+源区开孔及N+场限环开孔，在碳化硅片上进行N型离子注入，在此同时形成N+源区及N+场限环；
S6、在碳化硅片上淀积栅介质层和钝化层并刻蚀出沟槽开孔并刻蚀出刻蚀沟槽；在刻蚀沟槽中填充SiO2后淀积栅极、源极金属、漏极金属。
在本实施例中，具体步骤如下：
1、请参阅图5，在碳化硅晶片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀P阱区2窗口；
2、请参阅图6，在碳化硅片上进行P型离子随机注入，在此同时形成P阱区2；
3、请参阅图7，在碳化硅晶片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀深P阱区3开孔及P型结终端拓展区4开孔；
4、请参阅图8，在碳化硅片上进行P型离子沟道注入，在此同时形成深P阱区3及P型结终端拓展区4；
5、请参阅图9，在碳化硅晶片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀深JFET区8开孔；
6、请参阅图10，在碳化硅片上进行N型离子沟道注入，在此同时形成深JFET区8；
7、请参阅图11，在碳化硅晶片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀P+体区5开孔；
8、请参阅图12，在碳化硅片上进行P型离子注入，在此同时形成P+体区5；
9、请参阅图13，在碳化硅晶片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀N+源区6开孔及N+场限环7开孔；
10、请参阅图14，在碳化硅片上进行N型离子注入，在此同时形成N+源区6及N+场限环7；
11、请参阅图15，在碳化硅片上淀积栅介质层9和钝化层10；
12、请参阅图16，在碳化硅片上刻蚀出刻蚀沟槽11；
13、请参阅图17，在碳化硅片上的刻蚀沟槽11中填充SiO2；在碳化硅片上淀积栅极层12、源极金属13、漏极金属14。
本实施例通过随机注入和沟道注入两步形成深P阱区，一方面可以增强器件的抗短路能力，另一方面这种深结结构更适合结合本发明提出的沟槽N+场限环嵌入P型结终端拓展区的复合终端结构。在器件处于反向阻断状态时，器件元胞区的PN结和终端结构同时承受耐压，提高器件反向击穿电压，从而使器件更具有可靠性。本器件元胞区和终端区的结合设计不会对器件的导通电阻有负面影响。需要注意的是，常规是随机注入，但本发明外加沟道注入可以形成深p阱，一是增加器件抗短路能力，二是结合(更加匹配)本发明提出的沟槽结构终端，适用于深结器件原理主要涉及沟道注入(之前提到的角度注入，可以使离子注入更深)。N+场限环结构在有源区外侧，其掺杂浓度与主结完全相同，以缓解PN结弯曲处的电场集中。当施加在电极上的反向电压越来越大时，主结的耗尽区逐渐向外扩展，浮置的FN+场限环并没有与主结和其他电极接触，所以当耗尽区扩展到与主结相邻的第一个FN+场限环时，主结的最大电场强度就被第一个FN+场限环分担直至其穿通。类似地，随着反向电压的相继增大，耗尽区也逐渐增大且逐个穿通FN+场限环环结。因为在主结发生雪崩击穿之前，主结的耗尽区已然扩至最后一个FN+场限环环结，耗尽区显著变宽，使得主结弯曲处的高电场被减弱，器件击穿电压也被提高。
将沟槽内嵌在场限环中,在掺杂剂量不变的情况下，可使场限环结深比普通环更深，于是减小了结弯曲,降低了表面电场强度,从而提高表面耐压。同时解决了表面电场强度过高引起Si02容易损坏的问题。因此,采用沟槽内嵌结构可使场限环技术更稳定，只是需要附加一次沟槽刻蚀，且沟槽的刻蚀可以采用与场限环注入完全相同的掩模。
可以发现以上方案，本发明通过随机注入和沟道注入两步形成深P阱区，一方面可以增强器件的抗短路能力，另一方面这种深结结构更适合结合本发明提出的沟槽N+场限环嵌入P型结终端拓展区的复合终端结构，在器件处于反向阻断状态时，器件元胞区的PN结和终端结构同时承受耐压，提高器件反向击穿电压，从而使器件更具有可靠性。本器件元胞区和终端区的结合设计不会对器件的导通电阻有负面影响。同时采用沟道注入方式，且使用低能量形成深结，这对于所发明的MOSFET结构实现较强的耐短路能力，该结构结合P型结终端拓展区终端技术，可以使器件电场分布更均匀，提高器件耐压能力。传统的P型结终端拓展区结构性能依赖于P型结终端拓展区区的浓度，控制合适浓度的P型结终端拓展区才能使终端区的耗尽层得到充分拓展。本发明将N+场限环内嵌在P型结终端拓展区中而且同时N+场限环增加刻蚀沟槽，N型N+场限环和沟槽结构可以对结终端拓展区进行电荷调制，从而使表面峰值电场强度降低，可使N+场限环技术更稳定，同时解决了表面电场强度过高引起的SiO2容易损坏的问题并降低了器件击穿电压对P型结终端拓展区区浓度的敏感性，只是需要附加一次沟槽刻蚀，且沟槽的刻蚀可以采用与N+场限环注入完全相同的掩膜。这种刻蚀沟槽N+场限环嵌入P型结终端拓展区的终端结构更适合深结器件。
以上所述仅为本发明的部分实施例，并非因此限制本发明的保护范围，凡是利用本发明说明书及附图内容所作的等效装置或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种用于SiC功率器件的复合终端结构，其特征在于，包括形成于N型重掺杂衬底上的N-漂移区，所述N-漂移区之上依次设有器件元胞区和器件终端区；所述器件元胞区包括间隔设置的深P阱区，以及深P阱区与所述N-漂移区形成的PN结组成主结；
所述器件终端区包括：P型结终端拓展区、钝化层；该P型结终端拓展区靠近主结一侧间隔设置有若干N+场限环；所述P型结终端拓展区表面淀积有钝化层，N+场限环远离N-漂移区一侧设置有刻蚀沟槽。
2.如权利要求1所述的一种用于SiC功率器件的复合终端结构，其特征在于，所述P型结终端拓展区的深度与深P阱区的深度相同。
3.如权利要求1所述的一种用于SiC功率器件的复合终端结构，其特征在于，所述N+场限环的深度小于P型结终端拓展区的深度。
4.如权利要求1所述的一种用于SiC功率器件的复合终端结构，其特征在于，所述刻蚀沟槽的沟槽截面形状为矩形、梯形、V形、台阶形或U形中的一种或多种。
5.如权利要求1所述的一种用于SiC功率器件的复合终端结构，其特征在于，
所述器件元胞区包括：
设置于深P阱区中的P阱区；该P阱区内依次设置的N+源区和P+体区；N+源区和P+体区与源极金属相连，并通过该源极金属与下一深P阱区中的N+源区和P+体区相连；以及，
位于两个深P阱区之间的深JFET区；该深JFET区远离N-漂移区一侧从下至上依次设置有栅介质层、栅极层。
6.如权利要求5所述的一种用于SiC功率器件的复合终端结构，其特征在于，所述栅介质材料为SiO2、Al2O3、AlN、HfO2、Ga2O3、MgO、SiNX、Sc2O3材料中的一种或任意几种的组合。
7.制备如权利要求1-6任一项所述的一种用于SiC功率器件的复合终端结构的方法，其特征在于，所述方法包括：
S1、取一碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀P阱区窗口，在碳化硅片上进行P型离子随机注入，在此同时形成P阱区；
S2、在碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀深P阱区开孔及P型结终端拓展区开孔，在碳化硅片上进行P型离子沟道注入，在此同时形成深P阱区及P型结终端拓展区；
S3、在碳化硅晶片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀深JFET区开孔；在碳化硅片上进行N型离子沟道注入，在此同时形成深JFET区；
S4、在碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀P+体区开孔，在碳化硅片上进行P型离子注入，在此同时形成P+体区；
S5、在碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀N+源区开孔及N+场限环开孔，在碳化硅片上进行N型离子注入，在此同时形成N+源区及N+场限环；
S6、在碳化硅片上淀积栅介质层和钝化层并刻蚀出沟槽开孔并刻蚀出刻蚀沟槽；在刻蚀沟槽中填充SiO2后淀积栅极层、源极金属、漏极金属。
8.如权利要求7所述的制备一种用于SiC功率器件的复合终端结构的方法，其特征在于，所述S1-S5中在离子注入P型离子可选Al或B，注入的N型离子可选N或P或As；所述S2、S3中沟道注入时，注入离子的半径小于原子排之间敞开的距离，注入方向沿着敞开的晶方向。
9.如权利要求7所述的制备一种用于SiC功率器件的复合终端结构的方法，其特征在于，所述S1是注入离子的掺杂浓度为1E18～5E19cm-3之间，注入能量在350keV～960keV之间，深度在0.5～1μm之间；所述S4、S5注入离子浓度大于1E19cm-3，深度在0.3～0.5μm之间。
10.如权利要求7所述的制备一种用于SiC功率器件的复合终端结构的方法，其特征在于，所述栅介质层厚度为200-300nm之间，钝化层材料为SiN或Si3N4或SiOxNy，其厚度为3-6μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211743085.3A CN115911097A (zh) | 2022-12-31 | 2022-12-31 | 一种用于SiC功率器件的复合终端结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211743085.3A CN115911097A (zh) | 2022-12-31 | 2022-12-31 | 一种用于SiC功率器件的复合终端结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115911097A true CN115911097A (zh) | 2023-04-04 |
Family
ID=86473094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211743085.3A Pending CN115911097A (zh) | 2022-12-31 | 2022-12-31 | 一种用于SiC功率器件的复合终端结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115911097A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117790537A (zh) * | 2023-12-28 | 2024-03-29 | 深圳平湖实验室 | 一种半导体器件、其制作方法及电子器件 |
-
2022
- 2022-12-31 CN CN202211743085.3A patent/CN115911097A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117790537A (zh) * | 2023-12-28 | 2024-03-29 | 深圳平湖实验室 | 一种半导体器件、其制作方法及电子器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5929481A (en) | High density trench DMOS transistor with trench bottom implant | |
| CN108807548B (zh) | 带有改良fom的可扩展的sgt结构 | |
| JP5462020B2 (ja) | 電力用半導体素子 | |
| US6465844B2 (en) | Power semiconductor device and method of manufacturing the same | |
| CN104051540B (zh) | 超级结器件及其制造方法 | |
| US20020149051A1 (en) | Superjunction device with self compensated trench walls | |
| KR100731141B1 (ko) | 반도체소자 및 그의 제조방법 | |
| US6949798B2 (en) | Semiconductor device | |
| CN109166922B (zh) | 一种沟槽型超结功率终端结构及其制备方法 | |
| JP2008258443A (ja) | 電力用半導体素子及びその製造方法 | |
| CN102479805A (zh) | 一种超级结半导体元件及其制造方法 | |
| KR101802419B1 (ko) | 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫 및 그 제조방법 | |
| US20200044077A1 (en) | Mosfet device with shielding region and manufacturing method thereof | |
| US20220384578A1 (en) | Semiconductor device | |
| CN113658999B (zh) | 具有无结终端技术功率半导体器件及制造方法和应用 | |
| KR102100863B1 (ko) | SiC MOSFET 전력 반도체 소자 | |
| CN115911097A (zh) | 一种用于SiC功率器件的复合终端结构及其制造方法 | |
| CN113659009A (zh) | 体内异性掺杂的功率半导体器件及其制造方法 | |
| US10186573B2 (en) | Lateral power MOSFET with non-horizontal RESURF structure | |
| CN111276540A (zh) | 沟槽栅功率mosfet及其制造方法 | |
| CN115881823A (zh) | 一种用于SiC功率器件的阶梯状复合终端结构及其制造方法 | |
| CN104576730B (zh) | 超级结器件及其制造方法 | |
| CN116190438A (zh) | 一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法 | |
| CN211017082U (zh) | 一种超结型mosfet器件 | |
| CN114530504A (zh) | 一种高阈值SiC MOSFET器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20240622 Address after: Room 303, Building 2, Xiaoshan Robot Town Science and Technology Park, No. 389 Hongxing Road, Economic and Technological Development Zone, Xiaoshan District, Hangzhou City, Zhejiang Province, 310000 Applicant after: Hangzhou Hesheng Microelectronics Co.,Ltd. Country or region after: China Address before: Xiamen City, Fujian Province, 361005 South Siming Road No. 422 Applicant before: XIAMEN University Country or region before: China |