CN115881823A - 一种用于SiC功率器件的阶梯状复合终端结构及其制造方法 - Google Patents
一种用于SiC功率器件的阶梯状复合终端结构及其制造方法 Download PDFInfo
- Publication number
- CN115881823A CN115881823A CN202211743100.4A CN202211743100A CN115881823A CN 115881823 A CN115881823 A CN 115881823A CN 202211743100 A CN202211743100 A CN 202211743100A CN 115881823 A CN115881823 A CN 115881823A
- Authority
- CN
- China
- Prior art keywords
- region
- zone
- deep
- expansion
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 30
- 230000001413 cellular effect Effects 0.000 claims abstract description 15
- 238000002161 passivation Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 73
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 71
- 150000002500 ions Chemical class 0.000 claims description 23
- 238000005468 ion implantation Methods 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 18
- 210000000746 body region Anatomy 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 16
- 238000002513 implantation Methods 0.000 claims description 15
- 238000002347 injection Methods 0.000 claims description 15
- 239000007924 injection Substances 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 102000004310 Ion Channels Human genes 0.000 claims description 12
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 238000007142 ring opening reaction Methods 0.000 claims description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 claims 3
- 230000000694 effects Effects 0.000 abstract description 9
- 230000035945 sensitivity Effects 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 description 46
- 230000015556 catabolic process Effects 0.000 description 26
- 238000009826 distribution Methods 0.000 description 11
- 239000002019 doping agent Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 238000005452 bending Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 230000001808 coupling effect Effects 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Thyristors (AREA)
Abstract
本发明公开了一种用于SiC功率器件的阶梯状复合终端结构及其制造方法。其中，所述结构包括：形成于N型重掺杂衬底上的N‑漂移区，N‑漂移区上依次设有器件元胞区和器件终端区；器件元胞区包括间隔设置的深P阱区，以及深P阱区与N‑漂移区形成的PN结组成主结；器件终端区包括：多区台阶形P型结终端拓展区、钝化层；该多区台阶形P型结终端拓展区靠近主结一侧间隔设置有若干N+场限环；多区台阶形P型结终端拓展区表面淀积有钝化层，N+场限环远离N‑漂移区一侧设置有刻蚀沟槽。本发明使用多区台阶形P型结终端拓展区，有效应用多区效应来拓宽目标电压下的拓展区优质剂量窗口，从而降低拓展区对剂量的敏感性。
Description
技术领域
本发明涉及半导体功率器件技术领域，尤其涉及一种用于SiC功率器件的阶梯状复合终端结构及其制造方法。
背景技术
随着功率半导体器件的应用发展，第三代半导体材料碳化硅以其宽带隙、高击穿电场、高饱和漂移速度和高导热系数等优异的材料性能优势，在高压、高开关频率、高温等场合逐渐取代硅器件。功率器件中重要的指标之一是反向击穿电压，然而实际器件的击穿电压往往低于理想平面结，最主要的原因是PN结弯曲，即在结边缘处会出现电场集中效应，使得表面峰值电场强度高于体内，在表面发生击穿。因而需要对碳化硅器件的终端进行优化设计，将最大电场点从表面转移到衬底内部并减小峰值。
目前应用最广泛的结终端技术是场板(Field Plate，FP)、场限环(FieldLimiting Ring，N+场限环)、结终端延伸(Junction Termination Extension，JTE)和沟槽结终端技术。FP技术存在终端效率低，对氧化层质量要求高等限制。N+场限环技术中环间距的设计使得表面电场分布过于集中，造成表面峰值电场强度转移至终端内侧或外侧，且光刻工艺的精度问题会使得环注入窗口与设计产生偏差，显著提高终端内外侧的峰值电场强度，并带来较大的结终端尺寸；但同时随场限环的增加，可以达到接近平行平面结击穿电压的较高击穿电压。JTE技术需要精确控制材料中各部分离子的掺杂浓度及其分布，且JTE技术对于界面电荷较为敏感，进而影响延伸区的场强分布；但同时JTE技术使器件的实际反向击穿电压接近理想耐压值，可以达到很高的终端效率进而减小占用的芯片尺寸。沟槽结终端技术中，需要精确控制腐蚀曲面位置，且腐蚀会降低器件机械强度；但同时沟槽结终端技术对于表面电荷不太敏感。由此可见现有技术难以同时提高击穿电压和改善可靠性问题。
发明内容
有鉴于此，本发明提出了一种沟槽N+场限环嵌入多区台阶形P型结终端拓展区复合终端结构。在掺杂剂量不变的情况下，沟槽N+场限环的复合使N+场限环中的结深比普通环更深；此复合终端结构综合了沟槽N+场限环结构以及多区台阶形P型结终端拓展区平滑的电势分布，并降低了工艺复杂性和剂量敏感性，大大提高了功率器件的击穿电压及其可靠性。通过深P阱结构结合沟槽N+场限环结构和深结多区台阶形P型结终端拓展区复合结构，能进一步增强功率器件的耐压能力和抗短路能力，该终端结构可以使高场区域的电场分布更加均匀，降低表面峰值电场以及拓展耗尽区从而提高器件的反向击穿电压。
根据本发明的一个方面，提供一种用于SiC功率器件的阶梯状复合终端结构，包括形成于N型重掺杂衬底上的N-漂移区，所述N-漂移区之上依次设有器件元胞区和器件终端区；所述器件元胞区包括间隔设置的深P阱区，以及深P阱区与所述N-漂移区形成的PN结组成主结；
所述器件终端区包括：多区台阶形P型结终端拓展区、钝化层；所述多区台阶形P型结终端拓展区底部呈阶梯状排列；所述多区台阶形P型结终端拓展区靠近主结一侧间隔设置有若干N+场限环；所述多区台阶形P型结终端拓展区表面淀积有钝化层，N+场限环远离N-漂移区一侧设置有刻蚀沟槽。
根据本发明的另一个方面，提供一种用于SiC功率器件的阶梯状复合终端结构的制备方法，所述方法包括：S1、取一碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀P阱区窗口，在碳化硅片上进行P型离子随机注入，在此同时形成P阱区；S2、在碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀深P阱区开孔，在碳化硅片上进行P型离子沟道注入，在此同时形成深P阱区；S3、在碳化硅晶片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀深JFET区开孔；在碳化硅片上进行N型离子沟道注入，在此同时形成深JFET区；S4、在碳化硅晶片上淀积一层较厚的SiO2氧化层，并采用干法刻蚀由外向内逐步将SiO2掩膜版刻蚀成台阶状开孔，在碳化硅晶片上进行P型离子沟道注入，在此同时形成多区台阶形P型结终端拓展区S5、在碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀P+体区开孔，在碳化硅片上进行P型离子注入，在此同时形成P+体区；S6、在碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀N+源区开孔及N+场限环开孔，在碳化硅片上进行N型离子注入，在此同时形成N+源区及N+场限环。
可以发现，以上方案，传统的单拓展区对注入剂量十分敏感，影响器件可靠性，但本发明使用多区台阶形P型结终端拓展区，有效应用多区效应来拓宽目标电压下的拓展区优质剂量窗口，从而降低拓展区对剂量的敏感性。不同于其他多区拓展区，本发明的多区台阶形P型结终端拓展区的形成只需单次离子注入形成，关键在于合理设计的掩膜版，且多区台阶形P型结终端拓展区的长度、浓度、深度都逐个递减，这样梯度渐变分布的拓展区可以将原先单区拓展区边缘潜在的峰值电场位由两个变为四个，使多个峰值电场的耦合作用，调节多区台阶形P型结终端拓展区的电场分布使其更均匀。本发明将N+场限环内嵌在第一拓展区区内，两个N+场限环的电场强度会进行再分布，将场限环PN结处的单个峰值电场强度分为两个较低的峰值电场强度，其中稍高一个仍位于PN结处，另一个稍低的位于沟槽与N+场限环边缘处。沟槽内嵌入N+场限环中，可使N+场限环结深比普通环更深，结深度越深，可以减少结弯曲，增加结曲率，降低表面电场峰值，提高器件的耐压能力。深P阱区一方面可以增强器件的抗短路能力，另一方面这种深结结构更适合结合本发明提出的沟槽N+场限环嵌入多区台阶形P型结终端拓展区的复合终端结构，在器件处于反向阻断状态时，器件元胞区的PN结和终端结构同时承受耐压，提高器件反向击穿电压，从而使器件更具有可靠性。本器件元胞区和终端区的结合设计不会对器件的导通电阻有负面影响。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的碳化硅功率MOSFET终端结构的结构示意图；
图2-图16为本发明提供的碳化硅功率MOSFET终端结构的具体工艺制备流程；
图17为本发明提供的碳化硅功率MOSFET终端结构的多区台阶形P型结终端拓展区的三区长度L和深度D尺寸大小关系示意图；
图18为本发明提供的碳化硅功率MOSFET终端结构的多区台阶形P型结终端拓展区的台阶掩膜版及其刻蚀深度d关系示意图；
图19为本发明提供的碳化硅功率MOSFET终端结构的N+场限环的宽度W、间距s以及刻蚀沟槽宽度w相等。
图中1为N-漂移区，2为P阱区，3为深P阱区，4为第一拓展区，5为第二拓展区，6为第三拓展区，7为P+体区，8为N+源区，9为N+场限环，10为钝化层，11为沟槽，12为深JFET区，13为栅介质层，14为栅极层，15为源极金属层，16为N型重掺杂衬底，17为漏极金属层。
具体实施方式
下面结合附图和实施例，对本发明作进一步的详细描述。特别指出的是，以下实施例仅用于说明本发明，但不对本发明的范围进行限定。同样的，以下实施例仅为本发明的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明提供一种用于SiC功率器件的阶梯状复合终端结构，能够同时提高击穿电压和改善可靠性问题。
请参见图1，结构包括形成于漏极金属层17之上的N型重掺杂衬底16以及形成于N型重掺杂衬底16上的N-漂移区1，所述N-漂移区1之上依次设有器件元胞区和器件终端区；所述器件元胞区包括间隔设置的深P阱区3，以及深P阱区3与所述N-漂移区1形成的PN结组成主结；
所述器件终端区包括：多区台阶形P型结终端拓展区、钝化层；该多区台阶形P型结终端拓展区靠近主结一侧间隔设置有若干N+场限环；所述多区台阶形P型结终端拓展区表面淀积有钝化层，N+场限环远离N-漂移区一侧设置有刻蚀沟槽。
在本实施例中，多区台阶形P型结终端拓展区4、5、6包括第一拓展区4、第二拓展区5、第三拓展区6，三个拓展区呈阶梯状彼此相连，每个拓展区的长度、深度和浓度逐个减小。第一拓展区4中嵌有若干N型离子注入形成的N+场限环9和刻蚀沟槽11，刻蚀沟槽11内嵌入N+场限环9中，第一拓展区4、第二拓展区5、第三拓展区6被钝化层10覆盖，N+场限环9排列在第一拓展区4靠近主结的区域。
在本实施例中，器件终端中N+场限环9由离子注入直接形成，每个N+场限环9的宽度W以及环间距s在本实施例中设计为相等(如图19所示)，通过沟槽刻蚀，该结构让两个场限环9之间的电场强度发生再分布，将场限环PN结处的单个峰值电场强度分为两个较低的峰值电场强度，其中稍高一个仍位于PN结处，另一个稍低的位于沟槽与N+场限环边缘处。在掺杂剂量一致的情况下，沟槽结构使本结构中的N+场限环9比普通环更深，其结合深主结，减少了结弯曲从而降低结曲率引起的边缘效应，提高击穿电压。
在本实施例中，刻蚀沟槽11的沟槽竖截面形状为矩形、梯形、V形、台阶形或U形中的一种或多种。优选地，矩形或梯形。优点在于可以降低表面电场峰值，具体根据实际需求进行设置，此处不做过多赘述。刻蚀沟槽11由干法刻蚀形成，刻蚀深度统一。刻蚀沟槽11的个数等同于N+场限环9个数，可以降低降低表面电场峰值。其宽度可相等也可不相等，可以根据电场峰值的要求进行设定，对应降低的电场峰值会不同，此处不做过多赘述。
可以发现，以上方案，传统的单拓展区对注入剂量十分敏感，影响器件可靠性，但本发明使用多区台阶形P型结终端拓展区，有效应用多区效应来拓宽目标电压下的拓展区优质剂量窗口，从而降低拓展区对剂量的敏感性。不同于其他多区拓展区，本发明的多区台阶形P型结终端拓展区的形成只需单次离子注入形成，关键在于合理设计的掩膜版，且多区台阶形P型结终端拓展区的长度、浓度、深度都逐个递减，这样梯度渐变分布的拓展区可以将原先单区拓展区边缘潜在的峰值电场位由两个变为四个，使多个峰值电场的耦合作用，调节多区台阶形P型结终端拓展区的电场分布使其更均匀。本发明将N+场限环内嵌在第一拓展区区内，两个N+场限环的电场强度会进行再分布，将场限环PN结处的单个峰值电场强度分为两个较低的峰值电场强度，其中稍高一个仍位于PN结处，另一个稍低的位于沟槽与N+场限环边缘处。沟槽内嵌入N+场限环中，可使N+场限环结深比普通环更深，结深度越深，可以减少结弯曲，增加结曲率，降低表面电场峰值，提高器件的耐压能力。深P阱区一方面可以增强器件的抗短路能力，另一方面这种深结结构更适合结合本发明提出的沟槽N+场限环嵌入多区台阶形P型结终端拓展区的复合终端结构，在器件处于反向阻断状态时，器件元胞区的PN结和终端结构同时承受耐压，提高器件反向击穿电压，从而使器件更具有可靠性。本器件元胞区和终端区的结合设计不会对器件的导通电阻有负面影响。
在本实施例中，所述器件元胞区包括：设置于深P阱区3中的P阱区2；该P阱区2内依次设置的N+源区8和P+体区7；N+源区8和P+体区7与源极金属层15相连，并通过该源极金属层15与下一深P阱区3中的N+源区8和P+体区7相连；以及，
位于两个深P阱区3之间的深JFET区12；该深JFET区12上侧从下至上依次设置有栅介质层13、栅极层14。
在本实施例中，器件元胞是一种带有对称深P阱结构的双扩散场效应晶体管，包括N-型漂移区1上的深P阱区3和深JFET区12，
器件元胞是在N型漂移区上的上的一种具有对称深P阱结构的双扩散场效应晶体管，主要包括P阱区2、深P阱区3、深JFET区12、N+源区8和P+体区7。P阱区2是通过传统的随机离子注入P型离子形成，而深P阱区3是用低能量沟道注入P型离子形成，相似地，深JFET区12是依靠低能量沟道注入N型离子形成。N+源区8和P+体区7是在P阱区2之中由离子注入形成的，且N+源区8和P+体区7与源极金属层15相连，栅极层14和栅介质层13位于深JFET区12上。
在本实施例中。所述栅介质材料为SiO2、Al2O3、AlN、HfO2、Ga2O3、MgO、SiNX、Sc2O3材料中的一种或任意几种的组合。深P阱3的形成分随机离子注入和沟道注入P型离子两步。深JFET区12形成主要依靠低能量沟道注入N型离子如N离子。
可以发现，以上方案，深P阱区一方面可以增强器件的抗短路能力，另一方面这种深结结构更适合结合本发明提出的沟槽N+场限环嵌入多区台阶形P型结终端拓展区的复合终端结构，在器件处于反向阻断状态时，器件元胞区的PN结和终端结构同时承受耐压，提高器件反向击穿电压，从而使器件更具有可靠性。本器件元胞区和终端区的结合设计不会对器件的导通电阻有负面影响。
本发明还提出制备上述的一种用于SiC功率器件的阶梯状复合终端结构的方法，所述方法包括：
S1、取一碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀P阱区窗口，在碳化硅片上进行P型离子随机注入，在此同时形成P阱区；
S2、在碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀深P阱区开孔，在碳化硅片上进行P型离子沟道注入，在此同时形成深P阱区；
S3、在碳化硅晶片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀深JFET区开孔；在碳化硅片上进行N型离子沟道注入，在此同时形成深JFET区；
S4、在碳化硅晶片上淀积一层1μm的SiO2氧化层，并采用干法刻蚀由外向内逐步将SiO2掩膜版刻蚀成台阶状开孔，在碳化硅晶片上进行P型离子沟道注入，在此同时形成多区台阶形P型结终端拓展区；
S5、在碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀P+体区开孔，在碳化硅片上进行P型离子注入，在此同时形成P+体区；
S6、在碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀N+源区开孔及N+场限环开孔，在碳化硅片上进行N型离子注入，在此同时形成N+源区及N+场限环；
S7、在碳化硅片上淀积栅介质层和钝化层并刻蚀出沟槽开孔并刻蚀出刻蚀沟槽；在刻蚀沟槽中填充SiO2后淀积栅极层、源极金属层、漏极金属层。
在本实施例中，具体步骤如下：
1、请参阅图2，在碳化硅晶片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀P阱区2窗口
2、请参阅图3，在碳化硅晶片上进行P型离子随机注入，在此同时形成P阱区2；
3、请参阅图4，在碳化硅晶片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀深P阱区3开孔；
4、请参阅图5，在碳化硅晶片上进行P型离子沟道注入，在此同时形成深P阱区3；
5、请参阅图6，在碳化硅晶片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀深JFET区12开孔；
6、请参阅图7，在碳化硅晶片上进行N型离子沟道注入，在此同时形成深JFET区12；
7、请参阅图8，在碳化硅晶片上淀积一层较厚的SiO2氧化层，并采用干法刻蚀由外向内逐步将SiO2掩膜版刻蚀成前薄后厚的台阶形状；
8、请参阅图9，在碳化硅晶片上进行P型离子沟道注入，在此同时形成多区台阶形P型结终端拓展区4、5、6；
9、请参阅图10，在碳化硅晶片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀P+区7开孔；
10、请参阅图11，在碳化硅晶片上进行P型离子注入，在此同时形成P+区7；
11、请参阅图12，在碳化硅晶片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀N+区8及N+场限环9开孔；
12、请参阅图13，在碳化硅晶片上进行N型离子注入，在此同时形成N+区8及N+场限环9；
13、请参阅图14，在碳化硅晶片上淀积栅介质层13和钝化层10并刻蚀出沟槽开孔；
14、请参阅图15，在碳化硅晶片上刻蚀出沟槽11，并填充SiO2；
15、请参阅图16，在碳化硅晶片上淀积栅极层14、源极金属层15、漏极金属层17。
在本实施例中，步骤(2)(4)(6)(8)(10)(12)中，离子注入后均需激活退火步骤。
在本实施例中，步骤(2)的P型离子可选择Al或者B，掺杂浓度控制在1E18-5E19cm-3之间，注入能量在350keV-960keV之间，深度在0.5-1μm之间。
在本实施例中，步骤(4)、(6)和(8)中，注入的P型离子可选择Al或B，注入的N型离子可选择N或P或As，但注入方式为沟道注入，沟道注入需要考虑注入离子的半径应小于原子排之间敞开的距离和离子注入方向应沿着敞开的晶方向，以及稳定的沟道离子。以4H-SiC为例，在350keV能量和室温下，以4度的倾斜角度进行Al掺杂沟道注入形成深P阱区；在960keV能量和室温下，以4度的倾斜角度进行P掺杂沟道注入形成深JFET区，不宜选择注入N离子，因为其沟道效应较弱。
在本实施例中，步骤(7)和(14)中掩膜版和沟槽N+场限环的刻蚀可采用干法刻蚀，具体地，比如使用反应离子蚀刻(Reactive Ion Etching，RIE)。
在本实施例中，步骤(7)中对SiO2掩膜版的刻蚀深度依次减小，刻蚀深度差与对应的多区台阶形P型结终端拓展区的深度差保持基本一致。
在本实施例中，步骤(8)中的沟道离子注入的剂量和能量只需考虑第一拓展区4的目标参数要求从而进行调整，也需保证多区台阶形P型结终端拓展区掺杂浓度低于主结，具体地，选取第一拓展区4的优质剂量窗口的中部剂量值，作为安全剂量点，进而以4°倾角向目标靶4H-SiC注入Al离子。
在本实施例中，步骤(10)和(12)中，注入的P型离子可选择Al或B，注入的N型离子可选择N或P或As，注入浓度大于1E19cm-3，深度在0.3-0.5μm之间；高温激活退火的温度在1700 -1950之间，时间在1-30分钟之间。
在本实施例中，步骤(13)中栅介质层13厚度为200-300nm之间，钝化层10材料为SiN或Si3N4或SiOxNy，其厚度为3-6μm。
在本实施例中，步骤(15)中栅极层14选择多晶硅，源极金属层15可选择Al。
在本实施例中，通过随机注入和沟道注入两步形成深P阱区，一方面可以增强器件的抗短路能力，另一方面这种深结结构更适合结合本发明提出的沟槽N+场限环嵌入多区台阶形P型结终端拓展区的复合终端结构，在器件处于反向阻断状态时，器件元胞区的PN结和终端结构同时承受耐压，提高器件反向击穿电压，从而使器件更具有可靠性。本器件元胞区和终端区的结合设计不会对器件的导通电阻有负面影响。
在本实施例中，考虑单拓展区能实现高击穿电压的掺杂剂量窗口过窄，因而将沟槽N+场限环s终端结构结合多区台阶形P型结终端拓展区。由于多区台阶形P型结终端拓展区的拓展区个数较多时，工艺较为复杂的多次离子注入方能形成；区域个数较少时，无法有效扩展可实现高击穿电压时的掺杂剂量窗口，因此本实施例所涉及的多区台阶形P型结终端拓展区结构以拓展区主区为基准进行三区台阶形P型结终端拓展区的设计，且该多区台阶形P型结终端拓展区只需由一次沟道离子注入即可形成。
在本实施例中，提出的多区台阶形P型结终端拓展区的关键就在于台阶形掩膜版的制备和离子注入的优化。如图18所示，多区台阶形P型结终端拓展区对应的掩膜版形状为与多区台阶形P型结终端拓展区相反的台阶形，即其左端可是深度比右端大，深度差呈递增趋势且关系为：d1<d2<d3。该掩膜版通过RIE干法刻蚀逐步由内向外将其通过“光刻→刻蚀”获得，然后以4°角度进行单次沟道注入程序形成多区台阶形P型结终端拓展区，注入深度随着掩膜版的厚度升高而减小，即在掩膜版较薄的区域，离子注入深度就较深；在掩膜版较厚的区域，离子注入深度就较浅。
在本实施例中，对于单区拓展区，击穿电压对多区台阶形P型结终端拓展区中掺杂剂量较为敏感。多区台阶形P型结终端拓展区中掺杂剂量过低时，拓展区在较低电压下即耗尽，击穿点在主结附近；当多区台阶形P型结终端拓展区中掺杂剂量较高时，多区台阶形P型结终端拓展区类似于主结的扩展，击穿点发生在多区台阶形P型结终端拓展区外围。对于300μm长度单区拓展区，在掺杂剂量为6.4×1012cm-2时达到最大击穿电压。综上所述，本实施例的第一拓展区掺杂剂量浓度选定为约3×1012cm-2到约8×1012cm-2范围内。
在本实施例中，在多区台阶形P型结终端拓展区中，改变每个区域的离子注入剂量可以产生横向的剂量变化。为提升器件在多区台阶形P型结终端拓展区掺杂剂量下的更高击穿电压，多区台阶形P型结终端拓展区中掺杂剂量必呈递减趋势。在多区结构中，多区台阶形P型结终端拓展区中的最大峰值电场逐渐向边缘移动，而台阶可以阻碍其移动，因此多区台阶形P型结终端拓展区具有较宽优值剂量窗口。随掺杂剂量的增加，起作用的台阶减少，从而导致多区效应的减弱，显著降低击穿电压，峰值电场强度重新出现在表面。设计三区台阶多区台阶形P型结终端拓展区时，在第一拓展区掺杂剂量恒定条件下，若增大第二拓展区与第三拓展区的剂量比，则第三拓展区的相对掺杂剂量降低。在这种情况下，只有增大第一拓展区的掺杂剂量，第三拓展区才会出现电场拥挤现象。因此第二拓展区与第一拓展区剂量比的增加，会使得击穿电压增大的区域右移。因此在本实施例中，三区台阶剂量比为3：2：1。
在本实施例中，对于多区台阶形P型结终端拓展区掺杂剂量较低情况下，击穿电压随多区台阶形P型结终端拓展区长度增加呈先增加后趋于平缓的趋势，多区台阶形P型结终端拓展区长度越长可使器件在相同多区台阶形P型结终端拓展区掺杂剂量下获得更高的击穿电压，多区台阶形P型结终端拓展区的总长度需要大于3倍的漂移区厚度从而保证终端结构的优质性能。在本实施例中，多区台阶形P型结终端拓展区的总长度设计为300μm，三区的长度呈比例递减趋势，如图17所示，第一拓展区到第三拓展区的区域长度关系：L2：L2：
L3＝3:2:1，且每个区之间的深度差关系为：D1>D2。
在本实施例中，本实施例中的N型N+场限环s和刻蚀沟槽的内嵌通过空间电荷调制，使反向电场向远离有源区的方向横向逐步扩散分离，将多区台阶形P型结终端拓展区中的电场被抬高，从而在多区台阶形P型结终端拓展区内形成多个电场尖峰，充分拓展耗尽区，同时多区台阶形P型结终端拓展区上层部分可以对相邻N+场限环的空间电场加以细微调制，N+场限环与多区台阶形P型结终端拓展区的相互调制作用进一步使电场疏散，提高器件耐压能力。
可以发现以上方案，传统的单拓展区对注入剂量十分敏感，影响器件可靠性，但本发明使用多区台阶形P型结终端拓展区，有效应用多区效应来拓宽目标电压下的拓展区优质剂量窗口，从而降低拓展区对剂量的敏感性。不同于其他多区拓展区，本发明的多区台阶形P型结终端拓展区的形成只需单次离子注入形成，关键在于合理设计的掩膜版，且多区台阶形P型结终端拓展区的长度、浓度、深度都逐个递减，这样梯度渐变分布的拓展区可以将原先单区拓展区边缘潜在的峰值电场位由两个变为四个，使多个峰值电场的耦合作用，调节多区台阶形P型结终端拓展区的电场分布使其更均匀。本发明将N+场限环内嵌在第一拓展区区内，两个N+场限环的电场强度会进行再分布，将场限环PN结处的单个峰值电场强度分为两个较低的峰值电场强度，其中稍高一个仍位于PN结处，另一个稍低的位于沟槽与N+场限环边缘处。沟槽内嵌入N+场限环中，可使N+场限环结深比普通环更深，结深度越深，可以减少结弯曲，增加结曲率，降低表面电场峰值，提高器件的耐压能力。深P阱区一方面可以增强器件的抗短路能力，另一方面这种深结结构更适合结合本发明提出的沟槽N+场限环嵌入多区台阶形P型结终端拓展区的复合终端结构，在器件处于反向阻断状态时，器件元胞区的PN结和终端结构同时承受耐压，提高器件反向击穿电压，从而使器件更具有可靠性。本器件元胞区和终端区的结合设计不会对器件的导通电阻有负面影响。
以上所述仅为本发明的部分实施例，并非因此限制本发明的保护范围，凡是利用本发明说明书及附图内容所作的等效装置或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种用于SiC功率器件的阶梯状复合终端结构，其特征在于，包括形成于N型重掺杂衬底上的N-漂移区，所述N-漂移区之上依次设有器件元胞区和器件终端区；所述器件元胞区包括间隔设置的深P阱区，以及深P阱区与所述N-漂移区形成的PN结组成主结；
所述器件终端区包括：多区台阶形P型结终端拓展区、钝化层；所述多区台阶形P型结终端拓展区底部呈阶梯状排列；所述多区台阶形P型结终端拓展区靠近主结一侧间隔设置有若干N+场限环；所述多区台阶形P型结终端拓展区表面淀积有钝化层，N+场限环远离N-漂移区一侧设置有刻蚀沟槽。
2.如权利要求1所述的一种用于SiC功率器件的阶梯状复合终端结构，其特征在于，所述多区台阶形P型结终端拓展区的深度与深P阱区的深度相同。
3.如权利要求1或2所述的一种用于SiC功率器件的阶梯状复合终端结构，其特征在于，所述多区台阶形P型结终端拓展区包括依次相连的第一拓展区、第二拓展区、第三拓展区。
4.如权利要求3所述的一种用于SiC功率器件的阶梯状复合终端结构，其特征在于，
所述第一拓展区、第二拓展区、第三拓展区的区深度按比例递减，和/或，区长度按比例递减，和/或，区浓度按比例递减。
5.如权利要求3所述的一种用于SiC功率器件的阶梯状复合终端结构，
其特征在于，
所述N+场限环的深度小于第一拓展区的深度。
6.如权利要求1所述的一种用于SiC功率器件的阶梯状复合终端结构，其特征在于，
所述刻蚀沟槽的沟槽竖截面形状为矩形、梯形、V形、台阶形或U形中的一种或多种。
7.如权利要求1所述的一种用于SiC功率器件的阶梯状复合终端结构，其特征在于，
所述器件元胞区包括：
设置于深P阱区中的P阱区；该P阱区内依次设置的N+源区和P+体区；N+源区和P+体区与源极金属层相连，并通过该源极金属层与下一深P阱区中的N+源区和P+体区相连；以及，
位于两个深P阱区之间的深JFET区；该深JFET区远离N-漂移区一侧从下至上依次设置有栅介质层、栅极层。
8.如权利要求7所述的一种用于SiC功率器件的阶梯状复合终端结构，其特征在于，所述栅介质材料为SiO2、Al2O3、AlN、HfO2、Ga2O3、MgO、SiNX、Sc2O3材料中的一种或任意几种的组合。
9.制备如权利要求1-8任一项所述的一种用于SiC功率器件的阶梯状复合终端结构的方法，其特征在于，所述方法包括：
S1、取一碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀P阱区窗口，在碳化硅片上进行P型离子随机注入，在此同时形成P阱区；
S2、在碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀深P阱区开孔，在碳化硅片上进行P型离子沟道注入，在此同时形成深P阱区；
S3、在碳化硅晶片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀深JFET区开孔；在碳化硅片上进行N型离子沟道注入，在此同时形成深JFET区；
S4、在碳化硅晶片上淀积一层0.5-1μm的SiO2氧化层，并采用干法刻蚀由外向内逐步将SiO2掩膜版刻蚀成台阶状开孔，在碳化硅晶片上进行P型离子沟道注入，在此同时形成多区台阶形P型结终端拓展区；
S5、在碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀P+体区开孔，在碳化硅片上进行P型离子注入，在此同时形成P+体区；
S6、在碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀N+源区开孔及N+场限环开孔，在碳化硅片上进行N型离子注入，在此同时形成N+源区及N+场限环；
S7、在碳化硅片上淀积栅介质层和钝化层并刻蚀出沟槽开孔并刻蚀出刻蚀沟槽；在刻蚀沟槽中填充SiO2后淀积栅极层、源极金属层、漏极金属层。
10.如权利要求9所述的一种用于SiC功率器件的阶梯状复合终端结构的制备方法，其特征在于，所述S2、S3、S4中沟道注入时，注入离子的半径小于原子排之间敞开的距离，注入方向沿着敞开的晶格方向。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211743100.4A CN115881823A (zh) | 2022-12-31 | 2022-12-31 | 一种用于SiC功率器件的阶梯状复合终端结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211743100.4A CN115881823A (zh) | 2022-12-31 | 2022-12-31 | 一种用于SiC功率器件的阶梯状复合终端结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115881823A true CN115881823A (zh) | 2023-03-31 |
Family
ID=85757877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211743100.4A Pending CN115881823A (zh) | 2022-12-31 | 2022-12-31 | 一种用于SiC功率器件的阶梯状复合终端结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115881823A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116779537A (zh) * | 2023-08-17 | 2023-09-19 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
-
2022
- 2022-12-31 CN CN202211743100.4A patent/CN115881823A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116779537A (zh) * | 2023-08-17 | 2023-09-19 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
| CN116779537B (zh) * | 2023-08-17 | 2023-11-14 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6693338B2 (en) | Power semiconductor device having RESURF layer | |
| JP5606019B2 (ja) | 電力用半導体素子およびその製造方法 | |
| US6512267B2 (en) | Superjunction device with self compensated trench walls | |
| JP4564510B2 (ja) | 電力用半導体素子 | |
| EP0975024B1 (en) | Semiconductor device with alternating conductivity type layer and method of manufacturing the same | |
| JP5462020B2 (ja) | 電力用半導体素子 | |
| CN104051540B (zh) | 超级结器件及其制造方法 | |
| US6465844B2 (en) | Power semiconductor device and method of manufacturing the same | |
| CN100568466C (zh) | 具有带易于浮岛形成的台阶式沟槽的电压维持层的功率半导体器件的制造方法 | |
| CN109166922B (zh) | 一种沟槽型超结功率终端结构及其制备方法 | |
| TW200305970A (en) | Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step | |
| CN101889327A (zh) | 具有带易于浮岛形成的台阶式沟槽的电压维持层的功率半导体器件的制造方法 | |
| KR20040030836A (ko) | 반도체 장치의 제조 방법 및 셀룰러 쇼트키 정류기 | |
| WO2002037569A2 (en) | Trench gate mos semiconductor device | |
| JP2009088005A (ja) | 半導体装置およびその製造方法 | |
| CN111799322B (zh) | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 | |
| KR100762545B1 (ko) | Ｌｍｏｓｆｅｔ 및 그 제조 방법 | |
| CN115881823A (zh) | 一种用于SiC功率器件的阶梯状复合终端结构及其制造方法 | |
| KR20010013955A (ko) | 전계-효과 반도체 소자의 제조 | |
| CN116913969A (zh) | 一种具有双沟槽源极结构的沟槽栅ldmos器件及生产工艺 | |
| CN104347475B (zh) | 具有沟槽隔离区的边缘终止结构 | |
| US20080197381A1 (en) | Semiconductor device and method for manufacturing same | |
| CN111276540A (zh) | 沟槽栅功率mosfet及其制造方法 | |
| CN113488389B (zh) | 一种沟槽栅双层超结vdmosfet半导体器件及其制备方法 | |
| CN114664934B (zh) | 一种含有场板的dmos晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20240622 Address after: Room 303, Building 2, Xiaoshan Robot Town Science and Technology Park, No. 389 Hongxing Road, Economic and Technological Development Zone, Xiaoshan District, Hangzhou City, Zhejiang Province, 310000 Applicant after: Hangzhou Hesheng Microelectronics Co.,Ltd. Country or region after: China Address before: Xiamen City, Fujian Province, 361005 South Siming Road No. 422 Applicant before: XIAMEN University Country or region before: China |
|
| TA01 | Transfer of patent application right |