CN107275222A - 超级结器件的制造方法 - Google Patents
超级结器件的制造方法 Download PDFInfo
- Publication number
- CN107275222A CN107275222A CN201710530442.0A CN201710530442A CN107275222A CN 107275222 A CN107275222 A CN 107275222A CN 201710530442 A CN201710530442 A CN 201710530442A CN 107275222 A CN107275222 A CN 107275222A
- Authority
- CN
- China
- Prior art keywords
- type
- super
- layer
- post
- type post
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 76
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000002513 implantation Methods 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 230000004907 flux Effects 0.000 claims abstract description 6
- 230000000737 periodic effect Effects 0.000 claims abstract description 4
- 229920005591 polysilicon Polymers 0.000 claims description 55
- 239000002184 metal Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000000407 epitaxy Methods 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 238000013517 stratification Methods 0.000 claims description 3
- 238000000605 extraction Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 238000002347 injection Methods 0.000 abstract description 5
- 239000007924 injection Substances 0.000 abstract description 5
- 238000009826 distribution Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 230000002411 adverse Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 210000004209 hair Anatomy 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000001727 in vivo Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种超级结器件的制造方法，包括步骤：步骤一、提供一N型半导体外延层并形成多个周期排列的超级结沟槽；步骤二、对超级结沟槽进行填充形成P型柱，填充采用多次多晶硅淀积以及多次注入实现，且从下到上注入剂量逐步减少；步骤三、进行热推进使P型柱的P型杂质进行扩散从而在P型柱体内实现均匀的浓度梯度分布并使P型柱和N型柱在各纵向位置处的掺杂量匹配。本发明形成的P型柱的体内浓度梯度分布能抵消刻蚀工艺限制形成的倒梯形超级结沟槽对P型柱和N型柱之间的电荷匹配不利影响，能提高P型柱和N型柱之间的电荷匹配度，从而提高器件的击穿电压。
Description
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种超级结器件的制造方法。
背景技术
功率器件耐压的原理是将器件的漂移区(drift region)低掺杂，使器件在高电压时能产生大面积的耗尽区来达到耐压的效果。因为垂直型器件具备较厚的漂移区，因此在高压应用中，垂直型器件是较佳的选择。
超级结(Super Junction)器件同时结合了VDMOS在开关时低损耗以及IGBT在导通状态低损耗的优点，以优异的性能得到了广泛应用。
超级结器件中的超级结是由交替排列的P型柱和N型柱组成，通常采用在N型外延层如N型硅外延层中形成超级结沟槽，之后在超级结沟槽中填充P型外延层如P型硅外延层实现。
如图1所示，是超级结器件的理想结构示意图；在N型半导体衬底101的表面形成有N型外延层102，在N型外延层102中形成有超级结沟槽，在超级结沟槽中填充有P型外延层103a，现有结构中，P型外延层103a为采用外延工艺形成的单晶结构；由填充于超级结沟槽中的P型外延层103a组成P型柱103a，图1中仅显示了一个P型柱103a，实际上，一个超级结结构会包括多个间隔排列的P型柱103a，由P型柱103a之间的N型外延层102组成N型柱102。在P型柱103a的表面形成有P型体区104，在P型体区104的表面形成有平面栅结构，平面栅结构包括依次叠加的栅介质层如栅氧化层105和多晶硅栅106；栅极结构也能采用沟槽栅结构，对沟槽栅结构不再做详细说明。多晶硅栅106还延伸到N型柱102的表面，在P型体区104的表面形成有由N+区组成的源区107，源区107和多晶硅栅106的一侧自对准。对N型半导体衬底101减薄并重掺杂后形成漏区，在漏区的背面形成有由背面金属层109组成的漏极109。在正面形成有正面金属层108，并由正面金属层引出源极和栅极，栅极通过接触孔和多晶硅栅106连接，源极通过接触孔和源区107和P型体区104同时连接。
图1所示的结构为理想结构，理想结构主要是认为超级结沟槽是完全垂直的结构，截面呈一个矩形结构，这使得P型柱103a的各纵向位置处的宽度一致，从而使得P型柱103a和N型柱102之间在纵向的任何位置处都能实现很好的电荷平衡。
但是，实际上由于沟槽刻蚀工艺的限制，不可能得到侧面完全垂直的超级结沟槽，超级结沟槽的侧面是倾斜的，如图2所示，是现有超级结器件的实际结构示意图；图2所示结构和图1所示结构的区别为超级结沟槽的截面呈上宽下窄的倒梯形，这使得图2中所示的P型柱103b也为倒梯形结构，现有结构中，P型柱103b是采用P型外延工艺一次形成，故P型柱103b的各纵向位置处的掺杂浓度一致，但是由于底部的P型柱103b的宽度会变窄，故底部的P型柱103b的掺杂总量会小于顶部的P型柱103b的掺杂总量；同样，N型柱102的各纵向位置处的掺杂总量也不同。由于P型柱103b和邻接的N型柱102之间的电荷平衡是P型掺杂总量和N型掺杂总量的平衡，P型柱103b在各纵向位置的掺杂总量不同，会使P型柱103b和N型柱102之间不能实现很好的电荷匹配，所以不能实现耗尽区最大化，即不能实现最高击穿电压。
发明内容
本发明所要解决的技术问题是提供一种超级结器件的制造方法，能提高P型柱和N型柱之间的电荷匹配度，从而提高器件的击穿电压。
为解决上述技术问题，本发明提供的超级结器件的制造方法包括如下步骤：
步骤一、提供一N型半导体外延层，采用光刻定义并进行刻蚀在所述N型半导体外延层中形成多个周期排列的超级结沟槽；由刻蚀工艺的限制，所述超级结沟槽的侧面偏离于理想的垂直结构而具有小于90度的倾角并使所述超级结沟槽的沿宽度方向上的截面结构呈上宽下窄的倒梯形。
步骤二、对所述超级结沟槽进行填充形成P型柱，填充采用淀积多层非掺杂多晶硅实现，各层所述非掺杂多晶硅形成于所述超级结沟槽的底部表面上、侧面上以及延伸到所述超级结沟槽外的表面上。
在每一层非掺杂多晶硅淀积完成之后进行一次P型离子注入使对应的非掺杂多晶硅转换为P型掺杂多晶硅，且由下往上各层所述P型掺杂多晶硅对应的P型离子注入剂量逐步减少，由各层所述P型掺杂多晶硅组成所述P型柱；由各所述P型柱之间的所述N型半导体外延层组成N型柱，所述P型柱和所述N型柱交替排列组成超级结结构。
步骤三、进行热推进使各层所述P型掺杂多晶硅的P型杂质进行扩散，利用多晶硅具有良好的杂质扩散性使热推进后所述P型柱体内实现均匀的浓度梯度分布且浓度梯度分布为自下而上逐步降低，以此弥补倒梯形的所述P型柱的宽度自下而上逐步增加对所述P型柱的各位置的掺杂量的影响，使所述P型柱和所述N型柱在各纵向位置处的掺杂量匹配。
进一步的改进是，所述N型半导体外延层形成于N型半导体衬底表面。
进一步的改进是，所述N型半导体衬底为N型硅衬底，所述N型半导体外延层为N型硅外延层。
进一步的改进是，各层所述P型掺杂多晶硅对应的P型离子注入的工艺参数为：注入杂质为硼，注入能量为100kev～800kev，注入剂量为1e12cm-2～1e16cm-2。
进一步的改进是，步骤二中对所述超级结沟槽填充完成后以及在步骤三的所述热推进之前还包括去除所述超级结沟槽外的表面上方的多晶硅的步骤。
进一步的改进是，在步骤三之后还包括步骤：
步骤四、采用光刻定义以及P型离子注入工艺形成P型体区，所述P型体区位于所述P型柱的顶部表面并延伸到两侧的所述N型柱表面中。
步骤五、形成栅极结构，所述栅极结构包括栅氧化层和多晶硅栅，所述多晶硅栅覆盖所述P型体区且被所述多晶硅覆盖的所述P型体区表面用于形成沟道。
步骤六、进行N型重掺杂离子注入形成源区。
步骤七、形成正面金属层并对所述正面金属层进行图形化引出源极和栅极。
步骤八、在所述N型半导体外延层的背面形成有N型重掺杂区组成的漏区。
步骤九、形成背面金属层并由所述背面金属层引出漏极。
进一步的改进是，步骤五中所述栅极结构为平面栅结构，所述栅氧化层和所述多晶硅栅叠加于所述P型体区表面并延伸到所述N型柱表面。
进一步的改进是，步骤五中所述栅极结构为沟槽栅结构，包括形成于所述N型柱顶部的栅极沟槽，所述栅氧化层形成于所述栅极沟槽的侧面和底部表面，所述多晶硅栅填充于所述栅极沟槽中，所述多晶硅栅从侧面覆盖所述P型体区。
进一步的改进是，在步骤一的光刻工艺之前还包括在所述N型半导体外延层表面形成硬质掩模层的步骤，光刻工艺定义出所述超级结沟槽的形成区域之后，首先通过刻蚀工艺将所述超级结沟槽的形成区域的所述硬质掩模层去除，之后以所述硬质掩模层为掩模对所述N型半导体外延层进行刻蚀形成所述超级结沟槽。
进一步的改进是，在步骤三完成所述热推进之后去除所述硬质掩模层。
进一步的改进是，所述硬质掩模层为氧化膜或氮化膜。
进一步的改进是，步骤二中淀积的各层所述非掺杂多晶硅的厚度为0.2μm～2μm。
进一步的改进是，步骤二中淀积的第一层所述非掺杂多晶硅的厚度为0.5μm～2μm。
本发明在超级结沟槽刻蚀完成之后，结合刻蚀工艺对形成超级结沟槽的限制作用而使超级结构沟槽的侧面为倾斜结构且截面呈倒梯形的特点，本发明对超级结构沟槽填充工艺做了特别设计，本发明采用多次非掺杂多晶硅淀积及多次P型离子注入来实现对超级结沟槽的填充，每次P型离子注入的注入剂量设定为从下往上各层多晶硅对应的注入剂量逐步递减，并利用P型杂质在多晶硅中容易热推进扩散的特点，在热推进后形成体内具有均匀的自下而上逐步降低的浓度梯度分布的P型柱，这种纵向浓度逐渐变化的P型柱结合截面为倒梯形的结构能够实现P型柱和N型柱在各纵向位置处的掺杂量匹配，所以能提高P型柱和N型柱之间的电荷匹配度，从而提高器件的击穿电压。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是超级结器件的理想结构示意图；
图2是现有超级结器件的实际结构示意图；
图3是本发明实施例超级结器件的制造方法的流程图；
图4A-图4E是本发明实施例方法中进行超级结沟槽填充时各分步骤中的器件结构示意图；
图5A-图5D是本发明实施例方法中超级结沟槽填充后各步骤中的器件结构示意图。
具体实施方式
如图3所示，是本发明实施例超级结器件的制造方法的流程图；图4A至图4E是本发明实施例方法中进行超级结沟槽填充时各分步骤中的器件结构示意图；图5A至图5D是本发明实施例方法中超级结沟槽填充后各步骤中的器件结构示意图，本发明实施例超级结器件的制造方法包括如下步骤：
步骤一、如图4A所示，提供一N型半导体外延层102，采用光刻定义并进行刻蚀在所述N型半导体外延层102中形成多个周期排列的超级结沟槽；由刻蚀工艺的限制，所述超级结沟槽的侧面偏离于理想的垂直结构而具有小于90度的倾角并使所述超级结沟槽的沿宽度方向上的截面结构呈上宽下窄的倒梯形。
所述N型半导体外延层102形成于N型半导体衬底101表面。本发明实施例中，所述N型半导体衬底101为N型硅衬底，所述N型半导体外延层102为N型硅外延层。
本发明实施例中，在步骤一的光刻工艺之前还包括在所述N型半导体外延层102表面形成硬质掩模层201的步骤，光刻工艺定义出所述超级结沟槽的形成区域之后，首先通过刻蚀工艺将所述超级结沟槽的形成区域的所述硬质掩模层201去除，之后以所述硬质掩模层201为掩模对所述N型半导体外延层102进行刻蚀形成所述超级结沟槽。本发明实施例中，所述硬质掩模层201为氧化膜；在其它实施例中也能为：所述硬质掩模层201为氮化膜或氧化膜和氮化膜的叠层。
步骤二、对所述超级结沟槽进行填充形成P型柱103b，填充采用淀积多层非掺杂多晶硅实现，各层所述非掺杂多晶硅形成于所述超级结沟槽的底部表面上、侧面上以及延伸到所述超级结沟槽外的表面上。
在每一层非掺杂多晶硅淀积完成之后进行一次P型离子注入使对应的非掺杂多晶硅转换为P型掺杂多晶硅，且由下往上各层所述P型掺杂多晶硅对应的P型离子注入剂量逐步减少，由各层所述P型掺杂多晶硅组成所述P型柱103b；由各所述P型柱103b之间的所述N型半导体外延层102组成N型柱，所述P型柱103b和所述N型柱交替排列组成超级结结构。
现以图4A至图4D所示的3次多晶硅淀积及3次P型离子注入来说明本发明实施例的步骤二中对超级结沟槽的填充工艺：
如图4A所示，先填充第一层非掺杂多晶硅1031，之后进行P型离子注入202a，经过P型离子注入202a之后的第一层非掺杂多晶硅1031转换为第一层P型掺杂多晶硅1031。P型离子注入202a的工艺参数为：注入杂质为硼，注入能量为100kev～800kev，注入剂量为1e12cm-2～1e16cm-2。第一层所述非掺杂多晶硅1031的厚度为0.5μm～2μm。
如图4B所示，填充第二层非掺杂多晶硅1032，之后进行P型离子注入202b，经过P型离子注入202b之后的第二层非掺杂多晶硅1032转换为第二层P型掺杂多晶硅1032。在P型离子注入202b的注入剂量小于P型离子注入202a的条件下，P型离子注入202b的工艺参数为：注入杂质为硼，注入能量为100kev～800kev，注入剂量为1e12cm-2～1e16cm-2。第二层非掺杂多晶硅1032的厚度为0.2μm～2μm。
如图4C所示，填充第三层非掺杂多晶硅1033，之后进行P型离子注入202c，经过P型离子注入202c之后的第三层非掺杂多晶硅1033转换为第三层P型掺杂多晶硅1033。在P型离子注入202c的注入剂量小于P型离子注入202b的条件下，P型离子注入202c的工艺参数为：注入杂质为硼，注入能量为100kev～800kev，注入剂量为1e12cm-2～1e16cm-2。第三层非掺杂多晶硅1033的厚度为0.2μm～2μm。
如图4D所示，由于三层多晶硅还会延伸到超级结沟槽外，故本发明实施例中还采用了刻蚀工艺去除超级结沟槽外的多晶硅1031、1032和1033，之后去除所述硬质掩模层201。
步骤三、进行热推进使各层所述P型掺杂多晶硅的P型杂质进行扩散，接续上面对图4D的说明，如图4E所示，多晶硅1031、1032和1033在经过热推进后形成了所述P型柱103b。利用多晶硅具有良好的杂质扩散性使热推进后所述P型柱103b体内实现均匀的浓度梯度分布且浓度梯度分布为自下而上逐步降低，以此弥补倒梯形的所述P型柱103b的宽度自下而上逐步增加对所述P型柱103b的各位置的掺杂量的影响，使所述P型柱103b和所述N型柱在各纵向位置处的掺杂量匹配。
进一步的改进是，在步骤三之后还包括步骤：
步骤四、如图5A所示，采用光刻定义以及P型离子注入工艺形成P型体区104，所述P型体区104位于所述P型柱103b的顶部表面并延伸到两侧的所述N型柱表面中。
步骤五、如图5B所示，形成栅极结构，所述栅极结构包括栅氧化层105和多晶硅栅106，所述多晶硅栅106覆盖所述P型体区104且被所述多晶硅覆盖的所述P型体区104表面用于形成沟道。
本发明实施例中，步骤五中所述栅极结构为平面栅结构，所述栅氧化层105和所述多晶硅栅106叠加于所述P型体区104表面并延伸到所述N型柱表面。
在其它实施例中也能为：中所述栅极结构为沟槽栅结构，包括形成于所述N型柱顶部的栅极沟槽，所述栅氧化层105形成于所述栅极沟槽的侧面和底部表面，所述多晶硅栅106填充于所述栅极沟槽中，所述多晶硅栅106从侧面覆盖所述P型体区104。
步骤六、如图5C所示，进行N型重掺杂离子注入形成源区107。之后还包括形成穿过所述源区107的P+掺杂的体区引出区。
步骤七、如图5D所示，形成正面金属层108并对所述正面金属层108进行图形化引出源极和栅极。栅极通过接触孔和多晶硅栅106连接，源极通过接触孔和源区107和P型体区104同时连接。
步骤八、如图5D所示，在所述N型半导体外延层102的背面形成有N型重掺杂区组成的漏区。本发明实施例中，N型半导体衬底101为N型重掺杂，之间对N型半导体衬底101背面减薄形成漏区，在其它实施例中也能为在对N型半导体衬底101背面减薄后进行背面N+注入形成漏区。
步骤九、如图5D所示，形成背面金属层109并由所述背面金属层109引出漏极。
本发明实施例方法能形成体内具有均匀的自下而上逐步降低的浓度梯度分布的P型柱103b，这种纵向浓度逐渐变化的P型柱103b结合截面为倒梯形的结构能够实现P型柱103b和N型柱102在各纵向位置处的掺杂量匹配，所以能提高P型柱103b和N型柱102之间的电荷匹配度，从而提高器件的击穿电压，经仿真可以得到本发明实施例方法得到的超级结器件的击穿电压达667V。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (13)
1.一种超级结器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供一N型半导体外延层，采用光刻定义并进行刻蚀在所述N型半导体外延层中形成多个周期排列的超级结沟槽；由刻蚀工艺的限制，所述超级结沟槽的侧面偏离于理想的垂直结构而具有小于90度的倾角并使所述超级结沟槽的沿宽度方向上的截面结构呈上宽下窄的倒梯形；
步骤二、对所述超级结沟槽进行填充形成P型柱，填充采用淀积多层非掺杂多晶硅实现，各层所述非掺杂多晶硅形成于所述超级结沟槽的底部表面上、侧面上以及延伸到所述超级结沟槽外的表面上；
在每一层非掺杂多晶硅淀积完成之后进行一次P型离子注入使对应的非掺杂多晶硅转换为P型掺杂多晶硅，且由下往上各层所述P型掺杂多晶硅对应的P型离子注入剂量逐步减少，由各层所述P型掺杂多晶硅组成所述P型柱；由各所述P型柱之间的所述N型半导体外延层组成N型柱，所述P型柱和所述N型柱交替排列组成超级结结构；
步骤三、进行热推进使各层所述P型掺杂多晶硅的P型杂质进行扩散，利用多晶硅具有良好的杂质扩散性使热推进后所述P型柱体内实现均匀的浓度梯度分布且浓度梯度分布为自下而上逐步降低，以此弥补倒梯形的所述P型柱的宽度自下而上逐步增加对所述P型柱的各位置的掺杂量的影响，使所述P型柱和所述N型柱在各纵向位置处的掺杂量匹配。
2.如权利要求1所述的超级结器件的制造方法，其特征在于：所述N型半导体外延层形成于N型半导体衬底表面。
3.如权利要求2所述的超级结器件的制造方法，其特征在于：所述N型半导体衬底为N型硅衬底，所述N型半导体外延层为N型硅外延层。
4.如权利要求1所述的超级结器件的制造方法，其特征在于：各层所述P型掺杂多晶硅对应的P型离子注入的工艺参数为：注入杂质为硼，注入能量为100kev～800kev，注入剂量为1e12cm-2～1e16cm-2。
5.如权利要求1所述的超级结器件的制造方法，其特征在于：步骤二中对所述超级结沟槽填充完成后以及在步骤三的所述热推进之前还包括去除所述超级结沟槽外的表面上方的多晶硅的步骤。
6.如权利要求1所述的超级结器件的制造方法，其特征在于：在步骤三之后还包括步骤：
步骤四、采用光刻定义以及P型离子注入工艺形成P型体区，所述P型体区位于所述P型柱的顶部表面并延伸到两侧的所述N型柱表面中；
步骤五、形成栅极结构，所述栅极结构包括栅氧化层和多晶硅栅，所述多晶硅栅覆盖所述P型体区且被所述多晶硅覆盖的所述P型体区表面用于形成沟道；
步骤六、进行N型重掺杂离子注入形成源区；
步骤七、形成正面金属层并对所述正面金属层进行图形化引出源极和栅极；
步骤八、在所述N型半导体外延层的背面形成有N型重掺杂区组成的漏区；
步骤九、形成背面金属层并由所述背面金属层引出漏极。
7.如权利要求6所述的超级结器件的制造方法，其特征在于：步骤五中所述栅极结构为平面栅结构，所述栅氧化层和所述多晶硅栅叠加于所述P型体区表面并延伸到所述N型柱表面。
8.如权利要求6所述的超级结器件的制造方法，其特征在于：步骤五中所述栅极结构为沟槽栅结构，包括形成于所述N型柱顶部的栅极沟槽，所述栅氧化层形成于所述栅极沟槽的侧面和底部表面，所述多晶硅栅填充于所述栅极沟槽中，所述多晶硅栅从侧面覆盖所述P型体区。
9.如权利要求1所述的超级结器件的制造方法，其特征在于：在步骤一的光刻工艺之前还包括在所述N型半导体外延层表面形成硬质掩模层的步骤，光刻工艺定义出所述超级结沟槽的形成区域之后，首先通过刻蚀工艺将所述超级结沟槽的形成区域的所述硬质掩模层去除，之后以所述硬质掩模层为掩模对所述N型半导体外延层进行刻蚀形成所述超级结沟槽。
10.如权利要求9所述的超级结器件的制造方法，其特征在于：在步骤三完成所述热推进之后去除所述硬质掩模层。
11.如权利要求9所述的超级结器件的制造方法，其特征在于：所述硬质掩模层为氧化膜或氮化膜。
12.如权利要求1所述的超级结器件的制造方法，其特征在于：步骤二中淀积的各层所述非掺杂多晶硅的厚度为0.2μm～2μm。
13.如权利要求12所述的超级结器件的制造方法，其特征在于：步骤二中淀积的第一层所述非掺杂多晶硅的厚度为0.5μm～2μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710530442.0A CN107275222A (zh) | 2017-06-30 | 2017-06-30 | 超级结器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710530442.0A CN107275222A (zh) | 2017-06-30 | 2017-06-30 | 超级结器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107275222A true CN107275222A (zh) | 2017-10-20 |
Family
ID=60070390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710530442.0A Pending CN107275222A (zh) | 2017-06-30 | 2017-06-30 | 超级结器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107275222A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109100623A (zh) * | 2018-08-28 | 2018-12-28 | 上海华虹宏力半导体制造有限公司 | 超级结器件的pn匹配状态的分析方法 |
| CN111986991A (zh) * | 2020-08-19 | 2020-11-24 | 株洲中车时代半导体有限公司 | 沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1139433A1 (en) * | 2000-03-31 | 2001-10-04 | Shindengen Electric Manufacturing Company, Limited | Semiconductor device having a Schottky barrier diode structure |
| US20060197152A1 (en) * | 2005-03-01 | 2006-09-07 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN102129998A (zh) * | 2010-01-18 | 2011-07-20 | 上海华虹Nec电子有限公司 | N型超结vdmos中多晶硅p型柱的形成方法 |
| CN105957896A (zh) * | 2016-06-24 | 2016-09-21 | 上海华虹宏力半导体制造有限公司 | 超结功率器件及其制造方法 |
-
2017
- 2017-06-30 CN CN201710530442.0A patent/CN107275222A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1139433A1 (en) * | 2000-03-31 | 2001-10-04 | Shindengen Electric Manufacturing Company, Limited | Semiconductor device having a Schottky barrier diode structure |
| US20060197152A1 (en) * | 2005-03-01 | 2006-09-07 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN102129998A (zh) * | 2010-01-18 | 2011-07-20 | 上海华虹Nec电子有限公司 | N型超结vdmos中多晶硅p型柱的形成方法 |
| CN105957896A (zh) * | 2016-06-24 | 2016-09-21 | 上海华虹宏力半导体制造有限公司 | 超结功率器件及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109100623A (zh) * | 2018-08-28 | 2018-12-28 | 上海华虹宏力半导体制造有限公司 | 超级结器件的pn匹配状态的分析方法 |
| CN111986991A (zh) * | 2020-08-19 | 2020-11-24 | 株洲中车时代半导体有限公司 | 沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件 |
| CN111986991B (zh) * | 2020-08-19 | 2023-06-23 | 株洲中车时代半导体有限公司 | 沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20140203356A1 (en) | Semiconductor device including vertical semiconductor element | |
| CN104637821B (zh) | 超级结器件的制造方法 | |
| JP2013503492A (ja) | スーパージャンクショントレンチパワーｍｏｓｆｅｔデバイスの製造 | |
| CN106298932A (zh) | 横向超级结mosfet器件及端接结构 | |
| CN111200008B (zh) | 超结器件及其制造方法 | |
| CN103295908A (zh) | 在沟槽dmos中制备带有阶梯厚度的栅极氧化物的方法 | |
| CN108258027A (zh) | 一种超级结功率晶体管及其制备方法 | |
| CN105428415B (zh) | Nldmos器件及其制造方法 | |
| CN102299072A (zh) | 沟槽型超级结器件的制作方法及得到的器件 | |
| CN105097914A (zh) | 横向扩散金属氧化物半导体器件及其制造方法 | |
| CN107994076A (zh) | 沟槽栅超结器件的制造方法 | |
| CN112786677A (zh) | 超结器件及其制造方法 | |
| CN105027290B (zh) | 自适应电荷平衡的mosfet技术 | |
| CN107221561A (zh) | 一种叠层电场调制高压mosfet结构及其制作方法 | |
| CN106298541A (zh) | 用于制备横向超级结结构的方法 | |
| CN107799419A (zh) | 超级结功率器件及其制备方法 | |
| CN106298935A (zh) | Ldmos器件及其制造方法 | |
| CN114284358A (zh) | 一种碳化硅功率器件及其制备方法 | |
| CN104409334B (zh) | 一种超结器件的制备方法 | |
| CN106129105A (zh) | 沟槽栅功率mosfet及制造方法 | |
| CN104009087B (zh) | 一种静电屏蔽效应晶体管及其设计方法 | |
| CN108807506A (zh) | 带沟槽栅结构的深槽超结mosfet器件及其加工工艺 | |
| CN105914231A (zh) | 电荷存储型igbt及其制造方法 | |
| CN107275222A (zh) | 超级结器件的制造方法 | |
| CN107275221A (zh) | 超级结器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171020 |
|
| RJ01 | Rejection of invention patent application after publication |