CN116779537A - 半导体结构的制作方法以及半导体结构 - Google Patents
半导体结构的制作方法以及半导体结构 Download PDFInfo
- Publication number
- CN116779537A CN116779537A CN202311036931.2A CN202311036931A CN116779537A CN 116779537 A CN116779537 A CN 116779537A CN 202311036931 A CN202311036931 A CN 202311036931A CN 116779537 A CN116779537 A CN 116779537A
- Authority
- CN
- China
- Prior art keywords
- substrate
- gate
- structures
- gate structures
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 150
- 238000005468 ion implantation Methods 0.000 claims abstract description 29
- 238000000137 annealing Methods 0.000 claims abstract description 16
- 150000002500 ions Chemical class 0.000 claims abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 44
- 238000002955 isolation Methods 0.000 claims description 34
- 230000000694 effects Effects 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 67
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- -1 region Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请提供了一种半导体结构的制作方法以及半导体结构。该方法包括：首先，提供衬底；之后，在衬底的部分表面上形成多个间隔设置的栅极结构，栅极结构包括第一栅极结构和多个第二栅极结构，多个第二栅极结构位于第一栅极结构一侧，且任意两个第二栅极结构之间的距离沿着预定方向逐渐增大；之后，在各第二栅极结构两侧的衬底中形成多个间隔的掺杂区；最后，对掺杂区进行退火操作，使得掺杂区离子扩散，形成连续的阶梯状掺杂区。该方法通过设置多个间隔的第二栅极结构，且相邻第二栅极结构之间的距离依次增大，因而通过离子注入以及退火可以形成阶梯状掺杂区，消除了衬底辅助耗尽效应，进而解决了现有技术中半导体器件的耐压能力较低的问题。
Description
技术领域
本申请涉及功率半导体技术领域，具体而言，涉及一种半导体结构的制作方法以及半导体结构。
背景技术
随着半导体产业和技术的发展，功率半导体市场对具有高速度，高效率的开关器件需求越来越大。绝缘栅双极型晶体管(IGBT)器件由于具有驱动功耗低，导通阻抗小，耐高压等特点，受到了广泛关注。对功率半导体器件而言，在一定的导通电阻下，获取最大击穿电压来提高器件性能，而此类器件导电层掺杂浓度和导电层厚度的乘积等于一常量，因此这两个参数往往是相互矛盾的，高的击穿电压必然带来高的导通电阻。因此，IGBT如何在一定的导通阻抗下，提高器件的耐压能力，是IGBT器件开发的一个重要方向。
发明内容
本申请的主要目的在于提供一种半导体结构的制作方法以及半导体结构，以解决现有技术中半导体器件的耐压能力较低的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种半导体结构的制作方法，包括：提供衬底；在所述衬底的部分表面上形成多个间隔设置的栅极结构，所述栅极结构包括第一栅极结构和多个第二栅极结构，多个所述第二栅极结构位于所述第一栅极结构的一侧，且任意两个所述第二栅极结构之间的距离沿着预定方向逐渐增大，所述预定方向为所述第一栅极结构指向所述第二栅极结构的方向；在各所述第二栅极结构两侧的所述衬底中形成多个间隔的掺杂区；对所述掺杂区进行退火操作，使得所述掺杂区离子扩散，形成连续的阶梯状掺杂区。
进一步地，在所述衬底的部分表面上形成多个间隔设置的栅极结构的步骤，包括：在所述衬底的裸露表面上依次形成叠置的绝缘氧化层以及栅极层；去除部分所述栅极层和部分所述绝缘氧化层，使得部分所述衬底裸露，剩余的所述绝缘氧化层和剩余的所述栅极层形成多个间隔设置的预备栅极结构，所述预备栅极结构包括第一预备栅极结构以及多个第二预备栅极结构，多个所述第二预备栅极结构位于所述第一预备栅极结构的一侧，且任意两个所述第二预备栅极结构之间的距离沿着所述预定方向逐渐增大；在各所述预备栅极结构的两侧形成一组侧墙结构，一组所述侧墙结构与一个所述预备栅极结构形成一个所述栅极结构。
进一步地，去除部分所述栅极层和部分所述绝缘氧化层，使得部分所述衬底裸露，剩余的所述绝缘氧化层和剩余的所述栅极层形成多个间隔设置的预备栅极结构的步骤，包括：在所述栅极层的远离所述绝缘氧化层的表面上形成依次层叠的硬掩模层以及第一图形化的光刻胶；以所述第一图形化的光刻胶为掩模，去除部分所述栅极层以及部分所述绝缘氧化层；去除所述第一图形化的光刻胶和剩余的所述硬掩模层，形成多个间隔设置的所述预备栅极结构。
进一步地，在各所述预备栅极结构的两侧形成一组侧墙结构的步骤，包括：在多个所述预备栅极结构的侧壁、多个所述预备栅极结构的远离所述衬底的表面以及所述衬底的裸露表面上形成介质层；去除所述预备栅极结构的远离所述衬底的表面以及所述衬底表面上的所述介质层，剩余的所述介质层形成所述侧墙结构。
进一步地，在各所述第二栅极结构两侧的所述衬底中形成多个间隔的掺杂区的步骤，包括：在所述衬底的裸露表面、所述栅极结构的侧壁以及所述栅极结构的远离所述衬底的表面上形成光刻胶；去除部分所述光刻胶，使得各所述第二栅极结构以及各所述第二栅极结构两侧的所述衬底裸露，剩余的所述光刻胶形成第二图形化的光刻胶；以所述第二图形化的光刻胶为掩模进行离子注入，形成多个间隔的所述掺杂区，所述掺杂区的宽度沿着所述预定方向依次增大；去除剩余的所述光刻胶，形成连续的阶梯状掺杂区的步骤包括：形成沿着所述预定方向，在所述衬底的厚度方向上的掺杂深度逐渐增大的所述阶梯状掺杂区。
进一步地，在提供衬底之后，所述方法还包括：在所述衬底中形成两个间隔设置的隔离结构，在两个所述隔离结构之间的所述衬底中进行离子注入，形成N型漂移区；在所述N型漂移区的远离所述衬底的裸露表面的一侧的所述衬底中进行离子注入，形成P型阱区；在两个所述隔离结构的远离所述N型漂移区的一侧的所述衬底中分别形成两个P型漂移区，所述P型漂移区分别与所述隔离结构、所述P型阱区以及所述N型漂移区接触；在所述N型漂移区中进行两次离子注入，形成间隔的P型基区和N型基区，所述N型漂移区、所述P型基区以及所述N型基区的裸露表面与所述衬底的裸露表面齐平。
进一步地，在所述衬底的部分表面上形成多个间隔设置的栅极结构的步骤，包括：在部分所述P型基区以及部分所述N型漂移区的裸露表面上形成所述第一栅极结构；在所述第一栅极结构的远离所述P型基区的一侧的所述N型漂移区的裸露表面上形成多个所述第二栅极结构。
进一步地，在各所述第二栅极结构两侧的所述衬底中形成多个间隔的掺杂区的步骤，包括：向各所述第二栅极结构两侧的所述N型漂移区以及部分所述N型基区注入离子，形成多个间隔的所述掺杂区。
进一步地，在形成连续的阶梯状掺杂区之后，所述方法还包括：在所述第一栅极结构一侧的部分所述P型基区中进行离子注入，形成源区；在部分所述N型基区中进行离子注入，形成漏区。
进一步地，在在所述N型基区中形成漏区之后，所述方法还包括：在各所述栅极结构、所述源区以及所述漏区的远离所述P型阱区的表面上形成金属硅化物层。
根据本申请的另一方面，提供了一种半导体结构，所述半导体结构采用任一种所述的半导体结构的制作方法制作而成，所述半导体结构包括衬底、多个间隔设置的栅极结构以及阶梯状掺杂区，其中，多个所述间隔设置的栅极结构位于所述衬底的部分表面上，所述栅极结构包括第一栅极结构和多个第二栅极结构，多个所述第二栅极结构位于所述第一栅极结构的一侧，且任意两个所述第二栅极结构之间的距离沿着预定方向逐渐增大，所述预定方向为所述第一栅极结构指向所述第二栅极结构的方向；所述阶梯状掺杂区位于各所述第二栅极结构两侧的所述衬底中。
进一步地，沿着所述预定方向，所述阶梯状掺杂区在所述衬底的厚度方向上的掺杂深度逐渐增大。
进一步地，所述衬底还包括两个隔离结构、N型漂移区、两个P型阱区以及P型漂移区，其中，两个所述隔离结构间隔设置于所述衬底中；所述N型漂移区位于两个所述隔离结构之间的所述衬底中；所述P型阱区位于所述N型漂移区的远离所述衬底的裸露表面的一侧；两个所述P型漂移区分别位于两个所述隔离结构的远离所述N型漂移区的一侧的所述衬底中，所述P型漂移区分别与所述隔离结构、所述P型阱区以及所述N型漂移区接触。
应用本申请的技术方案，所述半导体结构的制作方法中，首先，提供衬底；之后，在所述衬底的部分表面上形成多个间隔设置的栅极结构，所述栅极结构包括第一栅极结构和多个第二栅极结构，多个所述第二栅极结构位于所述第一栅极结构一侧，且任意两个所述第二栅极结构之间的距离沿着预定方向逐渐增大，所述预定方向为所述第一栅极结构指向所述第二栅极结构的方向；之后，在各所述第二栅极结构两侧的所述衬底中形成多个间隔的掺杂区；最后，对所述掺杂区进行退火操作，使得所述掺杂区离子扩散，形成连续的阶梯状掺杂区该方法通过设置多个间隔的第二栅极结构，且相邻第二栅极结构之间的距离依次增大，因而通过离子注入以及退火可以形成阶梯状掺杂区，因此本申请意想不到的效果是：消除了衬底辅助耗尽效应，使器件达到电荷平衡，提高器件耐压性，进而解决了现有技术中半导体器件的耐压能力较低的问题。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了根据本申请的一种实施例的半导体结构的制作方法的流程图；
图2示出了根据本申请的一种实施例的衬底的结构示意图；
图3示出了根据本申请的一种实施例的形成栅极层后的结构示意图；
图4示出了根据本申请的一种实施例的形成第一图形化的光刻胶后的结构示意图；
图5示出了根据本申请的一种实施例的形成预备栅极结构后的结构示意图；
图6示出了根据本申请的一种实施例的形成介质层后的结构示意图；
图7示出了根据本申请的一种实施例的形成栅极结构后的结构示意图；
图8示出了根据本申请的一种实施例的形成光刻胶后的结构示意图；
图9示出了根据本申请的一种实施例的形成第二图形化的光刻胶后的结构示意图；
图10示出了根据本申请的一种实施例的形成掺杂区后的结构示意图；
图11示出了根据本申请的一种实施例的半导体结构的结构示意图；
图12示出了根据本申请的另一种实施例的半导体结构的结构示意图。
其中，上述附图包括以下附图标记：
101、衬底；102、隔离结构；103、P型阱区；104、N型漂移区；105、P型基区；106、N型基区；107、P型漂移区；108、P+区；20、栅极结构；201、第一栅极结构；202、第二栅极结构；203、绝缘氧化层；204、栅极层；205、硬掩模层；206、第一图形化的光刻胶；207、预备栅极结构；208、第一预备栅极结构；209、第二预备栅极结构；210、介质层；211、侧墙结构；212、光刻胶；213、第二图形化的光刻胶；30、阶梯状掺杂区；301、掺杂区；302、源区；303、漏区。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件（诸如层、膜、区域、或衬底）描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术所介绍的，现有技术中半导体器件的耐压能力较低，为了解决如上问题，本申请提出了一种半导体结构的制作方法以及半导体结构。
根据本申请的一种实施例，提供了一种半导体结构的制作方法。
图1是根据本申请实施例的半导体结构的制作方法的流程图。如图1所示，该方法包括以下步骤：
步骤S101，如图2所示，提供衬底101；
步骤S102，如图7所示，在上述衬底101的部分表面上形成多个间隔设置的栅极结构20，上述栅极结构20包括第一栅极结构201和多个第二栅极结构202，多个上述第二栅极结构202位于上述第一栅极结构201的一侧，且任意两个上述第二栅极结构202之间的距离沿着预定方向逐渐增大，上述预定方向为上述第一栅极结构201指向上述第二栅极结构202的方向；
步骤S103，如图10所示，在各上述第二栅极结构202两侧的上述衬底101中形成多个间隔的掺杂区301；
步骤S104，如图11所示，对上述掺杂区301进行退火操作，使得上述掺杂区301离子扩散，形成连续的阶梯状掺杂区30。
上述半导体结构的制作方法中，首先，提供衬底；之后，在上述衬底的部分表面上形成多个间隔设置的栅极结构，上述栅极结构包括第一栅极结构和多个第二栅极结构，多个上述第二栅极结构位于上述第一栅极结构一侧，且任意两个上述第二栅极结构之间的距离沿着预定方向逐渐增大，上述预定方向为上述第一栅极结构指向上述第二栅极结构的方向；之后，在各上述第二栅极结构两侧的上述衬底中形成多个间隔的掺杂区；最后，对上述掺杂区进行退火操作，使得上述掺杂区离子扩散，形成连续的阶梯状掺杂区。该方法通过设置多个间隔的第二栅极结构，且相邻第二栅极结构之间的距离依次增大，因而通过离子注入以及退火可以形成阶梯状掺杂区，因此本申请意想不到的效果是：消除了衬底辅助耗尽效应，使器件达到电荷平衡，提高器件耐压性，进而解决了现有技术中半导体器件的耐压能力较低的问题。
为了形成间距依次增大的栅极结构，本申请的另一种实施例中，在上述衬底的部分表面上形成多个间隔设置的栅极结构的步骤，包括：如图3所示，在上述衬底的裸露表面上依次形成叠置的绝缘氧化层203以及栅极层204；如图3和图5所示，去除部分上述栅极层204和部分上述绝缘氧化层203，使得部分上述衬底101裸露，剩余的上述绝缘氧化层203和剩余的上述栅极层204形成多个间隔设置的预备栅极结构207，上述预备栅极结构207包括第一预备栅极结构208以及多个第二预备栅极结构209，多个上述第二预备栅极结构209位于上述第一预备栅极结构208的一侧，且任意两个上述第二预备栅极结构209之间的距离沿着上述预定方向逐渐增大；如图7所示，在各上述预备栅极结构207的两侧形成一组侧墙结构211，一组上述侧墙结构与一个上述预备栅极结构形成一个上述栅极结构。
本申请的又一种实施例中，去除部分上述栅极层和部分上述绝缘氧化层，使得部分上述衬底裸露，剩余的上述绝缘氧化层和剩余的上述栅极层形成多个间隔设置的预备栅极结构的步骤，包括：如图4所示，在上述栅极层204的远离上述绝缘氧化层203的表面上形成依次层叠的硬掩模层205以及第一图形化的光刻胶206；如图4和图5所示，以上述第一图形化的光刻胶206为掩模，去除部分上述栅极层204以及部分上述绝缘氧化层203；去除上述第一图形化的光刻胶206和剩余的上述硬掩模层205，形成多个间隔设置的上述预备栅极结构207。通过第一图形化的光刻胶可以定义预备栅极结构的位置，第二预备栅极结构之间的距离逐渐增大，也就是说，从P型基区到N型基区的方向上，第二预备栅极结构的宽度之间逐渐减小。
为了降低漏区附近峰值电场强度，削弱热载流子效应，本申请的再一种实施例中，在各上述预备栅极结构的两侧形成一组侧墙结构的步骤，包括：如图6所示，在多个上述预备栅极结构207的侧壁、多个上述预备栅极结构207的远离上述衬底101的表面以及上述衬底101的裸露表面上形成介质层210；如图6和图7所示，去除上述预备栅极结构207的远离上述衬底101的表面以及上述衬底101表面上的上述介质层210，剩余的上述介质层210形成上述侧墙结构211。
具体地，上述介质层的材料可以是氮化硅、氮氧化硅以及氧化硅等介质材料中的一种或多种组合。
本申请的另一种实施例中，在各上述第二栅极结构两侧的上述衬底中形成多个间隔的掺杂区的步骤，包括：如图8所示，在上述衬底101的裸露表面、上述栅极结构20的侧壁以及上述栅极结构20的远离上述衬底101的表面上形成光刻胶212；如图8和图9所示，去除部分上述光刻胶212，使得各上述第二栅极结构202以及各上述第二栅极结构202两侧的上述衬底101裸露，剩余的上述光刻胶形成第二图形化的光刻胶213，也就是说，使得各上述第二栅极结构202、任意相邻上述第二栅极结构202之间的上述衬底101、与上述第一栅极结构201相邻的上述第二栅极结构202的靠近上述第一栅极结构201一侧的部分上述衬底101、远离上述第一栅极结构201的上述第二栅极结构202的远离上述第一栅极结构201的一侧的部分上述衬底101裸露；如图9和图10所示，以上述第二图形化的光刻胶213为掩模进行离子注入，形成多个间隔的上述掺杂区301，上述掺杂区301的宽度沿着上述预定方向依次增大；去除上述第二图形化的光刻胶213，形成连续的阶梯状掺杂区的步骤包括：形成沿着上述预定方向，在上述衬底101的厚度方向上的掺杂深度逐渐增大的上述阶梯状掺杂区30。以第二图形化的光刻胶以及第二栅极结构为掩模，形成多个离子注入区域，多个离子注入区域的宽度从P型基区到N型基区的方向上逐渐增大，退火后离子扩散，各个掺杂区的离子浓度从P型基区到N型基区的方向上对应逐渐增大，故在N型漂移区中形成离子浓度成阶梯变化的阶梯状掺杂区。
实际应用中，上述离子注入可以是N型离子注入，可以但不限于是硼离子，上述退火操作的退火温度可以是1000度~1300度，退火时间可以是600min~1000min。
为了提升半导体器件的性能，本申请的另一种实施例中，在提供衬底之后，上述方法还包括：如图2所示，在上述衬底101中形成两个间隔设置的隔离结构102，在两个上述隔离结构102之间的上述衬底101中进行离子注入，形成N型漂移区104；在上述N型漂移区104的远离上述衬底101的裸露表面的一侧的上述衬底101中进行离子注入，形成P型阱区103；如图12所示，在两个上述隔离结构102的远离上述N型漂移区104的一侧的上述衬底101中分别形成两个P型漂移区107，上述P型漂移区107分别与上述隔离结构102、上述P型阱区103以及上述N型漂移区104接触；在上述N型漂移区104中进行两次离子注入，形成间隔的P型基区105和N型基区106，上述N型漂移区104、上述P型基区105以及上述N型基区106的裸露表面与上述衬底101的裸露表面齐平。P型阱区在功率半导体器件中可以增强栅极和漏极之间的耐压能力，它会形成一个高电场区域，使得电子从N型漂移区进入P型阱区并被缓慢吸收，减少了快速失效的概率，这有效地提高了器件的可靠性和寿命。上述P型漂移区可以引导和缓存载流子。实际应用中，还可以在上述P型漂移区107中形成P+区108，并在P+区的表面上形成金属硅化物层。
具体地，在对衬底进行离子注入之前，还可以在上述衬底上形成保护层，以防止离子注入对衬底表面的损伤。
本申请的又一种实施例中，在上述衬底的部分表面上形成多个间隔设置的栅极结构的步骤，包括：如图7所示，在部分上述P型基区105以及部分上述N型漂移区104的裸露表面上形成上述第一栅极结构201；在上述第一栅极结构201的远离上述P型基区105的一侧的上述N型漂移区104的裸露表面上形成多个上述第二栅极结构202。P型基区的作用是控制电流和放大信号，具体来说，P型基区可以与N型漂移区形成PN结，从而实现电路中的整流、反向保护等功能。
为了提高整个器件的速度和响应能力，并且可以增加器件的放大倍数、减小噪声等，本申请的再一种实施例中，在各上述第二栅极结构两侧的上述衬底中形成多个间隔的掺杂区的步骤，包括：如图10所示，向各上述第二栅极结构202两侧的上述N型漂移区104以及部分上述N型基区106注入离子，形成多个间隔的上述掺杂区301。N型基区的作用是在PN结内部形成一个电子富集区域，使得该区域具有高电导性和低阻抗特性。
为了后续制作半导体器件，本申请的另一种实施例中，在形成连续的阶梯状掺杂区之后，上述方法还包括：如图12所示，在上述第一栅极结构201一侧的部分上述P型基区105中进行离子注入，形成源区302；在部分上述N型基区106中进行离子注入，形成漏区303。
实际应用中，上述源区可以是相邻的P型离子区和N型离子区组合而成，上述漏区可以是注入P型离子形成，本领域的技术人员可以根据实际需求进行制作。
本申请的另一种实施例中，在在上述N型基区中形成漏区之后，上述方法还包括：在各上述栅极结构、上述源区以及上述漏区的远离上述P型阱区的表面上形成金属硅化物层。在上级结构、源区以及漏区上形成金属硅化物层可以形成低电阻接触。
具体地，在具有图形化的半导体结构上沉积镍、钴、钛等金属层，进行热处理，使得上述金属层中的金属原子扩散到源区、漏区、栅极中的裸露的硅中，形成金属硅化物层，最后通过湿法刻蚀的方法去除反应剩余的金属。
根据本申请的另一方面，提供了一种半导体结构，上述半导体结构采用任一种上述的半导体结构的制作方法制作而成，如图11所示，上述半导体结构包括衬底101、多个间隔设置的栅极结构20以及阶梯状掺杂区30，其中，多个间隔设置的上述栅极结构20位于上述衬底101的部分表面上，上述栅极结构20包括第一栅极结构201和多个第二栅极结构202，多个上述第二栅极结构202位于上述第一栅极结构201的一侧，且任意两个上述第二栅极结构202之间的距离沿着预定方向逐渐增大，上述预定方向为上述第一栅极结构201指向上述第二栅极结构202的方向；上述阶梯状掺杂区30位于各上述第二栅极结构202两侧的上述衬底101中。
上述半导体结构，包括衬底、多个间隔设置的栅极结构以及阶梯状掺杂区，其中，多个上述间隔设置的栅极结构位于上述衬底的部分表面上，上述栅极结构包括第一栅极结构和多个第二栅极结构，多个上述第二栅极结构位于上述第一栅极结构的一侧，且任意两个上述第二栅极结构之间的距离沿着预定方向逐渐增大，上述预定方向为上述第一栅极结构指向上述第二栅极结构的方向；上述阶梯状掺杂区位于各上述第二栅极结构两侧的上述衬底中。该半导体结构的阶梯状掺杂区，消除了衬底辅助耗尽效应，使器件达到电荷平衡，提高器件耐压性，进而解决了现有技术中半导体器件的耐压能力较低的问题。
为了进一步消除了衬底辅助耗尽效应，提高器件耐压性，本申请的另一种实施例中，如图11所示，沿着上述预定方向，上述阶梯状掺杂区30在上述衬底101的厚度方向上的掺杂深度逐渐增大。
本申请的又一种实施例中，如图12所示，上述衬底还包括两个隔离结构102、N型漂移区104、P型阱区103以及两个P型漂移区107，其中，两个上述隔离结构102间隔设置于上述衬底101中；上述N型漂移区104位于两个上述隔离结构102之间的上述衬底101中；上述P型阱区103位于上述N型漂移区104的远离上述衬底101的裸露表面的一侧；上述P型漂移区107位于两个上述隔离结构102的远离上述N型漂移区104的一侧的上述衬底101中，且分别与两个上述隔离结构102、上述P型阱区103以及上述N型漂移区104接触。
实际应用中，为了使上述半导体器件处于导通状态，可以给上述第一栅极结构正电压，范围可以是5V~10V，上述漏区施加电源电压，各上述第二栅极结构以及上述源区接地，由于第二栅极结构接地以及N型漂移区中的阶梯状掺杂区，可以改善N型漂移区中的电场分布，使得半导体器件可以承受更高的电源电压。当上述第一栅极结构上施加的电压为0V时，漏区的空穴会继续注入到N型漂移区，第二栅极结构可以加速N型漂移区的载流子复合，从而可以减轻半导体器件拖尾电流的现象。
为了使得本领域技术人员能够更加清楚地了解本申请的技术方案，以下将结合具体的实施例对本申请的技术方案进行详细说明。
实施例
该实施例中的半导体结构的制作方法包括以下过程：
首先，如图2所示，提供衬底101，上述衬底101还包括间隔设置于上述衬底中的隔离结构102，上述衬底101包括P型阱区103、N型漂移区104、N型基区106以及P型基区105，上述P型阱区103位于上述N型漂移区104、上述N型基区106以及上述P型基区105的一侧，上述P型基区105和上述N型基区106间隔设置于两个上述隔离结构102之间，上述N型基区106与其中一个上述隔离结构102接触，上述N型漂移区104与上述P型基区105、上述N型基区106以及两个上述隔离结构102均接触，上述隔离结构102、上述N型漂移区104、上述P型基区105以及上述N型基区106的裸露表面均与上述衬底101的裸露表面齐平。
之后，如图3所示，在上述衬底101的裸露表面上依次形成叠置的绝缘氧化层203以及栅极层204；如图4所示，在上述栅极层204的远离上述绝缘氧化层203的表面上形成依次层叠的硬掩模层205以及第一图形化的光刻胶206；如图4和图5所示，以上述第一图形化的光刻胶206为掩模，去除部分上述栅极层204以及部分上述绝缘氧化层203；去除上述第一图形化的光刻胶206和剩余的上述硬掩模层205，形成多个间隔设置的上述预备栅极结构207，上述预备栅极结构207包括第一预备栅极结构208以及多个第二预备栅极结构209，上述第一预备栅极结构208位于部分上述P型基区105以及部分上述N型漂移区104的裸露表面上，多个上述第二预备栅极结构209位于上述P型基区105与上述N型基区106之间的部分上述N型漂移区104的裸露表面上，且任意两个上述第二预备栅极结构209之间的距离沿着上述P型基区105的靠近上述N型基区106的方向逐渐增大；如图6所示，在多个上述预备栅极结构207的侧壁、多个上述预备栅极结构207的远离上述衬底101的表面以及上述衬底101的裸露表面上形成介质层210；如图6和图7所示，去除上述预备栅极结构207的远离上述衬底101的表面以及上述衬底101表面上的上述介质层210，剩余的上述介质层210形成上述侧墙结构211，一组上述侧墙结构上述预备栅极结构形成一个栅极结构，上述栅极结构20包括第一栅极结构201和多个第二栅极结构202。
之后，如图8所示，在上述衬底101的裸露表面、上述栅极结构20的侧壁以及上述栅极结构20的远离上述衬底101的表面上形成光刻胶212；如图8和图9所示，去除部分光刻胶212，使得各上述第二栅极结构202以及各上述第二栅极结构202两侧的上述衬底101裸露，剩余的上述光刻胶形成第二图形化的光刻胶213；如图9和图10所示，以上述第二图形化的光刻胶213为掩模进行离子注入，形成多个间隔的上述掺杂区301；去除上述第二图形化的光刻胶213，上述第一栅极结构201与相邻的上述第二栅极结构202之间的上述掺杂区301的宽度小于相邻的上述掺杂区301的宽度，上述N型基区106与相邻的上述第二栅极结构202之间的上述掺杂区301宽度大于相邻的上述掺杂区301的宽度。
之后，如图11所示，对上述掺杂区301进行退火操作，使得上述掺杂区301离子扩散，形成连续的阶梯状掺杂区30。
如图12所示，上述衬底还包括：两个P型漂移区107，分别位于两个上述隔离结构102的远离上述N型漂移区104的一侧的上述衬底101中，且分别与两个上述隔离结构102、上述P型阱区103以及上述N型漂移区104接触。在形成连续的阶梯状掺杂区之后，上述方法还包括：如图12所示，在上述第一栅极结构201一侧的部分上述P型基区105中进行离子注入，形成源区302；在部分上述N型基区106中进行离子注入，形成漏区303，还可以在上述P型漂移区107中形成P+区108，在各上述栅极结构、上述源区、上述漏区以及P+区的远离上述P型阱区的表面上形成金属硅化物层。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1）、本申请的上述半导体结构的制作方法中，首先，提供衬底；之后，在上述衬底的部分表面上形成多个间隔设置的栅极结构，上述栅极结构包括第一栅极结构和多个第二栅极结构，多个上述第二栅极结构位于上述第一栅极结构一侧，且任意两个上述第二栅极结构之间的距离沿着预定方向逐渐增大，上述预定方向为上述第一栅极结构指向上述第二栅极结构的方向；之后，在各上述第二栅极结构两侧的上述衬底中形成多个间隔的掺杂区；最后，对上述掺杂区进行退火操作，使得上述掺杂区离子扩散，形成连续的阶梯状掺杂区。该方法通过设置多个间隔的第二栅极结构，且相邻第二栅极结构之间的距离依次增大，因而通过离子注入以及退火可以形成阶梯状掺杂区，因此本申请意想不到的效果是：消除了衬底辅助耗尽效应，使器件达到电荷平衡，提高器件耐压性，进而解决了现有技术中半导体器件的耐压能力较低的问题。
2）、本申请的上述半导体结构，包括衬底、多个间隔设置的栅极结构以及阶梯状掺杂区，其中，多个上述间隔设置的栅极结构位于上述衬底的部分表面上，上述栅极结构包括第一栅极结构和多个第二栅极结构，多个上述第二栅极结构位于上述第一栅极结构的一侧，且任意两个上述第二栅极结构之间的距离沿着预定方向逐渐增大，上述预定方向为上述第一栅极结构指向上述第二栅极结构的方向；上述阶梯状掺杂区位于各上述第二栅极结构两侧的上述衬底中。该半导体结构的阶梯状掺杂区，消除了衬底辅助耗尽效应，使器件达到电荷平衡，提高器件耐压性，进而解决了现有技术中半导体器件的耐压能力较低的问题。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (11)
1.一种半导体结构的制作方法，其特征在于，包括：
提供衬底；
在所述衬底的部分表面上形成多个间隔设置的栅极结构，所述栅极结构包括第一栅极结构和多个第二栅极结构，多个所述第二栅极结构位于所述第一栅极结构的一侧，且任意两个所述第二栅极结构之间的距离沿着预定方向逐渐增大，所述预定方向为所述第一栅极结构指向所述第二栅极结构的方向；
在各所述第二栅极结构两侧的所述衬底中形成多个间隔的掺杂区；
对所述掺杂区进行退火操作，使得所述掺杂区离子扩散，形成连续的阶梯状掺杂区。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，在所述衬底的部分表面上形成多个间隔设置的栅极结构的步骤，包括：
在所述衬底的裸露表面上依次形成叠置的绝缘氧化层以及栅极层；
去除部分所述栅极层和部分所述绝缘氧化层，使得部分所述衬底裸露，剩余的所述绝缘氧化层和剩余的所述栅极层形成多个间隔设置的预备栅极结构，所述预备栅极结构包括第一预备栅极结构以及多个第二预备栅极结构，多个所述第二预备栅极结构位于所述第一预备栅极结构的一侧，且任意两个所述第二预备栅极结构之间的距离沿着所述预定方向逐渐增大；
在各所述预备栅极结构的两侧形成一组侧墙结构，一组所述侧墙结构与一个所述预备栅极结构形成一个所述栅极结构。
3.根据权利要求2所述的半导体结构的制作方法，其特征在于，去除部分所述栅极层和部分所述绝缘氧化层，使得部分所述衬底裸露，剩余的所述绝缘氧化层和剩余的所述栅极层形成多个间隔设置的预备栅极结构的步骤，包括：
在所述栅极层的远离所述绝缘氧化层的表面上形成依次层叠的硬掩模层以及第一图形化的光刻胶；
以所述第一图形化的光刻胶为掩模，去除部分所述栅极层以及部分所述绝缘氧化层；
去除所述第一图形化的光刻胶和剩余的所述硬掩模层，形成多个间隔设置的所述预备栅极结构。
4.根据权利要求2所述的半导体结构的制作方法，其特征在于，在各所述预备栅极结构的两侧形成一组侧墙结构的步骤，包括：
在多个所述预备栅极结构的侧壁、多个所述预备栅极结构的远离所述衬底的表面以及所述衬底的裸露表面上形成介质层；
去除所述预备栅极结构的远离所述衬底的表面以及所述衬底表面上的所述介质层，剩余的所述介质层形成所述侧墙结构。
5.根据权利要求1所述的半导体结构的制作方法，其特征在于，
在各所述第二栅极结构两侧的所述衬底中形成多个间隔的掺杂区的步骤，包括：
在所述衬底的裸露表面、所述栅极结构的侧壁以及所述栅极结构的远离所述衬底的表面上形成光刻胶；
去除部分所述光刻胶，使得各所述第二栅极结构以及各所述第二栅极结构两侧的所述衬底裸露，剩余的所述光刻胶形成第二图形化的光刻胶；
以所述第二图形化的光刻胶为掩模进行离子注入，形成多个间隔的所述掺杂区，所述掺杂区的宽度沿着所述预定方向依次增大；
去除所述第二图形化的光刻胶，
形成连续的阶梯状掺杂区的步骤包括：
形成沿着所述预定方向，在所述衬底的厚度方向上的掺杂深度逐渐增大的所述阶梯状掺杂区。
6.根据权利要求1至5中任一项所述的半导体结构的制作方法，其特征在于，在提供衬底之后，所述方法还包括：
在所述衬底中形成两个间隔设置的隔离结构，在两个所述隔离结构之间的所述衬底中进行离子注入，形成N型漂移区；
在所述N型漂移区的远离所述衬底的裸露表面的一侧的所述衬底中进行离子注入，形成P型阱区；在两个所述隔离结构的远离所述N型漂移区的一侧的所述衬底中分别形成两个P型漂移区，所述P型漂移区分别与所述隔离结构、所述P型阱区以及所述N型漂移区接触；
在所述N型漂移区中进行两次离子注入，形成间隔的P型基区和N型基区，所述N型漂移区、所述P型基区以及所述N型基区的裸露表面与所述衬底的裸露表面齐平。
7.根据权利要求6所述的半导体结构的制作方法，其特征在于，在所述衬底的部分表面上形成多个间隔设置的栅极结构的步骤，包括：
在部分所述P型基区以及部分所述N型漂移区的裸露表面上形成所述第一栅极结构；
在所述第一栅极结构的远离所述P型基区的一侧的所述N型漂移区的裸露表面上形成多个所述第二栅极结构。
8.根据权利要求7所述的半导体结构的制作方法，其特征在于，在各所述第二栅极结构两侧的所述衬底中形成多个间隔的掺杂区的步骤，包括：
向各所述第二栅极结构两侧的所述N型漂移区以及部分所述N型基区注入离子，形成多个间隔的所述掺杂区。
9.一种半导体结构，其特征在于，所述半导体结构采用权利要求1至8中任一项所述的半导体结构的制作方法制作而成，所述半导体结构包括：
衬底；
多个间隔设置的栅极结构，位于所述衬底的部分表面上，所述栅极结构包括第一栅极结构和多个第二栅极结构，多个所述第二栅极结构位于所述第一栅极结构的一侧，且任意两个所述第二栅极结构之间的距离沿着预定方向逐渐增大，所述预定方向为所述第一栅极结构指向所述第二栅极结构的方向；
阶梯状掺杂区，位于各所述第二栅极结构两侧的所述衬底中。
10.根据权利要求9所述的半导体结构，其特征在于，沿着所述预定方向，所述阶梯状掺杂区在所述衬底的厚度方向上的掺杂深度逐渐增大。
11.根据权利要求9所述的半导体结构，其特征在于，所述衬底包括：
两个隔离结构，两个所述隔离结构间隔设置于所述衬底中；
N型漂移区，所述N型漂移区位于两个所述隔离结构之间的所述衬底中；
P型阱区，所述P型阱区位于所述N型漂移区的远离所述衬底的裸露表面的一侧；
两个P型漂移区，两个所述P型漂移区分别位于两个所述隔离结构的远离所述N型漂移区的一侧的所述衬底中，所述P型漂移区分别与所述隔离结构、所述P型阱区以及所述N型漂移区接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311036931.2A CN116779537B (zh) | 2023-08-17 | 2023-08-17 | 半导体结构的制作方法以及半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311036931.2A CN116779537B (zh) | 2023-08-17 | 2023-08-17 | 半导体结构的制作方法以及半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116779537A true CN116779537A (zh) | 2023-09-19 |
| CN116779537B CN116779537B (zh) | 2023-11-14 |
Family
ID=88011891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311036931.2A Active CN116779537B (zh) | 2023-08-17 | 2023-08-17 | 半导体结构的制作方法以及半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116779537B (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140027850A1 (en) * | 2012-07-27 | 2014-01-30 | Shanghai Hua Hong Nec Electronics Co., Ltd | Ldmos device with step-like drift region and fabrication method thereof |
| US20150048447A1 (en) * | 2013-08-14 | 2015-02-19 | International Business Machines Corporation | Lateral diffusion metal oxide semiconductor (ldmos) device with tapered drift electrode |
| US20150076555A1 (en) * | 2013-09-18 | 2015-03-19 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor devices and fabrication methods thereof |
| CN204632762U (zh) * | 2015-02-06 | 2015-09-09 | 中国科学院微电子研究所 | 结终端延伸的终端版图结构及其终端结构 |
| US20170011967A1 (en) * | 2015-07-10 | 2017-01-12 | Samsung Electronics Co., Ltd. | Methods of manufacturing a semiconductor device |
| US20220077152A1 (en) * | 2020-09-07 | 2022-03-10 | Samsung Electronics Co., Ltd. | Semiconductor devices |
| CN114566432A (zh) * | 2022-04-29 | 2022-05-31 | 合肥新晶集成电路有限公司 | 半导体器件的制作方法以及半导体器件 |
| CN115020486A (zh) * | 2022-05-30 | 2022-09-06 | 浙江大学杭州国际科创中心 | 一种ldmos晶体管结构以及对应的制造方法 |
| CN217544625U (zh) * | 2022-06-24 | 2022-10-04 | 江苏芯长征微电子集团股份有限公司 | 高可靠性场限环终端结构 |
| CN115224101A (zh) * | 2021-04-16 | 2022-10-21 | 中芯国际集成电路制造(北京)有限公司 | Ldmos及其形成方法 |
| CN115295417A (zh) * | 2022-08-11 | 2022-11-04 | 上海积塔半导体有限公司 | 一种横向变掺杂高压ldmos及其制作方法 |
| CN115831757A (zh) * | 2023-02-08 | 2023-03-21 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
| CN115881823A (zh) * | 2022-12-31 | 2023-03-31 | 厦门大学 | 一种用于SiC功率器件的阶梯状复合终端结构及其制造方法 |
-
2023
- 2023-08-17 CN CN202311036931.2A patent/CN116779537B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140027850A1 (en) * | 2012-07-27 | 2014-01-30 | Shanghai Hua Hong Nec Electronics Co., Ltd | Ldmos device with step-like drift region and fabrication method thereof |
| US20150048447A1 (en) * | 2013-08-14 | 2015-02-19 | International Business Machines Corporation | Lateral diffusion metal oxide semiconductor (ldmos) device with tapered drift electrode |
| US20150076555A1 (en) * | 2013-09-18 | 2015-03-19 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor devices and fabrication methods thereof |
| CN104465379A (zh) * | 2013-09-18 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及形成方法 |
| CN204632762U (zh) * | 2015-02-06 | 2015-09-09 | 中国科学院微电子研究所 | 结终端延伸的终端版图结构及其终端结构 |
| US20170011967A1 (en) * | 2015-07-10 | 2017-01-12 | Samsung Electronics Co., Ltd. | Methods of manufacturing a semiconductor device |
| US20220077152A1 (en) * | 2020-09-07 | 2022-03-10 | Samsung Electronics Co., Ltd. | Semiconductor devices |
| CN115224101A (zh) * | 2021-04-16 | 2022-10-21 | 中芯国际集成电路制造(北京)有限公司 | Ldmos及其形成方法 |
| CN114566432A (zh) * | 2022-04-29 | 2022-05-31 | 合肥新晶集成电路有限公司 | 半导体器件的制作方法以及半导体器件 |
| CN115020486A (zh) * | 2022-05-30 | 2022-09-06 | 浙江大学杭州国际科创中心 | 一种ldmos晶体管结构以及对应的制造方法 |
| CN217544625U (zh) * | 2022-06-24 | 2022-10-04 | 江苏芯长征微电子集团股份有限公司 | 高可靠性场限环终端结构 |
| CN115295417A (zh) * | 2022-08-11 | 2022-11-04 | 上海积塔半导体有限公司 | 一种横向变掺杂高压ldmos及其制作方法 |
| CN115881823A (zh) * | 2022-12-31 | 2023-03-31 | 厦门大学 | 一种用于SiC功率器件的阶梯状复合终端结构及其制造方法 |
| CN115831757A (zh) * | 2023-02-08 | 2023-03-21 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116779537B (zh) | 2023-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2017041268A1 (zh) | 碳化硅mosfet器件及其制作方法 | |
| CN112825327B (zh) | 半导体结构及其形成方法 | |
| CN108682624B (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| EP3474330B1 (en) | Lateral insulated-gate bipolar transistor and manufacturing method therefor | |
| CN113410309A (zh) | 一种低比导通电阻的分立栅mosfet器件及其制造方法 | |
| CN111509029B (zh) | 半导体器件及其形成方法 | |
| US6410377B1 (en) | Method for integrating CMOS sensor and high voltage device | |
| CN107680967B (zh) | 功率半导体芯片及其形成方法 | |
| KR102406116B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN116779537B (zh) | 半导体结构的制作方法以及半导体结构 | |
| CN115831757A (zh) | 半导体结构的制作方法以及半导体结构 | |
| CN106384718B (zh) | 一种中高压沟槽型mosfet器件的制作方法及结构 | |
| CN113764502B (zh) | 一种ldmos半导体器件及其制造方法 | |
| CN113241381A (zh) | 一种新型的高压槽栅mos器件及其制备方法 | |
| CN116387348B (zh) | 一种精确控制短沟道的平面型SiC MOSFET及其制造方法 | |
| JPS6115369A (ja) | 半導体装置及びその製造方法 | |
| US20110156010A1 (en) | Semiconductor device and method for fabricating the same | |
| CN117497488B (zh) | 一种集成jfet的mos器件制备方法及mos器件 | |
| CN218101271U (zh) | 一种阈值电压与击穿电压自由可调的、抗热载流子效应的ldmos器件结构设计 | |
| CN113394298B (zh) | 一种超低比导通电阻的ldmos器件及其制造方法 | |
| KR20000061227A (ko) | 반도체소자 및 그의 제조방법 | |
| US10943978B2 (en) | High voltage device and manufacturing method thereof | |
| CN108766885B (zh) | 具有三维沟道的复合栅igbt芯片的制作方法 | |
| CN110838512B (zh) | 高压元件及其制造方法 | |
| US9748339B1 (en) | Semiconductor device and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |