CN217544625U - 高可靠性场限环终端结构 - Google Patents
高可靠性场限环终端结构 Download PDFInfo
- Publication number
- CN217544625U CN217544625U CN202221610766.8U CN202221610766U CN217544625U CN 217544625 U CN217544625 U CN 217544625U CN 202221610766 U CN202221610766 U CN 202221610766U CN 217544625 U CN217544625 U CN 217544625U
- Authority
- CN
- China
- Prior art keywords
- field limiting
- limiting ring
- conductive type
- junction
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thyristors (AREA)
Abstract
本实用新型涉及一种半导体器件的终端结构，尤其是一种高可靠性场限环终端结构，属于半导体器件的技术领域。按照本实用新型提供的技术方案，所述高可靠性场限环终端结构，包括第一导电类型衬底以及设置于所述第一导电类型衬底内的主结，所述主结包括柱面结；在第一导电类型衬底内设置与柱面结适配的第二导电类型柱面结掺杂区，所述第二导电类型柱面结掺杂区在第一导电类型衬底内包覆与柱面结相对应的第二导电类型基区，且第二导电类型柱面结掺杂区的底部位于柱面结的下方。本实用新型能有效提高终端的击穿电压，与现有工艺与兼容，提高功率器件的可靠性。
Description
技术领域
本实用新型涉及一种半导体器件的终端结构，尤其是一种高可靠性场限环终端结构，属于半导体器件的技术领域。
背景技术
功率器件是一个开关器件，要求导通电阻小，关断阻断电压高。功率器件一般由两大部分组成：包括位于中心的元胞结构以及位于边缘的终端结构；其中，位于边缘的终端结构主要是扩展终端区域的电场分布，降低终端电场集中效应，提高终端区域的耐压。目前，终端结构包括场限环结构(guard ring)或终端扩展结构(JTE)等等，场限环结构终端应用最为广泛，广泛应用于IGBT(Insulated Gate Bipolar Transistor)器件、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)器件等的终端结构。
图1为无场限环时的典型终端结构，具体地，包括主结9，所述主结9的边缘包括形成圆弧状的柱面结5以及呈平面状的平面结6；在耐压状态下，可得到主结9的电势线分布，即为图1中的耐压第一等势线8。由图1中的耐压第一等势线8可知，主结9的电势线分布形状和主结9的形状基本一致：平面结6区域的等势线为水平线，而柱面结5区域的等势线为弧状结构。
根据半导体基本理论可知，呈弧形电势线分布位置会导致电场集中，因此，柱面结5的电场强度会大于平面结6的电场强度，导致柱面结5的击穿电压会小于平面结6的击穿电压。根据半导体理论初步计算显示，柱面结5一般击穿电压很难达到平面结6击穿电压的50％。由于主结9的平面结6击穿电压和器件元胞结构的击穿电压基本相同，因此，在耐压状态下，主结9边缘的柱面结5会首先发生击穿，导致功率器件的BV(击穿耐压)过低。
为了防止主结9的柱面结5过早发生击穿，目前主流的方式是在主结9外围增加场限环结构，通过调整场限环宽度以及场限环之间的间距，可以将终端弯曲的电势进行扩展。
带有场限环结构的终端结构中，由于主结9附近弯曲的等势线被扩展，因此，主结9的柱面结5处电场可以得到显著降低，从而可以提高终端整体击穿电压，理论上场限环终端耐压可以达到平面结6耐压的90％左右。通过增加场限环数量、仔细调整场限环间距和场限环宽度或者金属场板的尺寸，带有场限环的终端耐压可以达到主结击穿电压的90％以上，但是却无法超过平面结6的击穿电压。
目前，主流的场限环结构(包含有场板结构)作用是扩展主结9的柱面结5处的电势，缓解电场集中，但是由于柱面结5和平面结6是相同结深，因此，这种终端结构最大耐压是无法超过平面结6的，只能通过增加终端宽度以及调整场限环结构来逼近平面结6击穿电压。
综上，对于传统场限环结构的功率器件，在阻断状态下的击穿位置一般位于主结9的柱面结5处或者场限环-柱面结的结合部，击穿位置比较集中，导致器件击穿状态下热分布集中，从而EAS(单脉冲雪崩击穿能量)能力以及耐压能力较弱。
发明内容
本实用新型的目的是克服现有技术中存在的不足，提供一种高可靠性场限环终端结构，其能有效提高终端的击穿电压，与现有工艺与兼容，提高功率器件的可靠性。
按照本实用新型提供的技术方案，所述高可靠性场限环终端结构，包括第一导电类型衬底以及设置于所述第一导电类型衬底内的主结，所述主结包括柱面结；
在第一导电类型衬底内设置与柱面结适配的第二导电类型柱面结掺杂区，所述第二导电类型柱面结掺杂区在第一导电类型衬底内包覆与柱面结相对应的第二导电类型基区，且第二导电类型柱面结掺杂区的底部位于柱面结的下方。
所述第二导电类型柱面结掺杂区的掺杂浓度小于第二导电类型基区的掺杂浓度，第二导电类型柱面结掺杂区的横向宽度大于柱面结的横向宽度；
耐压时，所述第二导电类型柱面结掺杂区处于耗尽状态。
在第一导电类型衬底的终端区域内设置若干第二导电类型场限环，所述第二导电类型场限环环绕包围主结。
还包括设置于第一导电类型衬底内的第二导电类型场限环掺杂扩散区组，所述第二导电类型场限环掺杂扩散区组包括若干第二导电类型场限环掺杂扩散区，第二导电类型场限环扩散区组内第二导电类型场限环掺杂扩散区的数量不多于第一导电类型衬底内第二导电类型场限环的数量，其中，一第二导电类型场限环掺杂扩散区与一第二导电类型场限环正对应；
对任一第二导电类型场限环掺杂扩散区以及与所述第二导电类型场限环掺杂扩散区正对应的第二导电类型场限环，所述第二导电类型场限环位于所述第二导电类型场限环掺杂扩散区内。
所述第二导电类型场限环掺杂扩散区的掺杂浓度小于第二导电类型场限环的掺杂浓度；
耐压时，所述第二导电类型场限环掺杂扩散区处于耗尽状态。
所述第二导电类型场限环掺杂扩散区的结深与第二导电类型柱面结掺杂区在第一导电类型衬底内的结深相一致。
任一第二导电类型场限环均与一场限环金属场板欧姆接触，所述场限环金属场板位于第一导电类型衬底正面的上方，并支撑在第一导电类型衬底正面上的绝缘介质层上。
主结内的第二导电类型基区与第一导电类型衬底上方的源极金属欧姆接触。
在第一导电类型衬底内还设置第一导电类型场截止环，所述第一导电类型场截止环与第一导电类型衬底上方的截止环金属场板欧姆接触。
还包括设置于第一导电类型衬底背面的背面电极结构。
本实用新型的优点：设置与柱面结对应的第二导电类型柱面结掺杂区以及至少一个与第二导电类型场限环对应的第二导电类型场限环掺杂扩散区，第二导电类型柱面结掺杂区包覆与柱面结对应的第二导电类型基区；与第二导电类型场限环掺杂扩散区对应的第二导电类型场限环位于所述第二导电类型场限环掺杂扩散区内，利用第二导电类型柱面结掺杂区扩展柱面结区域的电场，改变电场分布，实现柱面结的更高耐压；利用第二导电类型场限环掺杂扩散区扩散正对应第二导电类型场限环的电场，改变电场分布，实现终端更高耐压，即能有效提高终端的击穿电压，与现有工艺与兼容，提高功率器件的可靠性。
附图说明
图1为现有无场限环的终端结构。
图2为本实用新型终端结构的一种实施示意图。
图3为本实用新型终端结构的另一种实施示意图。
图4为本实用新型终端结构耐压时的电场分布示意图。
附图标记说明：1-N型衬底、2-背面金属层、3-截止环金属场板、4-N+截止环、5-柱面结、6-平面结、7-绝缘介质层、8-耐压第一等势线、9-主结、10-源极金属、11-场限环金属场板、12-P+场限环、13-P型柱面结掺杂区、14-P型场限环掺杂扩散区、15-耐压第二等势线、16-P型基区。
具体实施方式
下面结合具体附图和实施例对本实用新型作进一步说明。
如图2和图3所示：为了能有效提高终端的击穿电压，提高功率器件的可靠性，以第一导电类型为N型，第二导电类型为P型为例，本实用新型包括N型衬底1以及设置于所述N型衬底1内的主结9，所述主结9包括柱面结5；
在N型衬底1内设置与柱面结5适配的P型柱面结掺杂区13，所述P型柱面结掺杂区13在N型衬底1内包覆与柱面结5相对应的P型基区16，且P型柱面结掺杂区13的底部位于柱面结5的下方。
具体地，N型衬底1可以采用现有常用的衬底类型，如为硅衬底等，N型衬底1的类型等可以根据需要选择，以能满足实际的应用需求为准。由上述说明可知，在N型衬底1正面的中心区设置元胞结构，所述终端结构位于元胞结构的外圈，元胞结构、终端结构的具体作用以及工作配合均与现有相一致。
在N型衬底1内设置主结9，一般地，主结9位于元胞结构与终端结构的结合部，主结9为邻近终端结构的P型基区16与正下方邻接的N型衬底1形成的PN结，主结9一般包括平面结6以及与所述平面结6邻接的柱面结5，平面结6与元胞结构对应，柱面结5位于平面结6与终端结构之间。一般地，与柱面结5对应的P型基区16呈弧形，主结9内柱面结5、平面结6的具体情况与现有相一致，具体可以参考图1以及上述说明，此处不再详述。
由上述说明可知，柱面结5的耐压低于平面结6的耐压，为了能提高柱面结5的耐压，在N型衬底1内设置P型柱面结掺杂区13，P型柱面结掺杂区13与柱面结5对应，P型柱面结掺杂区13包覆P型基区16与柱面结5对应的弧形外壁，P型柱面结掺杂区13位于柱面结5的下方。
具体实施时，P型柱面结掺杂区13可以通过P型杂质离子注入得到，其中，所述P型柱面结掺杂区13的掺杂浓度小于P型基区16的掺杂浓度，第P型柱面结掺杂区13的横向宽度大于柱面结5的横向宽度。具体地，在设置P型柱面结掺杂区13后，形成阶梯掺杂分布，利用阶梯掺杂分布，能提高柱面结5的耐压；所述阶梯掺杂分布，具体是指同时柱面结5同时存在两种不同掺杂浓度的区域。P型柱面结掺杂区13的掺杂浓度小于P型基区16的掺杂浓度，且在耐压时，P型柱面结掺杂区13处于耗尽状态。
所述横向宽度，具体是指垂直N型衬底1的正面指向所述N型衬底1背面方向的宽度。P型柱面结掺杂区13的横向宽大与柱面结5的横向宽度后，即能使得P型柱面结掺杂区13能对与柱面结5对应的P型基区16有效包覆。图2和图3中示出了P型柱面结掺杂区13与平面结6对应的情况，即P型柱面结掺杂区13会与平面结6交叠，当然，在柱面结5的外侧也存在P型柱面结掺杂区13。
综上，在主结9内设置P型柱面结掺杂区13后，利用P型柱面结掺杂区13形成阶梯掺杂分布，在主结9耐压时，具有更大的曲率半径，从而可以更有效的扩展电场，提高耐压能力。
一般地，对功率器件，P型基区16贯通元胞结构，P型基区16在元胞结构内的具体作用与现有相一致。主结9内的P型基区16与N型衬底1上方的源极金属10欧姆接触。源极金属10与主结9内P型基区16的结合部与平面结6对应，柱面结5通过支撑于N型衬底1正面的绝缘介质层7与源极金属10隔离。利用源极金属10能形成功率器件的源电极，具体形成源电极的方式等与现有相一致，具体为本技术领域人员所熟知，此处不再赘述。
为了能提高耐压，在N型衬底1的终端区域内设置若干P+场限环12，所述P+场限环12环绕包围主结9。
在功率器件的俯视平面上，P+场限环12呈环状，P+场限环12环绕包围元胞结构，也即环绕包围主结9。终端结构内P+场限环12的数量可以根据需要选择，具体以能满足实际需要为准，图2和图3中示出了设置三个P+场限环12的情况。P+场限环12的作用与现有相一致，此处不再详述。
具体实施时，任一P+场限环12均与一场限环金属场板11欧姆接触，所述场限环金属场板11位于N型衬底1正面的上方，并支撑在N型衬1底正面上的绝缘介质层7上。具体地，P+场限环12均与一场限环金属场板11欧姆接触，场限环金属场板11支撑在绝缘介质层7上，为了能实现P+场限环12与场限环金属场板11的欧姆接触，可以对绝缘介质层7进行接触孔刻蚀，以在刻蚀后，制备得到的场限环金属场板11可实现与相应的P+场限环12欧姆接触。绝缘介质层7可以采用现有常用的形式，如可以为二氧化硅层或氮化硅层，绝缘介质层7覆盖在N型衬底1的正面。当然，在具体实施时，P+场限环12还可以不与场限环金属场板11欧姆接触，具体可以根据需要选择。
进一步地，还包括设置于N型衬底1内的P型场限环掺杂扩散区组，所述P型场限环掺杂扩散区组包括若干P型场限环掺杂扩散区14，P型场限环扩散区组内P型场限环掺杂扩散区14的数量不多于N型衬底1内P+场限环12的数量，其中，一P型场限环掺杂扩散区14与一P+场限环12正对应；
对任一P型场限环掺杂扩散区14以及与所述P型场限环掺杂扩散区14正对应的P+场限环12，所述P+场限环12位于所述P型场限环掺杂扩散区14内。
为了能进一步提高终端耐压，在N型衬底1内设置P型场限环掺杂扩散区组，当然，所述P型场限环掺杂扩散区组需要分布于终端区域。P型场限环掺杂扩散区组内包括若干P型场限环掺杂扩散区14，P型场限环掺杂扩散区14的数量不多于P+场限环12的数量，但一P型场限环掺杂扩散区14仅与一P+场限环12对应，当P型场限环掺杂扩散区14的数量少于P+场限环12的数量时，即存在未与P型场限环掺杂扩散区14对应的P+场限环12，当P型场限环掺杂扩散区14的数量与P+场限环12的数量一致时，则P型场限环掺杂扩散区14与P+场限环12呈一一对应。
图2中示出了P型场限环掺杂扩散区组内仅设置一个P型场限环掺杂扩散区14的情况，所述P型场限环掺杂扩散区14与邻近柱面结5的P+场限环12对应，当然，所述P型场限环掺杂扩散区14还可以与其他的P+场限环12对应，与其他P+场限环12对应的情况可以参考图2的示意，此处不再一一举例说明。图3中示出了P型场限环掺杂扩散区组内仅设置三个P型场限环掺杂扩散区14的情况，所述P型场限环掺杂扩散区14与P+场限环12呈一一对应。
具体实施时，对任一P型场限环掺杂扩散区14，与一P+场限环12对应时，所述P+场限环12位于所正对应的P型场限环掺杂扩散区14内，即利用P型场限环掺杂扩散区14对P+场限环12进行包裹，P型场限环掺杂扩散区14的深度以及横向宽度均大于所正对应的P+场限环12。
进一步地，所述P型场限环掺杂扩散区14的掺杂浓度小于P+场限环12的掺杂浓度。具体实施时，当一P+场限环12与一P型场限环掺杂扩散区14对应时，则利用P型场限环掺杂扩散区14以及位于所述P型场限环掺杂扩散区14内的P+场限环12形成阶梯掺杂场限环，而未与P型场限环掺杂扩散区14对应的P+场限环12形成突变掺杂场限环。具体地，形成阶梯掺杂场限环的情况与上述阶梯掺杂分布的情况类似，即同时存在两种不同的掺杂浓度；在耐压时，P型场限环掺杂扩散区14处于耗尽状态。
具体实施时，P型场限环掺杂扩散区14以及P型柱面结掺杂区13一般可通过离子注入工艺制备得到，具体制备得到P型场限环掺杂扩散区14以及P型柱面结掺杂区13的条件以及过程均可根据实际需要选择，以能制备得到所需的P型场限环掺杂扩散区14以及P型柱面结掺杂区13为准，具体为本技术领域人员所熟知，此处不再赘述。
一般地，P型场限环掺杂扩散区14以及P型柱面结掺杂区13可通过工艺步骤制备得到，此时，所述P型场限环掺杂扩散区14的结深与P型柱面结掺杂区13在N型衬底1内的结深相一致。当然，P型场限环掺杂扩散区14以及P型柱面结掺杂区13还可通过不同的工艺步骤制备得到，采用不同的工艺步骤是，P型场限环掺杂扩散区14以及P型柱面结掺杂区13相应的结深可以根据需要选择，以能满足上述P型场限环掺杂扩散区14以及P型柱面结掺杂区13相对应的需要配合为准，此处不再赘述。
进一步地，在N型衬底1内还设置N+场截止环4，所述N+场截止环4与N型衬底1上方的截止环金属场板3欧姆接触。
本实用新型实施例中，N+场截止环4位于终端结构的外圈，N+场截止环4环绕P+场限环12。N+场截止环4与N型衬底1上方的截止环金属场板3欧姆接触，截止环金属场板3也支撑在绝缘介质层7上，可通过刻蚀得到接触孔的方式实现截止环金属场板3与N+场截止环4的欧姆接触。
进一步地，还包括设置于N型衬底1背面的背面电极结构。本实用新型实施例中，背面电极结构可以根据需要选择，如对于功率器件，可以通过背面电极结构形成功率器件的集电极或漏电极，背面电极结构的具体作用等与现有相一致。图2和图3中，示出了背面电极结构的一种具体实施情况，即在N型衬底1的背面仅设置一背面金属层2，背面金属层2与N型衬底1欧姆接触；具体实施时，背面电极结构的具体情况可以根据需要选择。
对图3所示的终端结构，沿着图中AB线和CD线的位置，假设两位置同时击穿，那么电场分布曲线如图4所示，图4中，横坐标为耗尽区宽度，纵坐标为电场强度。根据半导体理论可知，临界击穿电场的强度是基本相同，同时由于N型衬底1内漂移区掺杂相同，因此，电场沿着耗尽区扩展方向降低的斜率一致，而电场和坐标轴围成的面积就是阻断最大耐压，从图4可以看出，沿着AB切线电场分布与横坐标所围成的面积是明显小于沿着CD切线与横坐标围城的面积的；图4中的CD线位置为P型柱面结掺杂区13与平面结6的交叠区域，此处形成了阶梯掺杂分布的平面结6，即采用阶梯掺杂分布的平面结6击穿电压是大于采用突变结掺杂分布的平面结6耐压。
采用阶梯掺杂结构以后，柱面结5的耐压也会同时得到显著提高，因此，采用阶梯掺杂分布后，终端耐压可以超过主结9内平面结6所在区域的最大击穿电压。由于元胞结构的最大耐压和平面结6的最大耐压基本相同，因此，具有阶梯掺杂场限环的终端耐压可以实现大于元胞结构的击穿电压，在阻断状态下实现在元胞结构击穿。对于功率器件而言，元胞结构一般占据整个芯片的80％以上面积，击穿在元胞结构的情况下，功率器件可以实现均匀分布产生的热量，从而提高功率器件耐压的可靠性。
图3中，在设置P型场限环掺杂扩散区14后，终端耐压时，可得到耐压第二等势线15。具体实施时，通过阶梯掺杂场限环的终端结构可实现更高耐压，具体主要有两方面因素：一是阶梯掺杂场限环具有更大的曲率半径，从而可以更有效的扩展电场，二是阶梯掺杂场限环改变电场分布方式，从突变掺杂场限环的三角形电场分布变成了四边形电场分布，实现耐压更高。
Claims (10)
1.一种高可靠性场限环终端结构，包括第一导电类型衬底以及设置于所述第一导电类型衬底内的主结，所述主结包括柱面结；其特征是：
在第一导电类型衬底内设置与柱面结适配的第二导电类型柱面结掺杂区，所述第二导电类型柱面结掺杂区在第一导电类型衬底内包覆与柱面结相对应的第二导电类型基区，且第二导电类型柱面结掺杂区的底部位于柱面结的下方。
2.根据权利要求1所述的高可靠性场限环终端结构，其特征是：所述第二导电类型柱面结掺杂区的掺杂浓度小于第二导电类型基区的掺杂浓度，第二导电类型柱面结掺杂区的横向宽度大于柱面结的横向宽度；
耐压时，所述第二导电类型柱面结掺杂区处于耗尽状态。
3.根据权利要求1所述的高可靠性场限环终端结构，其特征是：在第一导电类型衬底的终端区域内设置若干第二导电类型场限环，所述第二导电类型场限环环绕包围主结。
4.根据权利要求3所述的高可靠性场限环终端结构，其特征是：还包括设置于第一导电类型衬底内的第二导电类型场限环掺杂扩散区组，所述第二导电类型场限环掺杂扩散区组包括若干第二导电类型场限环掺杂扩散区，第二导电类型场限环扩散区组内第二导电类型场限环掺杂扩散区的数量不多于第一导电类型衬底内第二导电类型场限环的数量，其中，一第二导电类型场限环掺杂扩散区与一第二导电类型场限环正对应；
对任一第二导电类型场限环掺杂扩散区以及与所述第二导电类型场限环掺杂扩散区正对应的第二导电类型场限环，所述第二导电类型场限环位于所述第二导电类型场限环掺杂扩散区内。
5.根据权利要求4所述的高可靠性场限环终端结构，其特征是：所述第二导电类型场限环掺杂扩散区的掺杂浓度小于第二导电类型场限环的掺杂浓度；
耐压时，所述第二导电类型场限环掺杂扩散区处于耗尽状态。
6.根据权利要求4所述的高可靠性场限环终端结构，其特征是：所述第二导电类型场限环掺杂扩散区的结深与第二导电类型柱面结掺杂区在第一导电类型衬底内的结深相一致。
7.根据权利要求4所述的高可靠性场限环终端结构，其特征是：任一第二导电类型场限环均与一场限环金属场板欧姆接触，所述场限环金属场板位于第一导电类型衬底正面的上方，并支撑在第一导电类型衬底正面上的绝缘介质层上。
8.根据权利要求1至7任一项所述的高可靠性场限环终端结构，其特征是：主结内的第二导电类型基区与第一导电类型衬底上方的源极金属欧姆接触。
9.根据权利要求1至7任一项所述的高可靠性场限环终端结构，其特征是：在第一导电类型衬底内还设置第一导电类型场截止环，所述第一导电类型场截止环与第一导电类型衬底上方的截止环金属场板欧姆接触。
10.根据权利要求1至7任一项所述的高可靠性场限环终端结构，其特征是：还包括设置于第一导电类型衬底背面的背面电极结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221610766.8U CN217544625U (zh) | 2022-06-24 | 2022-06-24 | 高可靠性场限环终端结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221610766.8U CN217544625U (zh) | 2022-06-24 | 2022-06-24 | 高可靠性场限环终端结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN217544625U true CN217544625U (zh) | 2022-10-04 |
Family
ID=83421255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202221610766.8U Active CN217544625U (zh) | 2022-06-24 | 2022-06-24 | 高可靠性场限环终端结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN217544625U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116779537A (zh) * | 2023-08-17 | 2023-09-19 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
-
2022
- 2022-06-24 CN CN202221610766.8U patent/CN217544625U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116779537A (zh) * | 2023-08-17 | 2023-09-19 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
| CN116779537B (zh) * | 2023-08-17 | 2023-11-14 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10396150B2 (en) | Vertical power transistor die with etched beveled edges for increasing breakdown voltage | |
| US9397154B2 (en) | Termination design by metal strapping guard ring trenches shorted to a body region to shrink termination area | |
| US8872264B2 (en) | Semiconductor device having a floating semiconductor zone | |
| US9093522B1 (en) | Vertical power MOSFET with planar channel and vertical field plate | |
| US20210343834A1 (en) | Trenched power device with segmented trench and shielding | |
| US5895951A (en) | MOSFET structure and fabrication process implemented by forming deep and narrow doping regions through doping trenches | |
| US8110869B2 (en) | Planar SRFET using no additional masks and layout method | |
| US7923804B2 (en) | Edge termination with improved breakdown voltage | |
| US8836015B2 (en) | Planar SRFET using no additional masks and layout method | |
| US9685523B2 (en) | Diode structures with controlled injection efficiency for fast switching | |
| EP3238260B1 (en) | Reverse-conducting semiconductor device | |
| US11049931B2 (en) | Semiconductor device | |
| TW201405774A (zh) | 用於高壓場平衡金屬氧化物場效應電晶體的端接結構及其製備方法 | |
| CN112234095B (zh) | 含有增强元胞设计的功率mosfet器件 | |
| EP1266406A2 (en) | Trench gate dmos field-effect transistor | |
| CN112071905B (zh) | 半导体器件的终端结构和绝缘栅双极型晶体管 | |
| CN217544625U (zh) | 高可靠性场限环终端结构 | |
| JP2000509916A (ja) | 電界効果により制御可能の半導体デバイス | |
| JP2019087730A (ja) | 半導体装置 | |
| US20090189240A1 (en) | Semiconductor device with at least one field plate | |
| CN107863378B (zh) | 超结mos器件及其制造方法 | |
| CN118431267A (zh) | 晶体管模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |