CN102130165B - Ldmos器件的源区及其制造方法 - Google Patents

Ldmos器件的源区及其制造方法 Download PDF

Info

Publication number
CN102130165B
CN102130165B CN 201010027292 CN201010027292A CN102130165B CN 102130165 B CN102130165 B CN 102130165B CN 201010027292 CN201010027292 CN 201010027292 CN 201010027292 A CN201010027292 A CN 201010027292A CN 102130165 B CN102130165 B CN 102130165B
Authority
CN
China
Prior art keywords
source region
ldmos
channel direction
end regions
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010027292
Other languages
English (en)
Other versions
CN102130165A (zh
Inventor
张帅
戚丽娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201010027292 priority Critical patent/CN102130165B/zh
Publication of CN102130165A publication Critical patent/CN102130165A/zh
Application granted granted Critical
Publication of CN102130165B publication Critical patent/CN102130165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种LDMOS器件的源区，呈哑铃状，包括矩形的中间区域和多边形的两端区域；所述源区的矩形中间区域沿沟道方向的宽度为a’；所述源区的多边形两端区域沿沟道方向的最小宽度为c’，垂直沟道方向的最小宽度为d’，c’≥a’，d’≥a’。本发明还公开了所述LDMOS的源区的制造方法。本发明将LDMOS器件的源区的两端区域从传统的半圆形变为多边形，这样在制造源区时，就不会出现离子注入的阴影效应，从而有利于提高LDMOS器件的击穿电压。

Description

LDMOS器件的源区及其制造方法
技术领域
本发明涉及一种LDMOS(1aterally diffused MOS，横向扩散MOS晶体管)器件。
背景技术
请参阅图1，这是现有的LDMOS的剖面示意图。在p型衬底10上具有n型埋层11，再往上则是n阱12。n阱12的深度通常大于2μm，也称为深n阱。n阱12中有多个隔离区13，这些隔离区13将n阱12中的n阱171和p阱172相互隔离。n阱171中具有n型重掺杂区181，作为LDMOS器件的漏极。p阱172中具有n型重掺杂区182和p型重掺杂区183，两者相连作为LDMOS器件的源极。p阱172即为LDMOS器件的源区。n阱12之上具有栅氧化层14，再往上为栅极15，作为LDMOS器件的栅极。栅氧化层14和栅极15两侧具有侧墙16。栅极15的下方包括隔离区13、n阱12和p阱172三个部分。
上述LDMOS的漂移区由n阱12和n阱171共同组成。但是n阱171的结构可以省略，此时漂移区则只由n阱12所组成。增加n阱171有利于提高LDMOS器件的击穿电压。
上述LDMOS中，将各部分结构的掺杂类型变为相反，也是可行的。图1所示的LDMOS为对称结构，实际器件并不要求一定为对称结构。
请参阅图2a，这是图1所示LDMOS的源区版图示意图。所述LDMOS的源区即p阱172，其总体呈狭长状，包括矩形的中间区域和半圆形的两端区域。其中矩形中间区域沿沟道方向的宽度为a’，半圆形两端区域沿沟道方向的宽度为b’，b’由最宽处的等于a’逐渐缩小为零。
请参阅图2b，这是图1所示LDMOS的有源区和栅极的版图示意图。其中有源区包括n阱171和n阱12。硅片表面除了n阱171和n阱12以外的区域均为隔离结构13。多晶硅栅极15的中间空出了一个狭长的、中间区域为矩形、两端区域为半圆形的空洞151。所述空洞151的矩形中间区域沿沟道方向的宽度为a，半圆形两端区域沿沟道方向的宽度为b，b由最宽处的等于a逐渐缩小为零。
LDMOS的源区即p阱172的制造方法为：
初始状态：硅片中已形成隔离结构13，隔离结构13之间即为有源区，有源区包括n阱171和n阱12。
第1步，先淀积一层多晶硅，通过光刻和刻蚀工艺形成多晶硅栅极15，从俯视角度看，其中间具有空洞151。所述空洞151呈狭长状，包括矩形的中间区域和半圆形的两端区域。
第2步，以多晶硅栅极15及其上的光刻胶为离子注入的阻挡层，以30～45度的大角度(与铅垂线之间的角度)进行离子注入工艺，此时所述空洞151以内的n阱12形成p阱172。
由于是倾斜角度的离子注入，p阱172的形状与所述空洞151一致，但p阱172的范围比所述空洞151略大即a’＞a，b’＞b。
请参阅图3，在最大注入角度为45度的离子注入工艺中，通常要求离子注入阻挡层与被注入层之间的高度差H≤离子注入阻挡层之间的间距D，否则就可能造成离子注入不均匀，这称为离子注入的阴影效应。
LDMOS器件中，为了缩小面积，所述空洞151的中间矩形区域沿沟道方向宽度a通常取最小值，即等于或略大于光刻胶20和多晶硅栅极15的总高度。可是在所述空洞151的两端半圆形区域，沿沟道方向的宽度b从最宽处等于a逐渐缩小至零。显然倾斜角度的离子注入工艺在所述空洞151两端区域中出现了离子注入的阴影效应，这会导致所形成的p阱172的两端掺杂不均匀，甚至出现薄弱之处，最终导致LDMOS器件的击穿电压受限。
发明内容
本发明所要解决的技术问题是提供一种LDMOS的源区，可以提高LDMOS器件的击穿电压。为此，本发明还要提供所述LDMOS的源区的制造方法。
为解决上述技术问题，本发明LDMOS的源区呈哑铃状，包括矩形的中间区域和多边形的两端区域；
所述源区的矩形中间区域沿沟道方向的宽度为a’；
所述源区的多边形两端区域沿沟道方向的最小宽度为c’垂直沟道方向的最小宽度为d’，c’≥a’，d’≥a’；
所述沟道方向为LDMOS器件的源区到漏区的方向。
所述LDMOS的源区的制造方法为：
第1步，在硅片表面淀积一层多晶硅，以光刻和刻蚀工艺对所述多晶硅进行刻蚀，形成多晶硅栅极；
所述多晶硅栅极的中间有空洞；所述空洞呈哑铃状，包括中间的矩形区域和两端的多边形区域；所述空洞的矩形中间区域沿沟道方向的宽度为a；所述空洞的多边形两端区域沿沟道方向的最小宽度为c，垂直沟道方向的最小宽度为d；c≥a，d≥a；
所述硅片中已形成隔离结构，隔离结构之间已形成有源区；
第2步，以所述多晶硅栅极为阻挡层，进行倾斜角度的离子注入，在所述空洞内的有源区形成LDMOS的源区。
本发明将多晶硅栅极的空洞从传统的狭长状变为哑铃状，并确保该空洞的两端区域沿沟道方向和垂直沟道方向的最小宽度。这样在制造LDMOS的源区时，在该空洞的两端区域就不会出现离子注入的阴影效应，因此形成的LDMOS器件的源区不会出现离子注入不均匀、也不会出现薄弱的情况，这有利于提高LDMOS器件的击穿电压。
附图说明
图1是现有的LDMOS的剖面示意图；
图2a现有的LDMOS的源区的版图示意图；
图2b是现有的LDMOS的有源区和栅极的版图示意图；
图3是离子注入的阴影效应的示意图；
图4a是本发明LDMOS的源区的版图示意图；
图4b是本发明LDMOS的有源区和栅极的版图示意图。
图中附图标记说明：
10为p型衬底；11为n型埋层；12为n阱；13为隔离区；14为栅氧化层；15为栅极；151为栅极的空洞；16为侧墙；171、173为n阱；172为p阱；181、182、184为n型重掺杂区；183为p型重掺杂区；20为光刻胶。
具体实施方式
下面以n型LDMOS为例对本发明进行介绍，本发明同样可适用于p型LDMOS，只需将n型LDMOS中各部分掺杂类型变为相反即可。
请参阅图4a，这是本发明LDMOS的源区的版图示意图。所述LDMOS的源区即p阱172，其总体呈哑铃状，包括矩形的中间区域和多边形的两端区域。其中矩形中间区域沿沟道方向的宽度为a’，即矩形的短边尺寸。多边形两端区域沿沟道方向的最小宽度为c’，最大宽度为e’，c’≥a’，1.5a’≤e’≤2a’。多边形两端区域垂直沟道方向的最小宽度为d’，最大宽度为f’，d’≥a’，1.5a’≤f’≤2a’。
本发明对LDMOS的源区的改进，是将其版图形状(从俯视角度看)的两端区域由半圆形改为多边形，且多边形两个方向上的最小尺寸都大于中间矩形区域的尺寸。
请参阅图4b，这是本发明LDMOS的有源区和栅极的版图示意图。其中有源区包括n阱171和n阱12。硅片表面除了n阱171和n阱12以外的区域均为隔离结构13。多晶硅栅极15的中间空出了一个哑铃状的、中间区域为矩形、两端区域为半圆形的空洞151。所述空洞151的矩形中间区域沿沟道方向的宽度为a，即矩形的短边尺寸。所述空洞151的多边形两端区域沿沟道方向的最小宽度为c，最大宽度为e，c≥a，1.5a≤e≤2a。所述空洞151的多边形两端区域垂直沟道方向的最小宽度为d，最大宽度为f，d≥a，1.5a≤f≤2a。
本发明对LDMOS的栅极的改进，是将其版图形状(从俯视角度看)中间空洞的两端区域由半圆形改为多边形，且多边形两个方向上的最小宽度都大于中间矩形区域的宽度。
图4a和图4b中，对源区的两端区域、多晶硅栅极的两端区域示意性地表示为八边形，本发明并不对此作出限定。任何多边形，只要其沿沟道方向的最小尺寸(宽度)和垂直沟道方向的最小尺寸(宽度)均大于源区或多晶硅栅极的中间区域的尺寸(宽度)即可。
所述LDMOS的源区的制造方法为：
初始状态：硅片中已形成隔离结构13，隔离结构13之间即为有源区，有源区包括n阱171和n阱12。
第1步，在硅片表面淀积一层多晶硅，以光刻和刻蚀工艺对所述多晶硅进行刻蚀，形成多晶硅栅极；
所述多晶硅栅极的中间有空洞；所述空洞呈哑铃状，包括中间的矩形区域和两端的多边形区域；所述矩形中间区域沿沟道方向的宽度为a；所述多边形两端区域沿沟道方向的最小宽度为c，垂直沟道方向的最小宽度为d；c≥a，d≥a；
第2步，以所述多晶硅栅极为阻挡层，进行倾斜角度的离子注入，在所述空洞内的有源区形成LDMOS的源区。
本发明将多晶硅栅极的空洞从传统的狭长状变为哑铃状，这样在制造LDMOS的源区时，在该空洞的两端区域就不会出现离子注入的阴影效应，因此形成的LDMOS器件的源区不会出现离子注入不均匀、也不会出现薄弱的情况，这有利于提高LDMOS器件的击穿电压。
由于是倾斜角度的离子注入，所形成的p阱172的形状与所述空洞151一致，但p阱172的范围比所述空洞151略大即a’＞a，c’＞c，d’＞d，e’＞e，f’＞f。
所述方法第2步中，倾斜角度的离子注入为30～45度角的离子注入，以铅垂线为角度基准。
综上所述，本发明通过将LDMOS的源区形状进行改变，确保了源区的制造质量。而新形状的源区，是通过对多晶硅栅极的版图形状进行调整实现的。

Claims (6)

1.一种LDMOS器件的源区，其特征是，所述源区呈哑铃状，包括矩形的中间区域和多边形的两端区域；
所述源区的矩形中间区域沿沟道方向的宽度为a’；
所述源区的多边形两端区域沿沟道方向的最小宽度为c’，垂直沟道方向的最小宽度为d’，c’≥a’，d’≥a’；
所述沟道方向为LDMOS器件的源区到漏区的方向。
2.根据权利要求1所述的LDMOS的源区，其特征是，所述源区的多边形两端区域沿沟道方向的最大宽度为e’，垂直沟道方向的最大宽度为f’，1.5a’≤e’≤2a’，1.5a’≤f’≤2a’。
3.根据权利要求1所述的LDMOS的源区，其特征是，所述源区的多边形两端区域为八边形。
4.如权利要求1所述的LDMOS的源区的制造方法，其特征是，包括如下步骤：
第1步，在硅片表面淀积一层多晶硅，以光刻和刻蚀工艺对所述多晶硅进行刻蚀，形成多晶硅栅极；
所述多晶硅栅极的中间有空洞；所述空洞呈哑铃状，包括中间的矩形区域和两端的多边形区域；所述空洞的矩形中间区域沿沟道方向的宽度为a；所述空洞的多边形两端区域沿沟道方向的最小宽度为c，垂直沟道方向的最小宽度为d；c≥a，d≥a；
所述硅片中已形成隔离结构，隔离结构之间已形成有源区；
第2步，以所述多晶硅栅极为阻挡层，进行倾斜角度的离子注入，在所述空洞内的有源区形成LDMOS的源区。
5.根据权利要求4所述的LDMOS的源区的制造方法，其特征是，所述方法第2步后形成的LDMOS的源区呈哑铃状，包括矩形的中间区域和多边形的两端区域；
所述源区的矩形中间区域沿沟道方向的宽度为a’；
所述源区的多边形两端区域沿沟道方向的最小宽度为c’，垂直沟道方向的最小宽度为d’；
a’＞a，c’＞c，d’＞d。
6.根据权利要求4所述的LDMOS的源区的制造方法，其特征是，所述方法第2步中，倾斜角度的离子注入为30～45度角的离子注入。
CN 201010027292 2010-01-18 2010-01-18 Ldmos器件的源区及其制造方法 Active CN102130165B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010027292 CN102130165B (zh) 2010-01-18 2010-01-18 Ldmos器件的源区及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010027292 CN102130165B (zh) 2010-01-18 2010-01-18 Ldmos器件的源区及其制造方法

Publications (2)

Publication Number Publication Date
CN102130165A CN102130165A (zh) 2011-07-20
CN102130165B true CN102130165B (zh) 2013-03-13

Family

ID=44268154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010027292 Active CN102130165B (zh) 2010-01-18 2010-01-18 Ldmos器件的源区及其制造方法

Country Status (1)

Country Link
CN (1) CN102130165B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659101A (zh) * 2015-02-10 2015-05-27 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
CN106033727B (zh) * 2015-03-10 2019-06-21 无锡华润上华科技有限公司 场效应晶体管的制作方法
CN107403836B (zh) * 2016-05-20 2020-10-13 北大方正集团有限公司 一种横向扩散金属氧化物半导体ldmos器件及版图
CN111627803B (zh) * 2020-06-11 2022-08-09 上海华虹宏力半导体制造有限公司 器件测试结构及其制造方法和测试方法
CN111640786B (zh) * 2020-06-12 2021-11-23 电子科技大学 一种具有多沟槽的ligbt器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0550015A1 (en) * 1991-12-30 1993-07-07 Texas Instruments Incorporated Lateral double diffused insulated gate field effect transistor and fabrication process
US5355006A (en) * 1991-09-09 1994-10-11 Sharp Kabushiki Kaisha Semiconductor memory device with source and drain limited to areas near the gate electrodes
CN101477999A (zh) * 2009-01-19 2009-07-08 电子科技大学 用于功率器件的具有界面电荷岛soi耐压结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355006A (en) * 1991-09-09 1994-10-11 Sharp Kabushiki Kaisha Semiconductor memory device with source and drain limited to areas near the gate electrodes
EP0550015A1 (en) * 1991-12-30 1993-07-07 Texas Instruments Incorporated Lateral double diffused insulated gate field effect transistor and fabrication process
CN101477999A (zh) * 2009-01-19 2009-07-08 电子科技大学 用于功率器件的具有界面电荷岛soi耐压结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP昭56-6471A 1981.01.23

Also Published As

Publication number Publication date
CN102130165A (zh) 2011-07-20

Similar Documents

Publication Publication Date Title
KR101962834B1 (ko) 반도체 초접합 전력 소자 및 그 제조방법
US8704300B1 (en) Semiconductor device and fabricating method thereof
CN102184944B (zh) 一种横向功率器件的结终端结构
KR101212476B1 (ko) 게이트로서 비대칭 스페이서를 갖는 ｌｄｍｏｓ 트랜지스터
CN104992978B (zh) 一种射频ldmos晶体管及其制造方法
CN102130165B (zh) Ldmos器件的源区及其制造方法
JP2006100824A (ja) トレンチ拡散領域を有する金属酸化物半導体デバイスおよびその形成方法
JP6618615B2 (ja) 横方向拡散金属酸化物半導体電界効果トランジスタ
CN108878534A (zh) 超结结构及其制造方法
US8723256B1 (en) Semiconductor device and fabricating method thereof
CN106298479B (zh) 一种功率器件的结终端扩展结构及其制造方法
KR101530579B1 (ko) 반도체 소자 및 이의 제조 방법
TWI706507B (zh) 改善了擊穿和耐用性的超級結拐角和端接結構及方法
CN101916783B (zh) 一种凹陷沟道的横向和纵向扩散型场效应晶体管及其制造方法
CN104103693A (zh) 一种u形沟槽的功率器件及其制造方法
US9947784B2 (en) High voltage lateral extended drain MOS transistor with improved drift layer contact
CN102694020B (zh) 一种半导体装置
CN114823532A (zh) 超级结器件的制造方法、超级结器件、芯片和电路
CN112530805B (zh) 横向双扩散金属氧化物半导体器件及制作方法、电子装置
US20040004258A1 (en) Semiconductor device
TWI517402B (zh) 半導體裝置及其製造方法
CN112786600B (zh) 三维存储器、电路芯片及其制备方法
US8963238B2 (en) Double diffused drain metal-oxide-semiconductor devices with floating poly thereon and methods of manufacturing the same
CN108110050B (zh) 金属氧化物半导体晶体管及其制作方法
CN107316816B (zh) 一种沟槽型功率器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.