CN107316816B - 一种沟槽型功率器件及其制作方法 - Google Patents

一种沟槽型功率器件及其制作方法 Download PDF

Info

Publication number
CN107316816B
CN107316816B CN201710564633.9A CN201710564633A CN107316816B CN 107316816 B CN107316816 B CN 107316816B CN 201710564633 A CN201710564633 A CN 201710564633A CN 107316816 B CN107316816 B CN 107316816B
Authority
CN
China
Prior art keywords
type
epitaxial layer
trench
type epitaxial
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710564633.9A
Other languages
English (en)
Other versions
CN107316816A (zh
Inventor
罗灿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuexin Semiconductor Technology Co.,Ltd.
Original Assignee
Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Yuexin Semiconductor Technology Co Ltd filed Critical Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority to CN201710564633.9A priority Critical patent/CN107316816B/zh
Publication of CN107316816A publication Critical patent/CN107316816A/zh
Application granted granted Critical
Publication of CN107316816B publication Critical patent/CN107316816B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Abstract

本发明提供了一种沟槽型功率器件及其制作方法。所述沟槽型功率器件的制作方法包括：在第一N型外延层表面制作氧化层，并在所述氧化层形成注入窗口；利用所述注入窗口进行P型注入，并在所述第一N型外延层形成P型埋层；在所述第一N型外延层表面形成第二N型外延层，其中所述第二N型外延层覆盖所述P型埋层；对所述第二N型外延层进行刻蚀，并在所述P型埋层的内侧和外侧分别形成主结沟槽和场限环沟槽；对所述沟槽进行P型注入，并在所述沟槽侧壁形成P型注入区域，其中所述主结沟槽和所述场限环沟槽的侧壁的P型注入区域与所述第二N型外延层分别形成所述沟槽型功率器件的主结和场限环。

Description

一种沟槽型功率器件及其制作方法
【技术领域】
本发明涉及半导体芯片制作技术领域，特别地，涉及一种沟槽型功率器件及其制作方法。
【背景技术】
沟槽型垂直双扩散场效应晶体管(VDMOS)的漏源两极分别在器件的两侧，使电流在器件内部垂直流通，其可以有效增加电流密度,改善额定电流，并且单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。
超结金属氧化物半导体场效应晶体管(MOSFET)的是利用复合缓冲层里面交替的N柱和P柱进行电荷补偿，使P区和N区相互耗尽,形成理想的平顶电场分布和均匀的电势分布，从而达到提高击穿电压并降低导通电阻的目的。如果超结MOSFET要达到理想的效果，其前提条件就是电荷平衡。因此，超结技术从诞生开始其制造工艺就是围绕如何制造电荷平衡的N柱和P柱进行的。目前常用的超结MOSFET使用的制造技术主要有以下几种：多次外延和注入技术、深槽刻蚀和填槽技术。
功率器件的最重要性能就是阻断高压，器件经过设计可以在PN结、金属-半导体接触界面吗、MOS界面的耗尽层上承受高压，随着外加电压的增大，耗尽层电场强度也会增大，最终超过材料极限出现雪崩击穿。在器件边缘耗尽区电场曲率增大，会导致电场强度比管芯内部大，在电压升高的过程中管芯边缘会早于管芯内部出现雪崩击穿，为了最大化器件的性能，需要在器件边缘设计分压结构，减少有源区(元胞区)边缘PN结的曲率，使耗尽层横向延伸，增强水平方向的耐压能力，使器件的边缘和内部同时发生击穿。截止环在分压结构和划片槽区域之间，分布在芯片的最外围，在高可靠性要求和模块封装的器件上是不可缺少的。
场限环技术是目前功率器件中最为普遍采用的分压结构之一。主结与场限环的间距、结深、环的宽度及环的个数都会影响到击穿电压的大小。如果间距选取的合适,使得主结与环结的电场强度同时达到临界击穿场强，则可以获得最高的击穿电压。一般情况下击穿电压随着环的个数的增加而增大,但并非线性增加。环的个数越多,占用芯片面积越大,设计时应考虑环个数与击穿电压大小。
目前超结器件常用的场限环结构的缺点是表面氧化层的界面电荷会对器件表面电势产生很大影响，影响分压效果，使击穿电压降低。同时P柱区域表面经过器件制造过程中多次热过程后离子浓度会降低，影响表面击穿强度，降低器件击穿电压，影响器件性能。
有鉴于此，有必要提供一种一种沟槽型功率器件及其制作方法，以解决现有技术存在的上述问题。
【发明内容】
本发明的其中一个目的在于为解决上述问题而提供一种沟槽型功率器件及其制作方法。
本发明提供的沟槽型功率器件的制作方法，包括：在第一N型外延层表面制作氧化层，并在所述氧化层形成注入窗口；利用所述注入窗口进行P型注入，并在所述第一N型外延层形成P型埋层；在所述第一N型外延层表面形成第二N型外延层，其中所述第二N型外延层覆盖所述P型埋层；对所述第二N型外延层进行刻蚀，并在所述P型埋层的内侧和外侧分别形成主结沟槽和场限环沟槽；对所述沟槽进行P型注入，并在所述沟槽侧壁形成P型注入区域，其中所述主结沟槽和所述场限环沟槽的侧壁的P型注入区域与所述第二N型外延层分别形成所述沟槽型功率器件的主结和场限环。
作为在本发明提供的沟槽型功率器件的制作方法的一种改进，在一种优选实施例中，所述在第一N型外延层表面制作氧化层，并在所述氧化层形成注入窗口的步骤包括：提供一个N型衬底，并在所述N型衬底表面形成第一N型外延层；对所述第一N型外延层表面进行氧化处理，以在所述第一N型外延层表面制作出氧化层；利用光刻胶作为掩膜，在所述氧化层刻蚀出所述注入窗口。
作为在本发明提供的沟槽型功率器件的制作方法的一种改进，在一种优选实施例中，在所述第一N型外延层表面形成第二N型外延层的步骤包括：去除所述第一N型外延层表面的氧化层和光刻胶；通过外延工艺在所述第一N型外延层表面进一步形成所述第二N型外延层，其中所述第二N型外延层形成之后所述P型埋层位于所述第二N型外延层的下方。
作为在本发明提供的沟槽型功率器件的制作方法的一种改进，在一种优选实施例中，还包括：以光刻胶作为掩膜并在所述光刻胶形成沟槽刻蚀窗口，其中所述沟槽刻蚀窗口包括位于所述P型埋层内侧的主结沟槽刻蚀窗口和位于所述P型埋层外侧的多个场限环沟槽刻蚀窗口。
作为在本发明提供的沟槽型功率器件的制作方法的一种改进，在一种优选实施例中，对所述第二N型外延层进行刻蚀的步骤包括：利用干法刻蚀工艺并通过所述沟槽刻蚀窗口对所述第二N型外延层进行刻蚀，从而在所述第二N型外延层形成与所述主结沟槽刻蚀窗口相对应的主结沟槽，以及与所述多个场限环沟槽刻蚀窗口相对应的多个场限环沟槽。
作为在本发明提供的沟槽型功率器件的制作方法的一种改进，在一种优选实施例中，对所述沟槽进行P型注入的步骤包括：在所述主结沟槽和所述场限环沟槽之后，利用垂直和倾斜注入工艺对所述主结沟槽和所述场限环沟槽分别进行P型注入，从而在所述主结沟槽和所述场限环沟槽的侧壁分别形成P型注入区域。
作为在本发明提供的沟槽型功率器件的制作方法的一种改进，在一种优选实施例中，还包括：在所述第二N型外延层表面形成介质层，所述介质层填充所述沟槽并使得所述第二N型外延层表面平整。
作为在本发明提供的沟槽型功率器件的制作方法的一种改进，在一种优选实施例中，
本发明提供的沟槽型功率器件，利用如上所述的方法制作而成，所述沟槽型功率器件包括有源区、分压区域和场限环区域，其中所述有源区包括所述沟槽型功率器件的主结；所述分压区域形成在所述有源区的外围，且其具有P型埋层，所述P型埋层位于所述主结的斜下方；所述场限环形成在所述分压区域的外侧，且其包括多个场限环。
作为在本发明提供的沟槽型功率器件的一种改进，在一种优选实施例中，所述P型埋层用于在横向、纵向和斜下方向同时降低所述主结边缘的电场强度，使击穿点从所述主结处转移。
作为在本发明提供的沟槽型功率器件的一种改进，在一种优选实施例中，所述P型埋层还用于与所述场限环配合来承担部分电压。
相较于现有技术，本发明提供的沟槽型功率器件及其制作方法通过在分压区域形成位于主结斜下方的所述P型埋层，相比于常规的场限环结构，所述P型埋层的最大优势在于能在横向、纵向和斜下方向同时降低所述主结边缘的电场强度，使击穿点从所述主结处转移；另一方面，采用P型埋层的同时结合场限环进一步承担电压，最终可以实现在较小的终端面积的情况下达到较高的耐压。采用上述结构的沟槽型功率器件能够消除表面积累的电场对分压结构的影响，最大化分压结构的作用，减少分压结构的面积，提高器件性能，并且有效降低器件制造成本。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1为本发明提供的沟槽型功率器件的一种实施例的剖面结构示意图；
图2为本发明提供的沟槽型功率器件的制作方法一种实施例的流程示意图；
图3为在图2的方法中在第一N型外延层制作氧化层并形成注入窗口的剖面结构示意图；
图4为在图3所示的注入窗口进行P型注入并形成P型埋层的剖面结构示意图；
图5为在图4所示的第一N型外延层表面形成第二N型外延层的剖面结构示意图；
图6为在图5所示的第二N型外延层形成沟槽刻蚀窗口的剖面结构示意图；
图7为通过图6所示的沟槽刻蚀窗口进行刻蚀并形成多个沟槽的剖面结构示意图；
图8为在图7所示的沟槽进行P型注入并形成P型注入区域的剖面结构示意图；
图9为在图8所示的第二N型外延层表面形成介质层的剖面结构示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明提供的沟槽型功率器件的制作方法可以应用于功率器件，比如沟槽型垂直双扩散场效应晶体管(VDMOS)的制造；更具体地，本发明实施例提供的沟槽型功率器件的制作方法主要涉及沟槽型功率器件的分压区域的制造方法，其余区域的制造方法不做特殊限制。
请参阅图1，其为本发明提供的沟槽型功率器件的一种实施例的局部剖面结构示意图。在本实施例中，所述沟槽型功率器件包括有源区、分压区域和场限环区域和划片道。所述有源区用于形成所述沟槽型功率器件的主结；所述分压区域设置在所述有源区的周围，并且所述分压区域采用采用结深较浅浓度较低的P型埋层与P型注入区域结合形成结终端扩展结构。所述场限环区域形成在所述分压区域的外围，其可以包括多个间隔设置的场限环，且所述划片道进一步设置在所述沟槽型功率器件的最外围区域。
本发明实施例提出的沟槽型功率器件在所述有源区的主结外围的分压区域(具体可以为所述主结的斜下方区域)制作一层P型埋层，当所述主结加高压时，其耗尽区将向N型外延区域扩展，当扩展到所述P型埋层时，空穴将从浓度高的P型埋层向浓度低的N型扩散层进行扩散，留下了带负电荷电离受主杂质。所述带负电荷的电离受主杂质可以吸引其周围的带正电荷的电离施主杂质，这就分摊了原本集中于所述主结边缘的电力线。
因此，相比于常规的场限环结构，所述P型埋层的最大优势在于能在横向、纵向和斜下方向同时降低结边缘的电场强度，使击穿点从所述主结处转移；另一方面，采用P型埋层的同时结合场限环进一步承担电压，最终可以实现在较小的终端面积的情况下达到较高的耐压。采用上述结构的沟槽型功率器件能够消除表面积累的电场对分压结构的影响，最大化分压结构的作用，减少分压结构的面积，提高器件性能，并且有效降低器件制造成本。
请参阅图2，其为本发明提供的沟槽型功率器件的制作方法一种实施例的流程示意图。所述沟槽型功率器件的制作方法主要包括以下步骤：
步骤S1，在第一N型外延层表面制作氧化层，并在所述氧化层形成注入窗口；
请参阅图3，在步骤S1中，首先提供一个N型衬底，并在所述N型衬底表面形成第一N型外延层；接着，对所述第一N型外延层表面进行氧化处理，以在所述第一N型外延层表面制作出一层氧化层，所述氧化层可以具体为二氧化硅层。在所述氧化层形成之后，利用光刻胶作为掩膜并在所述氧化层刻蚀出注入窗口，其中所述注入窗口可以通过湿法刻蚀工艺来形成。
步骤S2，利用所述注入窗口进行P型注入，并在所述第一N型外延层形成P型埋层；
请参阅图4，在所述注入窗口形成之后，利用所述注入窗口对所述第一N型外延层进行P型注入，从而在所述第一N型外延层形成P型埋层。其中，应当理解的是，所述P型埋层的具体位置是由所述注入窗口的位置决定的，因此在步骤S1制作所述注入窗口的时候，需要设计好所述注入窗口的位置，以便于最终在步骤S2形成的P型埋层是位于所述沟槽型功率器件的分压区域。
步骤S3，在所述第一N型外延层表面形成第二N型外延层，其中所述第二N型外延层覆盖所述P型埋层；
请参阅图5，在所述P型埋层形成之后，首先去除所述第一N型外延层表面的氧化层和光刻胶，并且，通过外延工艺在所述第一N型外延层表面进一步形成第二N型外延层；所述第二N型外延层制作完成之后便覆盖所述P型埋层，使得所述P型埋层被“埋藏”在所述第二N型外延层的下方。
步骤S4，以光刻胶作为掩膜并在所述光刻胶形成沟槽刻蚀窗口，其中所述沟槽刻蚀窗口包括位于所述P型埋层内侧的主结沟槽刻蚀窗口和位于所述P型埋层外侧的多个场限环沟槽刻蚀窗口；
请参阅图6，在所述第二N型外延层形成之后，在步骤S4中，首先在所述第二N型外延层表面重新涂覆光刻胶，并且，以所述光刻胶作为掩膜来形成多个沟槽刻蚀窗口。所述沟槽刻蚀窗口主要用于在所述第二N型外延层进行沟槽刻蚀，因此，在具体实施例中，所述沟槽刻蚀窗口可以具体包括用于进行主结沟槽刻蚀的主结沟槽刻蚀窗口，以及用于进行场限环沟槽刻蚀的多个场限环沟槽刻蚀窗口。其中，所述主结沟槽刻蚀窗口位于所述P型埋层的内侧，而所述多个场限环沟槽刻蚀窗口依次排列在所述P型埋层的外侧，且所述主结沟槽刻蚀窗口的开口尺寸大于所述场限环沟槽刻蚀窗口。
步骤S5，通过所述沟槽刻蚀窗口对所述第二N型外延层进行刻蚀，并分别形成相应的沟槽，其中所述沟槽包括主结沟槽和场限环沟槽；
请参阅图7，在步骤S5中，利用干法刻蚀工艺并通过所述沟槽刻蚀窗口对所述第二N型外延层进行刻蚀，从而在所述第二N型外延层形成与所述主结沟槽刻蚀窗口相对应的主结沟槽，以及与所述多个场限环沟槽刻蚀窗口相对应的多个场限环沟槽。其中，所述主结沟槽和所述场限环沟槽的位置由其相应的主结沟槽刻蚀窗口和场限环沟槽刻蚀窗口决定，因此二者分别位于所述P型埋层的内侧和所述P型埋层的外侧。
步骤S6，对所述沟槽进行P型注入，并在所述沟槽侧壁形成P型注入区域；
请参阅图8，在所述主结沟槽和所述场限环沟槽之后，利用垂直和倾斜注入工艺对所述主结沟槽和所述场限环沟槽分别进行P型注入，从而在所述主结沟槽和所述场限环沟槽的侧壁分别形成P型注入区域。其中，所述主结沟槽侧壁的P型注入区域与所述第二N型外延层形成所述沟槽型功率器件的主结，而所述场限环沟槽侧壁的P型注入区域与所述第二N型外延层形成所述沟槽型功率器件的多个场限环。
步骤S7，在所述第二N型外延层表面形成介质层，所述介质层填充所述沟槽并使得所述第二N型外延层表面平整。
请参阅图9，在对所述第二N型外延层的沟槽进行P型离子注入完成之后，首先去除掉所述第二N型外延层表面的光刻胶，接着，在所述第二N型外延层表面形成介质层，所述介质层除了覆盖所述第二N型外延层表面以外，还同时填充到所述主结沟槽和所述场限环沟槽的内部，从而使得所述第二N型外延层表面平整。
在所述介质层形成之后，便可形成如图1所示的沟槽型功率器件的结构，具体地，所述P型埋层形成在所述沟槽型功率器件的分压区域的第一N型外延层，并位于所述主结的斜下方。所述场限环区域形成在具有所述P型埋层的分压区域的外侧，且其具体多个场限环，如图1和图9所示。
相较于现有技术，本发明提供的沟槽型功率器件及其制作方法通过在分压区域形成位于主结斜下方的所述P型埋层，相比于常规的场限环结构，所述P型埋层的最大优势在于能在横向、纵向和斜下方向同时降低所述主结边缘的电场强度，使击穿点从所述主结处转移；另一方面，采用P型埋层的同时结合场限环进一步承担电压，最终可以实现在较小的终端面积的情况下达到较高的耐压。采用上述结构的沟槽型功率器件能够消除表面积累的电场对分压结构的影响，最大化分压结构的作用，减少分压结构的面积，提高器件性能，并且有效降低器件制造成本。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。

Claims (5)

1.一种沟槽型功率器件的制作方法，其特征在于，包括：
在第一N型外延层表面制作氧化层，并在所述氧化层形成注入窗口；
利用所述注入窗口进行P型注入，并在所述第一N型外延层形成P型埋层；
在所述第一N型外延层表面形成第二N型外延层，其中所述第二N型外延层覆盖所述P型埋层；
对所述第二N型外延层进行刻蚀，并在所述P型埋层的内侧和外侧分别形成主结沟槽和场限环沟槽；
对所述沟槽进行P型注入，并在所述沟槽侧壁形成P型注入区域，其中所述主结沟槽和所述场限环沟槽的侧壁的P型注入区域与所述第二N型外延层分别形成所述沟槽型功率器件的主结和场限环；
还包括：
以光刻胶作为掩膜并在所述光刻胶形成沟槽刻蚀窗口，其中所述沟槽刻蚀窗口包括位于所述P型埋层内侧的主结沟槽刻蚀窗口和位于所述P型埋层外侧的多个场限环沟槽刻蚀窗口；
利用干法刻蚀工艺并通过所述沟槽刻蚀窗口对所述第二N型外延层进行刻蚀，从而在所述第二N型外延层形成与所述主结沟槽刻蚀窗口相对应的主结沟槽，以及与所述多个场限环沟槽刻蚀窗口相对应的多个场限环沟槽。
2.根据权利要求1所述的沟槽型功率器件的制作方法，其特征在于，所述在第一N型外延层表面制作氧化层，并在所述氧化层形成注入窗口的步骤包括：
提供一个N型衬底，并在所述N型衬底表面形成第一N型外延层；
对所述第一N型外延层表面进行氧化处理，以在所述第一N型外延层表面制作出氧化层；
利用光刻胶作为掩膜，在所述氧化层刻蚀出所述注入窗口。
3.根据权利要求1所述的沟槽型功率器件的制作方法，其特征在于，在所述第一N型外延层表面形成第二N型外延层的步骤包括：
去除所述第一N型外延层表面的氧化层和光刻胶；
通过外延工艺在所述第一N型外延层表面进一步形成所述第二N型外延层，其中所述第二N型外延层形成之后所述P型埋层位于所述第二N型外延层的下方。
4.根据权利要求1所述的沟槽型功率器件的制作方法，其特征在于，对所述沟槽进行P型注入的步骤包括：
在所述主结沟槽和所述场限环沟槽之后，利用垂直和倾斜注入工艺对所述主结沟槽和所述场限环沟槽分别进行P型注入，从而在所述主结沟槽和所述场限环沟槽的侧壁分别形成P型注入区域。
5.根据权利要求1所述的沟槽型功率器件的制作方法，其特征在于，还包括：
在所述第二N型外延层表面形成介质层，所述介质层填充所述沟槽并使得所述第二N型外延层表面平整。
CN201710564633.9A 2017-07-12 2017-07-12 一种沟槽型功率器件及其制作方法 Active CN107316816B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710564633.9A CN107316816B (zh) 2017-07-12 2017-07-12 一种沟槽型功率器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710564633.9A CN107316816B (zh) 2017-07-12 2017-07-12 一种沟槽型功率器件及其制作方法

Publications (2)

Publication Number Publication Date
CN107316816A CN107316816A (zh) 2017-11-03
CN107316816B true CN107316816B (zh) 2020-06-16

Family

ID=60177764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710564633.9A Active CN107316816B (zh) 2017-07-12 2017-07-12 一种沟槽型功率器件及其制作方法

Country Status (1)

Country Link
CN (1) CN107316816B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426520B1 (en) * 1999-08-11 2002-07-30 Dynex Semiconductor Limited Semiconductor device
CN105280723A (zh) * 2014-07-14 2016-01-27 西安永电电气有限责任公司 4H-SiC浮结结势垒肖特基二极管及其制备方法
CN105580139A (zh) * 2013-09-24 2016-05-11 丰田自动车株式会社 半导体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426520B1 (en) * 1999-08-11 2002-07-30 Dynex Semiconductor Limited Semiconductor device
CN105580139A (zh) * 2013-09-24 2016-05-11 丰田自动车株式会社 半导体装置
CN105280723A (zh) * 2014-07-14 2016-01-27 西安永电电气有限责任公司 4H-SiC浮结结势垒肖特基二极管及其制备方法

Also Published As

Publication number Publication date
CN107316816A (zh) 2017-11-03

Similar Documents

Publication Publication Date Title
US7687851B2 (en) High density trench MOSFET with reduced on-resistance
US8415711B2 (en) Semiconductor device and method for manufacturing the same
CN107316899B (zh) 半超结器件及其制造方法
US10505033B2 (en) Electronic device of vertical MOS type with termination trenches having variable depth
US9837532B2 (en) Laterally diffused metal oxide semiconductor device and manufacturing method therefor
US8698237B2 (en) Superjunction LDMOS and manufacturing method of the same
CN106206735B (zh) Mosfet及其制造方法
CN107170688B (zh) 一种沟槽型功率器件及其制作方法
KR20140085141A (ko) 반도체 소자 및 그 제조 방법
US8575688B2 (en) Trench device structure and fabrication
JP2013069852A (ja) 半導体装置
CN108091684B (zh) 超结金属氧化物场效应晶体管
CN103000533B (zh) 自对准超结功率晶体管的制作方法
CN108091683B (zh) 半导体功率器件的超结结构及其制作方法
CN108598151B (zh) 能提高耐压能力的半导体器件终端结构及其制造方法
EP3158589A1 (en) Semiconductor device with composite trench and implant columns
CN107994067B (zh) 半导体功率器件、半导体功率器件的终端结构及其制作方法
CN108063159B (zh) 半导体功率器件的终端结构、半导体功率器件及其制作方法
US20180114831A1 (en) Laterally diffused metal oxide semiconductor field-effect transistor and manufacturing method therefor
US20190043982A1 (en) Transistor Device with Trench Edge Termination
CN114023821B (zh) 超级结器件及其制造方法
CN107316816B (zh) 一种沟槽型功率器件及其制作方法
US8421149B2 (en) Trench power MOSFET structure with high switching speed and fabrication method thereof
CN108110041B (zh) 半导体功率器件及其制作方法
CN107910361B (zh) 半导体器件的超结结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200521

Address after: 510000 room 701, No. 333, jiufo Jianshe Road, Zhongxin Guangzhou Knowledge City, Guangzhou City, Guangdong Province (self declaration)

Applicant after: Guangzhou Yuexin Semiconductor Technology Co.,Ltd.

Address before: 341600 Jiangxi Province Ganzhou Xinfeng County Jiading Town Vegetable Market BS54

Applicant before: Luo Can

GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 510000 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong

Patentee after: Yuexin Semiconductor Technology Co.,Ltd.

Address before: 510000 room 701, No. 333, jiufo Jianshe Road, Zhongxin Guangzhou Knowledge City, Guangzhou City, Guangdong Province (self declaration)

Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd.