CN204857734U - 一种超结终端的vdmos结构 - Google Patents
一种超结终端的vdmos结构 Download PDFInfo
- Publication number
- CN204857734U CN204857734U CN201520597666.XU CN201520597666U CN204857734U CN 204857734 U CN204857734 U CN 204857734U CN 201520597666 U CN201520597666 U CN 201520597666U CN 204857734 U CN204857734 U CN 204857734U
- Authority
- CN
- China
- Prior art keywords
- silicon substrate
- type semiconductor
- region
- semiconductor post
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本实用新型涉及半导体器件技术领域，一种超结终端的VDMOS结构，包括硅衬底和设置在硅衬底上的漂移区；所述的漂移区包括有源区和围绕在有源区四周区域的终端区；所述的有源区上设置有阱区和源区，所述终端区沿其宽度和长度方向均设置有交替排列的P型半导体柱和N型半导体柱；硅衬底上表面的有源区设置有栅极G和源极S，硅衬底下表面设置有漏极D。有益效果：本实用新型采用超结结构能够协调好击穿电压和导通电阻之间的关系，P型半导体柱和N型半导体柱在终端区的宽度和长度方向交替排列，能够更好的达到电荷的平衡，提高耐压，减小导通电阻，减小终端区的面积，进一步的减小芯片面积，降低成本。
Description
技术领域
本实用新型涉及半导体器件技术领域，尤其涉及一种超结终端的VDMOS结构。
背景技术
VDMOS(垂直双扩散金属-氧化物半导体场效应晶体管)广泛应用于电力电子系统中，在理想的关态情况下，能够承受很高的电压，导通时具有较小的压降，较大的电流密度，且开关速度快，开关损耗小。然而，在实际上往往不能达到理想的性能。在高压应用领域内，传统的VDMOS需要增加漂移区的厚度和降低外延层的掺杂浓度来提高击穿电压，这势必会增大器件的导通电阻，增加功耗。超结概念是以关态时达到电荷平衡为基础，采用交叠的P型半导体柱和N型半导体柱组成器件的漂移区。因此，超结的阻断能力对P型半导体柱和N型半导体柱间电荷的不平衡非常敏感，这给器件制造带来了很大的挑战和风险。
实用新型内容
本实用新型的目的在于解决VDMOS的击穿电压与导通电阻之间的矛盾，在保证高耐压的同时具有低的导通电阻，同时减小芯片的面积，提出了一种特殊超结终端的VDMOS结构。本实用新型针对上述问题，提出了一种特殊超结终端的VDMOS结构，终端区沿其宽度和长度方向均设置有交替排列的P型半导体柱和N型半导体柱，能够更好地达到电荷平衡，既解决了击穿电压和导通电阻之间的矛盾，又减小了终端区所占面积，提高电流的处理能力，降低了成本。
本实用新型解决其技术问题所采用的技术方案是：一种超结终端的VDMOS结构，包括硅衬底和设置在硅衬底上的漂移区；所述的漂移区包括有源区和围绕在有源区四周区域的终端区；所述的有源区上设置有阱区和源区，所述终端区沿其宽度和长度方向均设置有交替排列的P型半导体柱和N型半导体柱；硅衬底上表面的有源区设置有栅极G和源极S，硅衬底下表面设置有漏极D。
进一步地，所述的硅衬底为N+硅衬底，所述漂移区为N-漂移区，所述阱区为P-阱区，所述的源区为N+源区。
作为上述方案的替代，所述的硅衬底为P型硅衬底，所述漂移区为P型漂移区，所述阱区为N-阱区，所述的源区为P+源区。
进一步地，所述的有源区为平面结构、沟槽结构或超结结构。
作为优选，所述终端区的P型半导体柱和N型半导体柱深度等于漂移区的厚度。
有益效果：本实用新型采用超结结构能够协调好击穿电压和导通电阻之间的关系，P型半导体柱和N型半导体柱在终端区的宽度和长度方向交替排列，能够更好的达到电荷的平衡，提高耐压，减小导通电阻，减小终端区的面积，进一步的减小芯片面积，降低成本。
附图说明
下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
图1是本实用新型超结终端VDMOS结构俯视图；
图2是本实用新型超结终端VDMOS结构剖面图。
其中:1.有源区，2.终端区，21.P型半导体柱，22.N型半导体柱，3.硅衬底，4.漂移区，5.阱区，6.源区。
具体实施方式
为使本实用新型的目的、技术方案更加清楚明白，下面结合附图和具体实施方式对本实用新型做进一步的描述。
实施例1
如图1所示，本实用新型VDMOS结构分为有源区1和终端区2两部分，终端区2围绕在有源区1四周，其中有源区1可以是平面结构、沟槽结构或者超结结构。本实用新型的终端区2设有P型半导体柱21和N型半导体柱22，其中P型半导体柱21和N型半导体柱22不仅在终端区2宽度方向交替排列，在终端区2长度方向也交替排列。
本实施例有源区1以超结结构为例，如图2所示，为本实用新型的剖面结构，其结构是在N+硅衬底上生长轻掺杂的N-漂移区，通过光刻刻蚀工艺在终端区2和有源区1挖出沟槽，用填槽工艺形成P型半导体柱21和N型半导体柱22，P型半导体柱21和N型半导体柱22深度度等于漂移区4厚度，光刻刻蚀多晶形成栅极G，离子注入形成P-阱区和N+源区，沉积金属Al，形成源极S，背面淀积金属Ti/Ni/Ag，形成漏极D。(若将硅衬底3替换为P型硅衬底，则漂移区相应为P型漂移区，阱区5为N-阱区，所述的源区6为P+源区)
本实用新型采用超结结构能够协调好击穿电压和导通电阻之间的关系，提高耐压，减小导通电阻。P型半导体柱21和N型半导体柱22在其宽度和长度方向均交替排列。与现有的只在其宽度方向交替排列或只在其长度方向交替排列的单一方向交替排列相比，终端区2从大面积的P型半导体柱21和N型半导体柱22交替排列变为小面积的P型半导体柱21和N型半导体柱22交替排列组合而成，其工艺更容易控制，工艺宽容度较高，可以从原来的2％增加到5％(即工艺偏差达到5％仍可以达到参数要求)，更容易达到电荷平衡，耐压可以提高10％，同时减小终端区2的面积，进一步的减小芯片面积，降低成本。
应当理解，以上所描述的具体实施例仅用于解释本实用新型，并不用于限定本实用新型。由本实用新型的精神所引伸出的显而易见的变化或变动仍处于本实用新型的保护范围之中。
Claims (5)
1.一种超结终端的VDMOS结构，其特征在于：包括硅衬底(3)和设置在硅衬底(3)上的漂移区(4)；所述的漂移区(4)包括有源区(1)和围绕在有源区(1)四周区域的终端区(2)；所述的有源区(1)上设置有阱区(5)和源区(6)，所述终端区(2)沿其宽度和长度方向均设置有交替排列的P型半导体柱(21)和N型半导体柱(22)；硅衬底(3)上表面的有源区(1)设置有栅极G和源极S，硅衬底(3)下表面设置有漏极D。
2.根据权利要求1所述的超结终端的VDMOS结构，其特征在于：所述的硅衬底(3)为N+硅衬底，所述漂移区(4)为N-漂移区，所述阱区(5)为P-阱区，所述的源区(6)为N+源区。
3.根据权利要求1所述的超结终端的VDMOS结构，其特征在于：所述的硅衬底(3)为P型硅衬底，所述漂移区(4)为P型漂移区，所述阱区(5)为N-阱区，所述的源区(6)为P+源区。
4.根据权利要求1所述的超结终端的VDMOS结构，其特征在于：所述的有源区(1)为平面结构、沟槽结构或超结结构。
5.根据权利要求1所述的超结终端的VDMOS结构，其特征在于：所述终端区(2)的P型半导体柱(21)和N型半导体柱(22)深度等于漂移区(4)的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520597666.XU CN204857734U (zh) | 2015-08-11 | 2015-08-11 | 一种超结终端的vdmos结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520597666.XU CN204857734U (zh) | 2015-08-11 | 2015-08-11 | 一种超结终端的vdmos结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204857734U true CN204857734U (zh) | 2015-12-09 |
Family
ID=54748260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520597666.XU Active CN204857734U (zh) | 2015-08-11 | 2015-08-11 | 一种超结终端的vdmos结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204857734U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111244151A (zh) * | 2018-11-29 | 2020-06-05 | 株洲中车时代电气股份有限公司 | 一种功率半导体器件超级结终端结构 |
-
2015
- 2015-08-11 CN CN201520597666.XU patent/CN204857734U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111244151A (zh) * | 2018-11-29 | 2020-06-05 | 株洲中车时代电气股份有限公司 | 一种功率半导体器件超级结终端结构 |
| CN111244151B (zh) * | 2018-11-29 | 2023-06-23 | 株洲中车时代半导体有限公司 | 一种功率半导体器件超级结终端结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2007133426A2 (en) | Enhancing schottky breakdown voltage (bv) without affecting an integrated mosfet-schottky device layout | |
| CN102751332B (zh) | 耗尽型功率半导体器件及其制造方法 | |
| CN109686781B (zh) | 一种多次外延的超结器件制作方法 | |
| CN113838937A (zh) | 一种深槽超结mosfet功率器件及其制备方法 | |
| CN103117302A (zh) | Fs型igbt器件的背面结构 | |
| CN116110944A (zh) | 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 | |
| CN115881797A (zh) | 一种碳化硅器件及其制备方法 | |
| CN108091685A (zh) | 一种提高耐压的半超结mosfet结构及其制备方法 | |
| CN103515443B (zh) | 一种超结功率器件及其制造方法 | |
| CN109713029B (zh) | 一种改善反向恢复特性的多次外延超结器件制作方法 | |
| CN103236439B (zh) | 一种新型结构的vdmos器件及其制造方法 | |
| CN106783620A (zh) | 抗emi的超结vdmos器件结构及其制备方法 | |
| CN103681811A (zh) | 一种非完全发射区的绝缘栅双极晶体管及其制备方法 | |
| CN110518060B (zh) | 横向变掺杂结终端结构 | |
| CN204857734U (zh) | 一种超结终端的vdmos结构 | |
| CN105206674A (zh) | 一种超结终端的vdmos结构 | |
| CN109461769B (zh) | 一种沟槽栅igbt器件结构及其制作方法 | |
| CN102097481B (zh) | P型超结横向双扩散金属氧化物半导体管 | |
| CN103730355B (zh) | 一种超结结构的制造方法 | |
| CN102522338B (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
| CN107731908B (zh) | 提高耐压的屏蔽栅mosfet结构及其制备方法 | |
| CN111326585A (zh) | 半导体超结功率器件 | |
| CN206116403U (zh) | 一种优化开关特性的超结半导体器件 | |
| CN109256428A (zh) | 一种鳍式超结功率半导体晶体管及其制备方法 | |
| CN201904341U (zh) | P型超结横向双扩散金属氧化物半导体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |