CN115602722B - 绝缘栅双极型晶体管的终端耐压调整方法 - Google Patents
绝缘栅双极型晶体管的终端耐压调整方法 Download PDFInfo
- Publication number
- CN115602722B CN115602722B CN202211481979.XA CN202211481979A CN115602722B CN 115602722 B CN115602722 B CN 115602722B CN 202211481979 A CN202211481979 A CN 202211481979A CN 115602722 B CN115602722 B CN 115602722B
- Authority
- CN
- China
- Prior art keywords
- terminal
- bipolar transistor
- rings
- insulated gate
- gate bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 238000003466 welding Methods 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 16
- 239000000463 material Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请公开了一种绝缘栅双极型晶体管，该绝缘栅双极型晶体管包括半导体衬底、有源区和终端区，其中，有源区和终端区均设置于半导体衬底上，终端区环绕有源区设置，终端区包括至少两个终端环，终端环上设置有压焊点，相邻的两个终端环相互独立或通过压焊点相互连接。本方案可以在不重新进行流片制作的前提下对绝缘栅双极型晶体管的终端耐压进行灵活调整。
Description
技术领域
本申请涉及半导体技术领域，具体涉及一种绝缘栅双极型晶体管。
背景技术
绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，IGBT）是一种MOS场效应晶体管和双极型晶体管复合的新型电力电子器件。它既有MOSFET易于驱动，控制简单的优点，又有功率晶体管导通压降低，通态电流大，损耗小的优点，已成为现代电力电子电路中的核心电子元器件之一，广泛地应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。
而作为高压器件使用的绝缘栅双极型晶体管，通常需要在芯片外围设计终端区，为整个器件提供终端耐压。在实际应用中，由于终端环个数、宽度、间距和结深等参数均已固定，每个绝缘栅双极型晶体管具有固定的终端耐压。
目前，通常需要重新进行流片制作来实现对绝缘栅双极型晶体管终端耐压的调整，无法在不重新进行流片制作的前提下对绝缘栅双极型晶体管的终端耐压进行灵活调整。
发明内容
本申请提供了一种绝缘栅双极型晶体管，可以在不重新进行流片制作的前提下对绝缘栅双极型晶体管的终端耐压进行灵活调整。
本申请提供了一种绝缘栅双极型晶体管，包括：
半导体衬底；
有源区，所述有源区设置于所述半导体衬底上；
终端区，所述终端区设置于所述半导体衬底上，且环绕所述有源区设置，所述终端区包括至少两个终端环，所述终端环上设置有压焊点，相邻的两个所述终端环相互独立或通过所述压焊点相互连接。
在本申请提供的绝缘栅双极型晶体管中，相邻的两个所述终端环上的所述压焊点相互交错设置。
在本申请提供的绝缘栅双极型晶体管中，相邻的两个所述终端环上的所述压焊点之间的间距为50μm~100μm。
在本申请提供的绝缘栅双极型晶体管中，所述终端环和所述压焊点之间具有介电层，所述介电层上设置有接触孔，所述压焊点和所述终端环通过所述接触孔连接。
在本申请提供的绝缘栅双极型晶体管中，所述压焊点为矩形，所述压焊点的长和宽为20μm~100μm。
在本申请提供的绝缘栅双极型晶体管中，所述终端环的宽度为5μm~50μm。
在本申请提供的绝缘栅双极型晶体管中，相邻的两个所述终端环之间的环间距为5μm~50μm。
在本申请提供的绝缘栅双极型晶体管中，所述半导体衬底具有第一导电类型，所述终端环具有第二导电类型。
在本申请提供的绝缘栅双极型晶体管中，所述的第一导电类型为P型，所述第二导电类型为N型；或所述第一导电类型为N型，所述第二导电类型为P型。
在本申请提供的绝缘栅双极型晶体管中，所述半导体衬底为硅衬底。
综上，本申请提供的绝缘栅双极型晶体管包括半导体衬底、有源区和终端区。其中，所述有源区和所述终端区均设置于所述半导体衬底上，所述终端区环绕所述有源区设置，所述终端区包括至少两个终端环，所述终端环上设置有压焊点，相邻的两个所述终端环相互独立或通过所述压焊点相互连接。本方案可以通过调整相邻的两个终端环上的压焊点之间的连接关系，对有效终端环的个数进行调整，从而实现在不重新进行流片制作的前提下对绝缘栅双极型晶体管的终端耐压进行灵活调整的目的。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的绝缘栅双极型晶体管的结构示意图。
图2是图1中A所示部位的第一放大结构示意图。
图3是图1中A所示部位的第二放大结构示意图。
图4是图1中A所示部位的第三放大结构示意图。
图5是图1中A所示部位的第四放大结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”、“部件”或者“单元”可以混合地使用。
在本申请的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
以下将通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是，以下实施例的描述顺序不作为对实施例优先顺序的限定。
作为高压器件使用的绝缘栅双极型晶体管，通常需要在芯片外围设计终端区，为整个器件提供终端耐压。在实际应用中，由于终端环个数、宽度、间距和结深等参数均已固定，每个绝缘栅双极型晶体管具有固定的终端耐压。
目前，通常需要重新进行流片制作来实现对绝缘栅双极型晶体管终端耐压的调整，无法在不重新进行流片制作的前提下对绝缘栅双极型晶体管的终端耐压进行灵活调整。
基于此，本申请实施例提供了一种绝缘栅双极型晶体管，如图1所示，图1是本申请实施例提供的绝缘栅双极型晶体管的结构示意图，该绝缘栅双极型晶体管可以包括半导体衬底10、有源区20和终端区30。
其中，该半导体衬底10的材料可以采用单晶硅、碳化硅、砷化镓、磷化铟或锗硅等材料，半导体衬底10的材料还可以是锗硅、Ⅲ-Ⅴ族元素化合物、碳化硅或其叠层结构，或绝缘体上硅结构，也可以是金刚石衬底或本领域技术人员公知的其他半导体材料衬底，例如，可以在单晶硅中注入P原子形成N型导电的半导体衬底10，也可以在单晶硅中注入B原子形成P型导电的半导体衬底10。在本申请实施例中，该半导体衬底10为硅衬底。
其中，该有源区20设置于半导体衬底10上。该有源区20可以包括栅极氧化层、栅极结构、漂移区、沟道区、源区、漏区、浅槽隔离结构、源极引线焊接区和栅极引线焊接区等器件结构。
在一些实施例中，该栅极结构可以包括栅介质层、栅极层和栅极侧墙。栅介质层位于半导体衬底10和栅极层之间，栅极侧墙位于栅极层的两侧。
需要说明的是，该栅极层的材质可以为多晶硅，栅极侧墙的材料可以包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。栅介质层的材料可以为氧化硅、氮氧化硅、氧化铪、氧化锆、硅氧化铪或硅氧化锆等介质材料。该栅介质层可以采用热氧化工艺、化学气相沉积工艺或原子层沉积工艺形成。
其中，该终端区30设置于半导体衬底10上，且环绕有源区20设置。如图2所示，终端区30包括至少两个终端环31，终端环31上设置有压焊点311，相邻的两个终端环31相互独立或通过压焊点311相互连接。
在一些实施例中，该半导体衬底10上可以设置有由下往上依次层叠设置的埋层和外延层，有源区20和终端区30均设置于该外延层上。在具体实施过程中，埋层可以通过对半导体衬底的上表层进行离子注入而形成。外延层的形成方法有多种，比如，物理气相沉积、化学气相沉积或者其他适合的方法。沟道区、源极区、漏极区和漂移区等离子注入区均可以通过离子注入的方式形成，在此不再一一赘述。
在具体实施过程中，终端环31通常是通过对半导体衬底10进行杂质粒子注入形成，注入的类型与半导体衬底10相反。也即，半导体衬底10具有第一导电类型，终端环31具有第二导电类型。其中，第一导电类型为P型，第二导电类型为N型；或第一导电类型为N型，第二导电类型为P型。
在一些实施例中，为了降低栅极结构的串联电阻，通常用多晶硅和金属将栅极电位引到离栅极引线压焊区较远处。具体的，可以在终端区30和有源区20之间设置一环绕有源区20设置的栅极总线。
在具体实施过程中，通过压焊点311将相邻的至少两个终端环31相互连接，可以使相邻的至少两个终端环31等电位，从而使得相邻的至少两个终端环31等效为一个终端环。由此，终端环的有效个数=终端环的总数-相互连接的终端环个数+1。
比如，终端环31的数量为五个。此时若将相邻的两个终端环31相互连接，则这两个终端环31等电位，有效终端环的数量减少一个，有效终端环的数量为四个；此时若将相邻的三个终端环31依次连接，则这三个终端环31等电位，有效终端环的数量减少两个，有效终端环的数量为三个。
可以理解的是，终端区30的功能是支撑绝缘栅双极型晶体管的整体终端耐压，而有效终端环的数量与该绝缘栅双极型晶体管的终端耐压正相关。有效终端环的数量越多，该绝缘栅双极型晶体管的终端耐压越大；有效终端环的数量越少，该绝缘栅双极型晶体管的终端耐压越小。
比如，当有效终端环的数量为五个时，该绝缘栅双极型晶体管的终端耐压为1700V；当将其中相邻的两个有效终端环相互连接时，有效终端环的数量减少为四个，该绝缘栅双极型晶体管的终端耐压由1700V下降到1300V。
由上，本申请实施例提供的绝缘栅双极型晶体管通过调整相邻的两个终端环31上的压焊点311之间的连接关系，对有效终端环的个数进行调整，从而实现在不重新进行流片制作的前提下对绝缘栅双极型晶体管的终端耐压进行灵活调整的目的。
理论上来说，要实现对有效终端环的个数进行灵活调整，终端环31的总数量大于或等于两个即可。而在实际应用中，绝缘栅双极型晶体管的终端耐压一般为600V~6500V，因此终端环31的数量通常为3个~50个。
在一些实施例中，为了减小终端环31对绝缘栅双极型晶体管尺寸的影响，需要尽量减小终端环31之间的环间距及终端环31的宽度。具体的，该终端环31的宽度可以为5μm~50μm。相邻的两个终端环31之间的环间距为5μm~50μm。
在一些实施例中，为了保证相邻压焊点311之间的电隔离，需要相邻的压焊点311之间具有一定的间距。具体的，相邻的两个终端环31上的压焊点311之间的间距为50μm~100μm。
由于本申请实施例中终端环31宽度及相邻的两个终端环31之间的环间距较小，因此为了实现相邻压焊点311之间的电隔离，需要将相邻的两个终端环31上的压焊点311相互交错设置，从而保证相邻的两个终端环31上的压焊点311之间的间距为50μm~100μm。
其中，终端环31上压焊点311的具体设置方式可以如图2、图3、图4或图5所示。可以理解的是，终端环31上压焊点311的具体设置方式包括但不限于图2、图3、图4或图5所示，该终端环31上压焊点311的具体设置方式还可以包括其他方式，在具体实施过程中，只需保证相邻的两个终端环31上的压焊点311之间的间距为50μm~100μm即可。
在一些实施例中，压焊点311之间可以通过终端环引线301相互连接。其中，该终端环引线301的线宽可以为1mil~5mil。终端环引线301由金属材料构成。
可以理解的是，为了保证压焊点311满足打线要求及相邻压焊点311之间的间距，需要该压焊点311具有一定的尺寸。比如，当该压焊点311为矩形时，该压焊点311的长和宽可以为20μm~100μm，从而保证该压焊点311的面积为400μm2~10000μm2，进而保证压焊点311可以满足线宽为1mil~5mil的终端环引线301的打线要求。
可以理解的是，该压焊点311的具体形状包括但不限于矩形，只需在具体实施过程中保证该压焊点311的面积为400μm2~10000μm2即可。
比如，该压焊点311的形状可以是面积为400μm2~10000μm2的圆形、椭圆形、三角形、梯形等规则形状或面积为400μm2~10000μm2的不规则形状。
在一些实施例中，为了避免出现短路的问题，需要在终端环31和压焊点311之间设置一介电层，从而终端环31和压焊点311绝缘。因此，可以在该介电层上设置接触孔3111，压焊点311和终端环31可以通过该接触孔3111连接。
其中，该接触孔中填充的材料可以包括Ti、TiN、Ag、Au、Cu、Al、W、Ni、Zn及Pt中的一种，也可以是其他适合的导电材料。
本申请实施例还提供了该绝缘栅双极型晶体管的制造方法，该绝缘栅双极型晶体管的制造方法可以包括以下步骤：
步骤一、提供一半导体衬底，并制作场氧和终端环；
步骤二、形成有源区；
步骤三、多晶硅材料的沉积和蚀刻；
步骤四、通过蚀刻形成接触孔；
步骤五、金属材料的沉积和光刻；
步骤六、钝化层的形成及背部工艺；
步骤七、引线键合及封装。
需要说明的是，以上为该绝缘栅双极型晶体管的大致制造流程，该绝缘栅双极型晶体管具体制造流程与传统绝缘栅双极型晶体管的制作方法相同，在此不再一一赘述。
综上，本申请提供的绝缘栅双极型晶体管包括半导体衬底10、有源区20和终端区30。其中，有源区20和终端区30均设置于半导体衬底10上，终端区30环绕有源区20设置，终端区30包括至少两个终端环31，终端环31上设置有压焊点311，相邻的两个终端环31相互独立或通过压焊点311相互连接。
本方案通过调整相邻的两个终端环31上的压焊点311之间的连接关系，对有效终端环的个数进行调整，从而实现在不重新进行流片制作的前提下对绝缘栅双极型晶体管的终端耐压进行灵活调整的目的。并且，由于本方案无需重新进行流片对绝缘栅双极型晶体管的终端耐压进行灵活调整，可以起到节约制造成本和时间的作用。
以上对本申请所提供的绝缘栅双极型晶体管进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种绝缘栅双极型晶体管的终端耐压调整方法，其特征在于，所述绝缘栅双极型晶体管包括半导体衬底、有源区和终端区，所述有源区设置于所述半导体衬底上，所述终端区设置于所述半导体衬底上，且环绕所述有源区设置，所述终端区包括至少两个终端环，每个所述终端环上设置有压焊点，所述绝缘栅双极型晶体管的终端耐压调整方法包括：
通过调整相邻的两个所述终端环上的所述压焊点的连接关系，使相邻的两个所述终端环电位相互独立等效为两个有效终端环，或使相邻的两个所述终端环电位相同等效为一个有效终端环，以对所述终端区内的有效终端环个数进行调整。
2.如权利要求1所述的绝缘栅双极型晶体管的终端耐压调整方法，其特征在于，相邻的两个所述终端环上的所述压焊点相互交错设置。
3.如权利要求2所述的绝缘栅双极型晶体管的终端耐压调整方法，其特征在于，相邻的两个所述终端环上的所述压焊点之间的间距为50μm~100μm。
4.如权利要求1所述的绝缘栅双极型晶体管的终端耐压调整方法，其特征在于，所述终端环和所述压焊点之间具有介电层，所述介电层上设置有接触孔，所述压焊点和所述终端环通过所述接触孔连接。
5.如权利要求1所述的绝缘栅双极型晶体管的终端耐压调整方法，其特征在于，所述压焊点为矩形，所述压焊点的长和宽为20μm~100μm。
6.如权利要求1所述的绝缘栅双极型晶体管的终端耐压调整方法，其特征在于，所述终端环的宽度为5μm~50μm。
7.如权利要求1所述的绝缘栅双极型晶体管的终端耐压调整方法，其特征在于，相邻的两个所述终端环之间的环间距为5μm~50μm。
8.如权利要求1至7任一项所述的绝缘栅双极型晶体管的终端耐压调整方法，其特征在于，所述半导体衬底具有第一导电类型，所述终端环具有第二导电类型。
9.如权利要求8所述的绝缘栅双极型晶体管的终端耐压调整方法，其特征在于，所述的第一导电类型为P型，所述第二导电类型为N型；或所述第一导电类型为N型，所述第二导电类型为P型。
10.如权利要求1至7任一项所述的绝缘栅双极型晶体管的终端耐压调整方法，其特征在于，所述半导体衬底为硅衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211481979.XA CN115602722B (zh) | 2022-11-24 | 2022-11-24 | 绝缘栅双极型晶体管的终端耐压调整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211481979.XA CN115602722B (zh) | 2022-11-24 | 2022-11-24 | 绝缘栅双极型晶体管的终端耐压调整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115602722A CN115602722A (zh) | 2023-01-13 |
| CN115602722B true CN115602722B (zh) | 2023-03-31 |
Family
ID=84853624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211481979.XA Active CN115602722B (zh) | 2022-11-24 | 2022-11-24 | 绝缘栅双极型晶体管的终端耐压调整方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115602722B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610635A (zh) * | 2012-03-26 | 2012-07-25 | 大连理工大学 | 一种高密度缓变场限环结构及其制造工艺 |
| CN104704635A (zh) * | 2012-10-02 | 2015-06-10 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| CN108511516A (zh) * | 2018-06-04 | 2018-09-07 | 中山汉臣电子科技有限公司 | 一种具有新型终端结构的功率半导体器件 |
| CN111697062A (zh) * | 2019-03-12 | 2020-09-22 | 南京芯舟科技有限公司 | 半导体器件及其结边缘区 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4469584B2 (ja) * | 2003-09-12 | 2010-05-26 | 株式会社東芝 | 半導体装置 |
| JP2008034574A (ja) * | 2006-07-28 | 2008-02-14 | Shindengen Electric Mfg Co Ltd | 半導体装置および該半導体装置の製造方法 |
| JP2010118548A (ja) * | 2008-11-13 | 2010-05-27 | Mitsubishi Electric Corp | 半導体装置 |
| JP5224289B2 (ja) * | 2009-05-12 | 2013-07-03 | 三菱電機株式会社 | 半導体装置 |
| JP5238866B2 (ja) * | 2011-10-18 | 2013-07-17 | 株式会社東芝 | 電力用半導体装置 |
| US20130200499A1 (en) * | 2012-02-03 | 2013-08-08 | Inergy Technology Inc. | Semiconductor device |
| CN103579322B (zh) * | 2013-11-13 | 2016-09-21 | 国家电网公司 | 一种增强开关速度和开关均匀性的igbt器件及其制造方法 |
| CN108461541A (zh) * | 2017-02-17 | 2018-08-28 | 中芯国际集成电路制造(上海)有限公司 | Igbt的终端结构、igbt器件及其制造方法 |
-
2022
- 2022-11-24 CN CN202211481979.XA patent/CN115602722B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610635A (zh) * | 2012-03-26 | 2012-07-25 | 大连理工大学 | 一种高密度缓变场限环结构及其制造工艺 |
| CN104704635A (zh) * | 2012-10-02 | 2015-06-10 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| CN108511516A (zh) * | 2018-06-04 | 2018-09-07 | 中山汉臣电子科技有限公司 | 一种具有新型终端结构的功率半导体器件 |
| CN111697062A (zh) * | 2019-03-12 | 2020-09-22 | 南京芯舟科技有限公司 | 半导体器件及其结边缘区 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115602722A (zh) | 2023-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3343638B1 (en) | Controlled resistance integrated snubber for power switching device | |
| US11749749B2 (en) | Semiconductor device | |
| US11984497B2 (en) | Integration of a Schottky diode with a MOSFET | |
| CN102694011A (zh) | 半导体器件 | |
| US10147813B2 (en) | Tunneling field effect transistor | |
| CN106024856B (zh) | 包括平面栅极和沟槽场电极结构的半导体器件 | |
| US20190371885A1 (en) | Semiconductor device | |
| JP6984732B2 (ja) | 半導体装置 | |
| US20220149196A1 (en) | Gate trench power semiconductor devices having improved deep shield connection patterns | |
| US20230261095A1 (en) | Semiconductor device | |
| EP3051592A1 (en) | Semiconductor device | |
| US9923064B2 (en) | Vertical semiconductor device | |
| JP2022500878A (ja) | 半導体の垂直ショットキーダイオード及びその製造方法 | |
| US20190051742A1 (en) | Field-Effect Semiconductor Device and a Manufacturing Method Therefor | |
| US11482615B2 (en) | Super-junction power MOSFET device with improved ruggedness, and method of manufacturing | |
| US20210119003A1 (en) | Semiconductor Die, Semiconductor Device and IGBT Module | |
| KR20160110011A (ko) | 반도체 장치 및 반도체 패키지 | |
| CN111180441B (zh) | 包括钳位结构的半导体器件 | |
| CN115602722B (zh) | 绝缘栅双极型晶体管的终端耐压调整方法 | |
| CN115548110B (zh) | 半导体器件及其制造方法 | |
| JP2021136241A (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2022239284A1 (ja) | 半導体装置 | |
| CN115763555A (zh) | 半导体器件 | |
| JP2019140152A (ja) | 半導体装置 | |
| JP2023043340A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |