CN115763555A - 半导体器件 - Google Patents

Abstract

本申请公开了一种半导体器件，该半导体器件包括终端区和元胞区，元胞区位于终端区内，元胞区内设置有第一金属区和第二金属区，第一金属区包括主体部和延伸部，延伸部包括至少三条金属走线，至少三条金属走线由主体部向外延伸，至少三条金属走线分别朝至少三个方向延伸，第二金属区包围第一金属区，第二金属区与第一金属区之间具有间距。本方案可以提高元胞区电流分布的均匀性。

Description

半导体器件

技术领域

本申请涉及半导体技术领域，具体涉及一种半导体器件。

背景技术

绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)是一种MOS场效应晶体管和双极型晶体管复合的新型电力电子器件。它既有MOSFET易于驱动、控制简单的优点，又有功率晶体管导通压降低、通态电流大、损耗小的优点，已成为现代电力电子电路中的核心电子元器件之一，广泛地应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。IGBT的应用对电力电子系统性能的提升起到了极为重要的作用。

对于芯片面积较大的大电流IGBT，由于芯片元胞区面积较大，位于栅极上的分布电阻也会较大，在一定栅极偏压下，距离栅极接触区较远的元胞不一定完全有效开启。如果开启不充分，就会造成局部栅极开启电压过高，电流不均匀等问题。

发明内容

本申请提供了一种半导体器件，可以提高元胞区电流分布的均匀性。

本申请提供了一种半导体器件，包括：

终端区；

元胞区，所述元胞区位于所述终端区内，所述元胞区内设置有第一金属区和第二金属区，所述第一金属区包括主体部和延伸部，所述延伸部包括至少三条金属走线，所述至少三条金属走线由所述主体部向外延伸，所述至少三条金属走线分别朝至少三个方向延伸，所述第二金属区包围所述第一金属区，所述第二金属区与所述第一金属区之间具有间距。

在本申请提供的半导体器件中，所述至少三条金属走线中相邻两条金属走线之间的夹角相同。

在本申请提供的半导体器件中，还包括：

第一沟槽，所述第一沟槽包括至少三个第一子沟槽，所述第一子沟槽与所述金属走线一一对应，所述第一子沟槽位于所述金属走线的下方；

第二沟槽，所述第二沟槽环绕所述主体部设置，所述第二沟槽与所述第一沟槽相交。

在本申请提供的半导体器件中，所述第二沟槽包括若干等间距设置的第二子沟槽，所述第二子沟槽环绕所述主体部设置。

在本申请提供的半导体器件中，所述第二子沟槽包括至少三个沟槽段，所述沟槽段的两端分别与两个所述第一子沟槽连接。

在本申请提供的半导体器件中，所述第一子沟槽和所述第二子沟槽内填充的材料均为多晶硅。

在本申请提供的半导体器件中，所述第一子沟槽内填充的材料为金属材料，所述第二子沟槽内填充的材料为多晶硅。

在本申请提供的半导体器件中，所述第一子沟槽的宽度大于所述第二子沟槽的宽度。

在本申请提供的半导体器件中，所述第一子沟槽的深度大于所述第二子沟槽的深度。

在本申请提供的半导体器件中，所述第一金属区为栅极接触区，所述第二金属区为发射极接触区。

综上，本申请提供的半导体器件包括终端区和元胞区，所述元胞区位于所述终端区内，所述元胞区内设置有第一金属区和第二金属区，所述第一金属区包括主体部和延伸部，所述延伸部包括至少三条金属走线，所述至少三条金属走线由所述主体部向外延伸，所述至少三条金属走线分别朝至少三个方向延伸，所述第二金属区包围所述第一金属区，所述第二金属区与所述第一金属区之间具有间距。本方案通过从主体部向外延伸至少三条金属走线，可以增加电流流通路径，进而提高元胞区电流分布的均匀性。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的半导体器件的结构示意图。

图2是本申请实施例提供的半导体器件的中间件结构示意图。

图3是本申请实施例提供的半导体器件的另一中间件结构示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。

应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”、“部件”或者“单元”可以混合地使用。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。另外，对于特性相同或相似的结构元件，本申请可采用相同或者不相同的标号进行标识。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

对于芯片面积较大的大电流IGBT，由于芯片元胞区面积较大，位于栅极上的分布电阻也会较大，在一定栅极偏压下，距离栅极接触区较远的元胞不一定完全有效开启。如果开启不充分，就会造成局部栅极开启电压过高，电流不均匀等问题。

并且，目前的IGBT器件的沟槽方向只存在于一个方向，当芯片面积较大且沟槽到达一定的深度的时候，沟槽内的多晶栅和硅之间就会产生较大的应力，随后就会给晶圆表面带来了集中在一个方向上的应力，导致晶圆翘曲，这会直接影响接触孔的精确位置，从而器件的可靠性。

基于此，本申请实施例提供了一种半导体器件，以下将通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是，以下实施例的描述顺序不作为对实施例优先顺序的限定。

请参阅图1，图1是本申请实施例提供的半导体器件的结构示意图。该半导体器件可以包括形成于基底100上的元胞区200和包围该元胞区200的终端区300。

在一些实施例中，基底100为半导体衬底。此时，元胞区200和包围该元胞区200的终端区300设置于半导体衬底上。在另一实施例中，该基底100可以包括半导体衬底、埋层和外延层。其中，埋层和外延层由下至上依次层叠设置于半导体衬底上。此时，元胞区200和包围该元胞区200的终端区300设置于外延层上。

其中，半导体衬底的材料可以采用单晶硅、碳化硅、砷化镓、磷化铟或锗硅等材料，半导体衬底的材料还可以是锗硅、Ⅲ-Ⅴ族元素化合物、碳化硅或其叠层结构，或绝缘体上硅结构，也可以是金刚石衬底或本领域技术人员公知的其他半导体材料衬底，例如，可以在单晶硅中注入P原子形成N型导电的半导体衬底，也可以在单晶硅中注入B原子形成P型导电的半导体衬底。

在本申请实施例中，埋层可以为第一导电类型埋层，外延层可以为第二导电类型外延层。需要说明的是，第一导电类型为P型，第二导电类型为N型；或第一导电类型为N型，第二导电类型为P型。

在具体实施过程中，埋层可以通过对半导体衬底的上表层进行第一导电类型的离子注入而形成。比如，可以对半导体衬的上表层进行Sb离子注入以得到埋层。外延层的形成方法有多种，比如，物理气相沉积、化学气相沉积或者其他适合的方法。

在一些实施例中，该元胞区200内设置有第一金属区10和包围该第一金属区10的第二金属区20。其中，第一金属区10包括主体部11和延伸部12，该延伸部12包括至少三条金属走线121，至少三条金属走线121由主体部11向外延伸。需要说明的是，至少三条金属走线121分别朝至少三个方向延伸。第一金属区10与第二金属区20之间具有间距。

可以理解的是，第一金属区10为栅极接触区，第二金属区20为发射极接触区。

本实施例通过从主体部11向外延伸至少三条金属走线121，可以增加电流流通路径，使得第一金属区10在元胞区200内分布较为均匀，从而避免有元胞距离第一金属区10过远而导致无法完全有效开启，导致开启电压分布不均的问题。也即，本实施例可以保证元胞区200内元胞的充分开启及电流分布均匀性；并且，可以加快元胞区200元胞的开启速度，从而提升器件的开启速度。

其中，至少三条金属走线121中相邻两条金属走线121之间的夹角可以相同，也可以不同。可以理解的是，相较于至少三条金属走线121中相邻两条金属走线121之间的夹角不同，将至少三条金属走线121中相邻两条金属走线121之间的夹角设置为相同可以进一步保证元胞区200内元胞的充分开启及电流分布均匀性；并且，进一步加快元胞区200元胞的开启速度，从而进一步提升器件的开启速度。

需要说明的是，金属走线121的数量可以根据实际情况进行设定。比如，该延伸部12可以为3条金属走线121、4条金属走线121、5条金属走线121、6条金属走线121、7条金属走线121或8条金属走线121等。在一些实施例中，当延伸部12为3条金属走线121时，相邻的两条金属走线121之间的夹角为120°；当延伸部12为4条金属走线121时，相邻的两条金属走线121之间的夹角为90°；当延伸部12为5条金属走线121时，相邻的两条金属走线121之间的夹角为75°。在本实施例中，该延伸部12为6条金属走线121，相邻的两条金属走线121之间的夹角为60°。

在一些实施例中，在不影响器件尺寸的前提下，为了保证第一金属区10和第二金属区20之间的电隔离，可以将第一金属区10与第二金属区20之间的间距设置为4um～20um。

在本申请实施例中，主体部11的尺寸为200um～800um。金属走线121的长度为1500um～2500um，宽度为30um～100um。在一些实施例中，金属走线121的宽度可以与离主体部11之间的距离成正比，即越远离主体部11，金属走线121的宽度越宽。以增大远离主体部11的电流流通路径，进而增大距离第一金属区10较远的元胞的开启速度。

在一些实施例中，该半导体器件还可以包括设置于基底100内的第一沟槽30和第二沟槽40。可以理解的是，第一沟槽30为栅极沟槽，第二沟槽40为元胞区200沟槽。

其中，该第一沟槽30包括至少三个第一子沟槽31。需要说明的是，该第一子沟槽31与金属走线121一一对应，该第一子沟槽31位于金属走线121的下方。也即，第三子沟槽的数量及延伸方向均与金属走线121相同。

该第二沟槽40环绕主体部11设置，第二沟槽40与第一沟槽30相交。具体的，该第二沟槽40可以包括若干等间距设置的第二子沟槽41，即若干等间距设置的第二子沟槽41环绕主体部11设置；第二子沟槽41包括至少三个沟槽段(图中未标注)，每一沟槽段的两端分别与两个第一子沟槽31连接。可以理解的是，该沟槽段的数量与第一子沟槽31的数量相同。

在本实施例中，通过设置分别沿至少三个方向分布的至少三个第一子沟槽31，并与第二沟槽40相交，使得第一沟槽30和第二沟槽40具有至少三个相交点，从而使得晶圆的应力可以分布在至少三个方向，进而避免由于各沟槽设置方式相同而造成晶圆翘曲的问题，提高晶圆的可靠性。

可以理解的是，至少三个第一子沟槽31中相邻两个第一子沟槽31之间的夹角可以相同，也可以不同。可以理解的是，相较于至少三个第一子沟槽31中相邻两个第一子沟槽31之间的夹角不同，将至少三个第一子沟槽31中相邻两个第一子沟槽31之间的夹角设置为相同可以使得晶圆的应力可以分布均匀在至少三个方向，进一步提高晶圆的可靠性。

需要说明的是，第一子沟槽31的数量可以根据实际情况进行设定。比如，第一子沟槽31的数量可以为3个、4个、5个、6个、7个或8个等。在一些实施例中，第一子沟槽31的数量为3个时，相邻的两个第一子沟槽31之间的夹角为120°；当第一子沟槽31的数量为4个时，相邻的两个第一子沟槽31之间的夹角为90°；当第一子沟槽31的数量为5个时，相邻的两个第一子沟槽31之间的夹角为75°。在本实施例中，第一子沟槽31的数量为6个，相邻的两个第一子沟槽31之间的夹角为60°。

在具体实施过程中，金属走线121的宽度大于第一子沟槽31的宽度及第二子沟槽41的宽度。需要说明的是，第一子沟槽31的宽度为金属走线121宽度的三分之二。

在一些实施例中，第一子沟槽31的深度可以与第二子沟槽41的深度相同，均为2um～10um。在另一实施例中，第一子沟槽31的深度可以与第二子沟槽41的深度不相同，第一子沟槽31的深度为20um～50um，第二子沟槽41的深度为0.5um～5um。

需要说明的是，第一沟槽30及第二沟槽40与第一金属区10及第二金属区20之间具有绝缘层，从而实现电隔离。可以理解的是，第一沟槽30与第一金属区10通过接触孔连接。

在具体实施过程中，第一子沟槽31和第二子沟槽41内填充的材料可以相同也可以不同。

当第一子沟槽31和第二子沟槽41内填充的材料相同时，第一子沟槽31和第二子沟槽41内填充的材料为多晶硅。具体的，可以通过蚀刻工艺在基底100上形成第一子沟槽31和第二子沟槽41，然后在第一子沟槽31和第二子沟槽41的内壁形成第一绝缘层101，之后再同时向第一子沟槽31和第二子沟槽41内进行材料填充，最后再在第一子沟槽31和第二子沟槽41的表面形成第二绝缘层102。由于第一子沟槽31的深度和宽度大于第二子沟槽41的深度和宽度，在完成材料填充后，第一子沟槽31无法完全填充。因此，在第一子沟槽31和第二子沟槽41的表面形成第二绝缘层102时，第一子沟槽31内会填充有更多的第二绝缘层102材料，从而形成如图2所示结构。此时，由于第一绝缘层101和多晶硅对晶圆应力的不同，第一子沟槽31和第二子沟槽41会产生反方向的应力，从而通过应力的相互补偿抑制晶圆翘曲。

当第一子沟槽31和第二子沟槽41内填充的材料不相同时，第一子沟槽31内填充的材料为金属材料，第二子沟槽41内填充的材料的多晶硅。具体的，可以通过蚀刻工艺在基底100上形成第一子沟槽31和第二子沟槽41，然后在第一子沟槽31和第二子沟槽41的内壁形成第一绝缘层101，之后再分别向第一子沟槽31和第二子沟槽41内进行材料填充，最后再在第一子沟槽31和第二子沟槽41的表面形成第二绝缘层102，从而形成如图3所示结构。此时，由于金属材料相较于多晶硅具有更好的机械硬度和延展性，且第一子沟槽31内填充的金属材料远多余第二子沟槽41内填充的多晶硅，因此可以有效改善晶圆翘曲的问题，进而提高半导体器件的可靠性。

综上，本申请实施例提供的半导体器件包括终端区300和元胞区200，元胞区200位于终端区300内，该元胞区200内设置有第一金属区10和第二金属区20，其中，第一金属区10包括主体部11和延伸部12，延伸部12包括至少三条金属走线121，至少三条金属走线121由主体部11向外延伸，至少三条金属走线121分别朝至少三个方向延伸；第二金属区20包围第一金属区10，第二金属区20与第一金属区10之间具有间距。本方案通过从主体部11向外延伸至少三条金属走线121，可以增加电流流通路径，进而提高元胞区200电流分布的均匀性。

以上对本申请所提供的半导体器件进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种半导体器件，其特征在于，包括：

终端区；

元胞区，所述元胞区位于所述终端区内，所述元胞区内设置有第一金属区和第二金属区，所述第一金属区包括主体部和延伸部，所述延伸部包括至少三条金属走线，所述至少三条金属走线由所述主体部向外延伸，所述至少三条金属走线分别朝至少三个方向延伸，所述第二金属区包围所述第一金属区，所述第二金属区与所述第一金属区之间具有间距。

2.如权利要求1所述的半导体器件，其特征在于，所述至少三条金属走线中相邻两条金属走线之间的夹角相同。

3.如权利要求1所述的半导体器件，其特征在于，还包括：

第一沟槽，所述第一沟槽包括至少三个第一子沟槽，所述第一子沟槽与所述金属走线一一对应，所述第一子沟槽位于所述金属走线的下方；

第二沟槽，所述第二沟槽环绕所述主体部设置，所述第二沟槽与所述第一沟槽相交。

4.如权利要求3所述的半导体器件，其特征在于，所述第二沟槽包括若干等间距设置的第二子沟槽，所述第二子沟槽环绕所述主体部设置。

5.如权利要求4所述的半导体器件，其特征在于，所述第二子沟槽包括至少三个沟槽段，所述沟槽段的两端分别与两个所述第一子沟槽连接。

6.如权利要求4所述的半导体器件，其特征在于，所述第一子沟槽和所述第二子沟槽内填充的材料均为多晶硅。

7.如权利要求4所述的半导体器件，其特征在于，所述第一子沟槽内填充的材料为金属材料，所述第二子沟槽内填充的材料为多晶硅。

8.如权利要求4所述的半导体器件，其特征在于，所述第一子沟槽的宽度大于所述第二子沟槽的宽度。

9.如权利要求4所述的半导体器件，其特征在于，所述第一子沟槽的深度大于所述第二子沟槽的深度。

10.如权利要求1-9任一项所述的半导体器件，其特征在于，所述第一金属区为栅极接触区，所述第二金属区为发射极接触区。

Images