CN115332325A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN115332325A CN115332325A CN202211238453.9A CN202211238453A CN115332325A CN 115332325 A CN115332325 A CN 115332325A CN 202211238453 A CN202211238453 A CN 202211238453A CN 115332325 A CN115332325 A CN 115332325A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- sub
- semiconductor device
- insulating layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 82
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 126
- 239000002184 metal Substances 0.000 claims abstract description 126
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000004642 Polyimide Substances 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 177
- 238000005468 ion implantation Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请公开了一种半导体器件及其制造方法，其中，该半导体器件包括基底、金属层和绝缘层。其中，所述金属层设置于所述基底上，所述金属层包括间隔设置的第一子金属层和第二子金属层；所述绝缘层覆盖于所述基底和所述金属层上，所述绝缘层的上表面为水平面，所述绝缘层上具有暴露所述第一子金属层的第一通孔和暴露所述第二子金属层的至少两个第二通孔，所述绝缘层的厚度大于所述第一子金属层的厚度，且大于或等于所述第二子金属层的厚度，所述第二通孔的深度大于或等于0。本方案可以避免在对半导体器件背面进行减薄时，因半导体器件发生较大形变导致破裂的问题。
Description
技术领域
本申请涉及半导体技术领域，具体涉及一种半导体器件及其制造方法。
背景技术
绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，IGBT）是一种MOS场效应晶体管和双极型晶体管复合的新型电力电子器件。它既有MOSFET易于驱动，控制简单的优点，又有功率晶体管导通压降低，通态电流大，损耗小的优点，已成为现代电力电子电路中的核心电子元器件之一，广泛地应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。IGBT的应用对电力电子系统性能的提升起到了极为重要的作用。
在IGBT工作时，发射极由于要走大电流，因而在制作IGBT的过程中，发射极接触区的面积需要制作的较大。因此，发射极接触区上方的聚酰亚胺（Polyimide，PI）层需要开窗较大，以增大焊接面积。
但是在对PI层开窗后，PI层与发射极接触区存在高度差（台阶），当对IGBT的背面进行减薄时，发射极接触区处于悬空状态。由于发射极接触区的面积较大，发射极接触区所在的区域会发生较大变形，会有一定的概率造成IGBT破裂，影响产品制作良率。
发明内容
本申请提供一种半导体器件及其制造方法，可以避免在对半导体器件背面进行减薄时，因半导体器件发生较大形变导致破裂的问题。
第一方面，本申请提供一种半导体器件，包括：
基底；
金属层，所述金属层设置于所述基底上，所述金属层包括间隔设置的第一子金属层和第二子金属层；
绝缘层，所述绝缘层覆盖于所述基底和所述金属层上，所述绝缘层的上表面为水平面，所述绝缘层上具有暴露所述第一子金属层的第一通孔和暴露所述第二子金属层的至少两个第二通孔，所述绝缘层的厚度大于所述第一子金属层的厚度，且大于或等于所述第二子金属层的厚度，所述第二通孔的深度大于或等于0。
在本申请提供的半导体器件中，通过所述第一通孔暴露的所述第一子金属层为栅极接触区，通过所述第二通孔暴露的所述第二子金属层为发射极接触区。
在本申请提供的半导体器件中，当所述第二通孔的深度大于0时，相邻的所述第二通孔之间的最小间距为200um。
在本申请提供的半导体器件中，所述绝缘层的厚度为5um~30um。
在本申请提供的半导体器件中，所述栅极接触区在第一方向上的尺寸和第二方向上的尺寸均为200um~600um。
在本申请提供的半导体器件中，当所述第二通孔的深度大于0时，所述发射极接触区在第一方向上的尺寸和第二方向上的尺寸均小于3000um。
在本申请提供的半导体器件中，所述半导体器件还包括：
第三金属层，所述第三金属层设置于所述基底背向所述金属层的一侧。
在本申请提供的半导体器件中，所述基底包括由下至上依次层叠设置的半导体衬底、埋层和外延层。
在本申请提供的半导体器件中，所述绝缘层的材料为聚酰亚胺。
第二方面，本申请提供了一种半导体器件的制造方法，上述半导体器件采用所述半导体器件制造方法制成，所述半导体器件的制造方法包括：
提供一基底；
在基底上形成间隔设置的第一子金属层和第二子金属层；
形成覆盖所述基底和所述金属层的绝缘层，所述绝缘层的上表面为水平面，所述绝缘层的厚度大于所述第一子金属层的厚度，且大于或等于所述第二子金属层的厚度；
在所述绝缘层上形成暴露所述第一子金属层的第一通孔和暴露所述第二子金属层的至少两个第二通孔，所述第二通孔的深度大于或等于0。
综上，本申请提供的半导体器件包括基底、金属层和绝缘层。其中，所述金属层设置于所述基底上，所述金属层包括间隔设置的第一子金属层和第二子金属层；所述绝缘层覆盖于所述基底和所述金属层上，所述绝缘层的上表面为水平面，所述绝缘层上具有暴露所述第一子金属层的第一通孔和暴露所述第二子金属层的至少两个第二通孔，所述绝缘层的厚度大于所述第一子金属层的厚度，且大于或等于所述第二子金属层的厚度，所述第二通孔的深度大于或等于0。本方案形成的绝缘层上具有暴露所述第二子金属层的至少两个第二通孔，将一个较大的第二通孔分成了至少两个较小的第二通孔，相邻的第二通孔之间具有绝缘层，且所述绝缘层的上表面为水平面。因此，在对半导体器件背面进行减薄时，相邻的第二通孔之间的绝缘层可以对悬空的发射极接触面进行支撑，以防止半导体器件发生较大形变而导致破裂。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术提供的半导体器件的结构示意图。
图2是沿图1中A-A’方向的剖视结构示意图。
图3是本申请实施例提供的半导体器件的结构示意图。
图4是沿图3中B-B’方向的剖视结构示意图。
图5是本申请实施例提供的半导体器件的另一结构示意图。
图6是本申请实施例提供的半导体器件的又一结构示意图。
图7是本申请实施例提供的半导体器件的制造方法的流程示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”、“部件”或者“单元”可以混合地使用。
在本申请的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“内”、“外”、“纵向”、“横向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
以下对本申请涉及的实施例进行具体描述，需要说明的是，在本申请中对实施例的描述顺序不作为对实施例优先顺序的限定。
以下将通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是，以下实施例的描述顺序不作为对实施例优先顺序的限定。
如图1和图2所示，相关技术提供了半导体结构示意图，图2是沿图1中A-A’方向的剖视结构示意图。
该半导体器件包括基底100、金属层110和绝缘层120。其中，金属层110包括间隔设置的第一子金属层111和第二子金属层112。绝缘层120覆盖于基底100和金属层110上，绝缘层120的上表面为水平面，绝缘层120上具有暴露第一子金属层111的第一通孔121和暴露第二子金属层112的第二通孔122。通过第一通孔121暴露的第一子金属层111为栅极接触区，通过第二通孔122暴露的第二子金属层112为发射极接触区。
在该半导体器件工作时，发射极接触区要走大电流，因而发射极接触区的面积较大。由于绝缘层120与发射极接触区存在高度差（台阶），当对该半导体器件的背面进行减薄时，发射极接触区处于悬空状态，发射极接触区所在的区域会发生较大变形，会有一定的概率造成半导体器件破裂。
基于此，本申请提供了一种半导体器件及其制造方法。请参阅图3和图4，图4是沿图3中B-B’方向的剖视结构示意图。
该半导体器件可以包括基底10、金属层20和绝缘层30。其中，该金属层20设置于基底10上，金属层20包括间隔设置的第一子金属层21和第二子金属层22。绝缘层30覆盖于基底10和金属层20上，绝缘层30的上表面为水平面，绝缘层30上具有暴露第一子金属层21的第一通孔31和暴露第二子金属层22的至少两个第二通孔32。
需要说明的是，通过第一通孔31暴露的第一子金属层21为栅极接触区，通过第二通孔32暴露的第二子金属层22为发射极接触区。
如图5所示，本领域技术人员可以根据实际需求设置对应数量的第二通孔。比如，该第二通孔22的数量可以为2个、3个或4个等等。
在一些实施例中，可以如图4或图5所示，绝缘层30的厚度大于第一子金属层21和第二子金属层22的厚度，此时，第一通孔31和第二通孔32的深度大于0。在另一实施例中，可以如图6所示，绝缘层30的厚度大于第一子金属层21的厚度，且等于第二子金属层22的厚度。此时，第二通孔32的深度等于0。也即，绝缘层30上仅有用于暴露第一子金属层21的第一通孔31，而第二子金属层22由于与绝缘层30厚度相等，直接暴露。
由上，当绝缘层30的厚度大于第一子金属层21和第二子金属层22的厚度时，本方案形成的绝缘层30上具有暴露第二子金属层21的至少两个第二通孔31，将一个较大的第二通孔31分成了至少两个较小的第二通孔31，相邻的第二通孔31之间具有绝缘层，且绝缘层31的上表面为水平面。因此，在对半导体器件背面进行减薄时，相邻的第二通孔31之间的绝缘层30可以对悬空的发射极接触面进行支撑，以防止半导体器件发生较大形变而导致破裂。
当绝缘层30的厚度大于第一子金属层21的厚度，且等于第二子金属层22的厚度时，发射极接触面直接暴露。在对半导体器件背面进行减薄时，发射极接触面不处于悬空状态，从而可以避免半导体器件发生较大形变而导致破裂。
在一些实施例中，该基底10可以包括半导体衬底、埋层和外延层。其中，埋层和外延层依次层叠设置于半导体衬底上。
其中，半导体衬底的材料可以采用单晶硅、碳化硅、砷化镓、磷化铟或锗硅等材料，半导体衬底还可以是锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，也可以是金刚石衬底或本领域技术人员公知的其他半导体材料衬底。
在具体实施过程中，埋层可以通过对半导体衬底的上表层进行第一导电类型的离子注入而形成。比如，可以对半导体衬底的上表层进行Sb离子注入以得到埋层。外延层的形成方法有多种，比如，物理气相沉积、化学气相沉积或者其他适合的方法。其中，埋层可以为第一导电类型埋层，外延层可以为第二导电类型外延层。
在一些实施例中，该基底10内可以设置有两个第二导电类型的基区和两个第一导电类型的源区。需要说明的是，两个第二导电类型的基区由基底10的表面向基底10的内部延伸，并且间隔设置。两个第一导电类型的源区与两个基区一一对应，并且由基区的表面向基区的内部延伸。可以理解的是，两个第二导电类型的基区和两个第一导电类型的源区均设置于外延层内。
在一些实施例中，此外，当对基底10的背面减薄后可以通过多次离子注入，以形成第一导电类型的缓冲区和第二导电类型的集电区，最后在基底10背向金属20的一面形成第三金属层40。该第三金属层40为集电极接触区。
需要说明的是，本申请实施例提供的基底10包括但不限于上述的结构。比如，该基底10还可以比如栅极、介质层等结构，在此不再一一赘述。需要说明的是，第一导电类型为P型，第二导电类型为N型；或第一导电类型为N型，第二导电类型为P型。
可以理解的是，第一子金属层21和第二子金属层22主要是用于与基底10上的源区和栅极连接，形成发射极和栅电极。在具体制作过程中，第一子金属层21和第二子金属层22可以在同一工序中制作完成，从而减少该半导体器件的制作工序，节约时间成本。
需要说明的是，在本申请实施例中，绝缘层30的材料为聚酰亚胺。该绝缘层的厚度为5um~30um。
当绝缘层30的厚度大于第一子金属层21和第二子金属层22的厚度时，为了避免由于相邻的第二通孔32之间起支撑作用的绝缘层30由于尺寸过小而导致支撑力不够，并且尺寸太小会对工艺能力要求较高，影响制作良率，且降低相邻的第二通孔32之间的绝缘层30的附着力。在一些实施例中，相邻的第二通孔32之间起支撑作用的绝缘层30的宽度至少为200um。也即，相邻的第二通孔32之间的最小间距为200um。但是，相邻的第二通孔32之间起支撑作用的绝缘层30的宽度过大则会导致发射极接触区的面积减小，不利于发射极接触区走大电流。在本实施例中，相邻的第二通孔32之间的最大间距为500um。也即，相邻的第二通孔32之间的间距为200um~500un。
在本申请实施例中，栅极接触区可以是三角形、矩形、多边形、圆形或其他不规则形状。需要说明的是，该栅极接触区在第一方向上的尺寸和第二方向上的尺寸均为200um~600um，以此避免栅极接触区的面积过小或过大。
当绝缘层30的厚度大于第一子金属层21和第二子金属层22的厚度时，当发射极接触区在第一方向上的尺寸和/或第二方向上的尺寸大于或等于3000um时，当对该半导体器件的背面进行减薄时，发射极接触区处于悬空状态，发射极接触区所在的区域会发生较大变形，会有一定的概率造成半导体器件破裂。
因此，为了避免出现上述情况，在本申请实施例中，该发射极接触区在第一方向上的尺寸和第二方向上的尺寸均小于3000um。其中，该第一方向指的是第一子金属层21指向第二子金属层22的方向。第二方向指的是金属层20指向基底10的方向。
可以理解的是，当绝缘层30的厚度大于第一子金属层21的厚度，且等于第二子金属层22的厚度时，对发射极接触区的面积无限制，本领域技术人员可以根据实际情况调整该发射极接触区的面积。
需要说明的是，该发射极接触区可以是三角形、矩形、多边形、圆形或其他不规则形状。
综上，本申请提供的半导体器件包括基底10、金属层20和绝缘层30。其中，该金属层20设置于基底10上，金属层20包括间隔设置的第一子金属层21和第二子金属层22。绝缘层30覆盖于基底10和金属层20上，绝缘层30的上表面为水平面，绝缘层30上具有暴露第一子金属层21的第一通孔31和暴露第二子金属层22的至少两个第二通孔32。绝缘层30的厚度大于第一子金属层21的厚度，且大于或等于第二子金属层22的厚度，第二通孔32的深度大于或等于0。本方案提供的半导体器件可以在对半导体器件背面进行减薄时，相邻的第二通孔31之间的绝缘层30可以对悬空的发射极接触面进行支撑，以防止半导体器件发生较大形变而导致破裂。或者，由于发射极接触面不处于悬空状态，在对半导体器件背面进行减薄时，可以避免半导体器件发生较大形变而导致破裂。
请参阅图7，图7是本申请提供的半导体器件的制造方法的流程示意图。该半导体器件的制造方法的具体流程可以如下：
101、提供一基底。
102、在基底上形成间隔设置的第一子金属层和第二子金属层。
103、形成覆盖基底和金属层的绝缘层，绝缘层的上表面为水平面，绝缘层的厚度大于第一子金属层的厚度，且大于或等于第二子金属层的厚度。
104、在绝缘层上形成暴露第一子金属层的第一通孔和暴露第二子金属层的至少两个第二通孔，第二通孔的深度大于或等于0。
需要说明的是，通过第一通孔31暴露的第一子金属层21为栅极接触区，通过第二通孔32暴露的第二子金属层22为发射极接触区。
在一些实施例中，可以如图4或图5所示，绝缘层30的厚度大于第一子金属层21和第二子金属层22的厚度，此时，第一通孔31和第二通孔32的深度大于0。在另一实施例中，可以如图6所示，绝缘层30的厚度大于第一子金属层21的厚度，且等于第二子金属层22的厚度。此时，第二通孔32的深度等于0。也即，绝缘层30上仅有用于暴露第一子金属层21的第一通孔31，而第二子金属层22由于与绝缘层30厚度相等，直接暴露。
综上，通过本申请提供的半导体器件的制造方法制成的半导体器件可以在对半导体器件背面进行减薄时，相邻的第二通孔31之间的绝缘层30可以对悬空的发射极接触面进行支撑，以防止半导体器件发生较大形变而导致破裂。或者，由于发射极接触面不处于悬空状态，在对半导体器件背面进行减薄时，可以避免半导体器件发生较大形变而导致破裂。
需要说明的是，其中名词的含义与上述半导体器件中相同，具体实现细节可以参考方法实施例中的说明。
以上对本申请所提供的半导体器件及其制造方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种半导体器件，其特征在于，包括：
基底；
金属层，所述金属层设置于所述基底上，所述金属层包括间隔设置的第一子金属层和第二子金属层；
绝缘层，所述绝缘层覆盖于所述基底和所述金属层上，所述绝缘层的上表面为水平面，所述绝缘层上具有暴露所述第一子金属层的第一通孔和暴露所述第二子金属层的至少两个第二通孔，所述绝缘层的厚度大于所述第一子金属层的厚度，且大于或等于所述第二子金属层的厚度，所述第二通孔的深度大于或等于0。
2.如权利要求1所述的半导体器件，其特征在于，通过所述第一通孔暴露的所述第一子金属层为栅极接触区，通过所述第二通孔暴露的所述第二子金属层为发射极接触区。
3.如权利要求1所述的半导体器件，其特征在于，当所述第二通孔的深度大于0时，相邻的所述第二通孔之间的最小间距为200um。
4.如权利要求1所述的半导体器件，其特征在于，所述绝缘层的厚度为5um~30um。
5.如权利要求2所述的半导体器件，其特征在于，所述栅极接触区在第一方向上的尺寸和第二方向上的尺寸均为200um~600um。
6.如权利要求2所述的半导体器件，其特征在于，当所述第二通孔的深度大于0时，所述发射极接触区在第一方向上的尺寸和第二方向上的尺寸均小于3000um。
7.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：
第三金属层，所述第三金属层设置于所述基底背向所述金属层的一侧。
8.如权利要求1所述的半导体器件，其特征在于，所述基底包括由下至上依次层叠设置的半导体衬底、埋层和外延层。
9.如权利要求1所述的半导体器件，其特征在于，所述绝缘层的材料为聚酰亚胺。
10.一种半导体器件的制造方法，其特征在于，采用所述半导体器件的制造方法制成如权利要求1至9中任一项所述的半导体器件，所述半导体器件的制造方法包括：
提供一基底；
在基底上形成间隔设置的第一子金属层和第二子金属层；
形成覆盖所述基底和所述金属层的绝缘层，所述绝缘层的上表面为水平面，所述绝缘层的厚度大于所述第一子金属层的厚度，且大于或等于所述第二子金属层的厚度；
在所述绝缘层上形成暴露所述第一子金属层的第一通孔和暴露所述第二子金属层的至少两个第二通孔，所述第二通孔的深度大于或等于0。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211238453.9A CN115332325A (zh) | 2022-10-11 | 2022-10-11 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211238453.9A CN115332325A (zh) | 2022-10-11 | 2022-10-11 | 半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115332325A true CN115332325A (zh) | 2022-11-11 |
Family
ID=83914915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211238453.9A Pending CN115332325A (zh) | 2022-10-11 | 2022-10-11 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115332325A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115548110A (zh) * | 2022-11-28 | 2022-12-30 | 深圳市威兆半导体股份有限公司 | 半导体器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001111048A (ja) * | 1999-10-08 | 2001-04-20 | Denso Corp | 半導体装置及び絶縁ゲート型バイポーラトランジスタ |
| US20050233499A1 (en) * | 2004-04-16 | 2005-10-20 | Hidekazu Okuda | Semiconductor device and manufacturing method of the same |
| CN107636806A (zh) * | 2015-04-24 | 2018-01-26 | Abb瑞士股份有限公司 | 具有厚的顶层金属设计的功率半导体器件和用于制造这样的功率半导体器件的方法 |
| CN109994388A (zh) * | 2017-12-29 | 2019-07-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法、半导体器件和电子装置 |
-
2022
- 2022-10-11 CN CN202211238453.9A patent/CN115332325A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001111048A (ja) * | 1999-10-08 | 2001-04-20 | Denso Corp | 半導体装置及び絶縁ゲート型バイポーラトランジスタ |
| US20050233499A1 (en) * | 2004-04-16 | 2005-10-20 | Hidekazu Okuda | Semiconductor device and manufacturing method of the same |
| CN107636806A (zh) * | 2015-04-24 | 2018-01-26 | Abb瑞士股份有限公司 | 具有厚的顶层金属设计的功率半导体器件和用于制造这样的功率半导体器件的方法 |
| CN109994388A (zh) * | 2017-12-29 | 2019-07-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法、半导体器件和电子装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115548110A (zh) * | 2022-11-28 | 2022-12-30 | 深圳市威兆半导体股份有限公司 | 半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5432376A (en) | Semiconductor devices containing power and control transistors | |
| CN100386841C (zh) | 氮化物半导体器件及其制造方法 | |
| US9780164B2 (en) | Silicon-on-insulator radio frequency device and silicon-on-insulator substrate | |
| CN115332325A (zh) | 半导体器件及其制造方法 | |
| JP2020077894A (ja) | スタック型のｉｉｉ−ｖ族半導体ダイオード | |
| CN115548110B (zh) | 半导体器件及其制造方法 | |
| JPS59184565A (ja) | パワ−半導体構造素子およびその製法 | |
| KR890007433A (ko) | 바이폴라 트랜지스터를 갖는 반도체 장치와 그의 제조방법 | |
| US8749024B2 (en) | Stacked ESD clamp with reduced variation in clamp voltage | |
| CN115763555A (zh) | 半导体器件 | |
| CN111599679A (zh) | 半导体器件的金属化方法 | |
| US20040238854A1 (en) | Field effect transistor | |
| US7875509B2 (en) | Manufacturing method of semiconductor apparatus and semiconductor apparatus, power converter using the same | |
| CN219286414U (zh) | 半导体器件 | |
| US8969184B2 (en) | Method for fabricating a porous semiconductor body region | |
| CN1119830C (zh) | 一种器件转移方法 | |
| US7485926B2 (en) | SOI contact structures | |
| CN115602722B (zh) | 绝缘栅双极型晶体管的终端耐压调整方法 | |
| CN110310923A (zh) | 功率元件的制造方法及其结构 | |
| CN112435993B (zh) | 一种功率模块 | |
| US20210376117A1 (en) | Method for manufacturing an igbt device | |
| CN112420630A (zh) | 一种堆叠键合式igbt器件 | |
| CN114121887A (zh) | 一种半导体器件及其制备方法 | |
| KR100564949B1 (ko) | 전력변환용 사각칩 사이리스터 반도체 소자 및 그 제조방법 | |
| CN117855259A (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20221111 |
|
| RJ01 | Rejection of invention patent application after publication |