CN112420630A - 一种堆叠键合式igbt器件 - Google Patents

一种堆叠键合式igbt器件 Download PDF

Info

Publication number
CN112420630A
CN112420630A CN202011321046.5A CN202011321046A CN112420630A CN 112420630 A CN112420630 A CN 112420630A CN 202011321046 A CN202011321046 A CN 202011321046A CN 112420630 A CN112420630 A CN 112420630A
Authority
CN
China
Prior art keywords
mos structure
chip
mos
igbt device
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011321046.5A
Other languages
English (en)
Other versions
CN112420630B (zh
Inventor
罗景涛
严可为
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Zhongli Semiconductor Technology Co ltd
Original Assignee
Xi'an Zhongli Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Zhongli Semiconductor Technology Co ltd filed Critical Xi'an Zhongli Semiconductor Technology Co ltd
Priority to CN202011321046.5A priority Critical patent/CN112420630B/zh
Publication of CN112420630A publication Critical patent/CN112420630A/zh
Application granted granted Critical
Publication of CN112420630B publication Critical patent/CN112420630B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种堆叠键合式IGBT器件，包括MOS结构芯片、衬底晶圆片和台面钝化保护层；MOS结构芯片键合于衬底晶圆片的上方，台面钝化保护层位于衬底晶圆片的上表面和MOS结构芯片的两端及其上表面的两侧，MOS结构芯片的宽度小于所述衬底晶圆片的宽度。本发明采用堆叠‑键合技术制作的IGBT器件，因为不存在“薄片‑背面加工”的步骤，避免了难度很大且成本很高的薄片工艺、背加工工艺；能够显著压缩制造成本，同时针对台面结构进行了钝化和保护，连同器件原有的终端等保护结构在一起，充分提供了对于器件性能的保障。

Description

一种堆叠键合式IGBT器件
技术领域
本发明属于电子器件领域，涉及一种堆叠键合式IGBT器件，具体涉及一种采用堆叠技术实现的IGBT(绝缘栅双极晶体管)器件。
背景技术
IGBT是一种复合式的半导体功率器件，在电能控制和能源有效应用的领域有着广泛的应用。因为是复合结构的器件，传统的制作方法为：对晶圆片进行正面结构的加工；加工制作出正面的功率MOS结构后，对正面进行钝化保护，然后制作过程转到晶圆片的背面进行；从背面对晶圆片进行减薄；进行薄片的背面加工，制作出PN结结构和IGBT器件的底面电极。这种涉及到很薄晶圆片的、正反两面的加工，工艺上的难度非常大，特别是背面的加工，需要采用专用设备和专用工艺才能进行。在另一方面，整体的IGBT器件的制造成本，由于背面和薄片的加工步骤的引入，而变得非常高。
近年来，在集成电路领域，发展起来了多芯片堆叠的技术，也就是采用多个芯片，相互堆叠放置，进行纵向的集成，在各层芯片之间，通过特殊的TSV(穿透Si材料层的通孔)技术，进行必要的电信号互连。典型的产品，如32层、64层堆叠的存储器芯片等。
需要注意的是，本部分旨在为权利要求书中陈述的本发明的实施方式提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。
发明内容
本发明目的在于提供了一种堆叠键合式IGBT器件，可以保证器件各项电性能的综合优势，工艺难度小，成本低。
为实现上述目的本发明采用如下技术方案：
该堆叠键合式IGBT器件，包括MOS结构芯片、衬底晶圆片和台面钝化保护层；所述MOS结构芯片键合于所述衬底晶圆片的上方，所述台面钝化保护层位于所述衬底晶圆片的上表面和所述MOS结构芯片的两端及其上表面的两侧。
进一步地，上述MOS结构芯片的宽度小于所述衬底晶圆片的宽度。
进一步地，上述述衬底晶圆片采用PN结构晶圆片；所述PN结构晶圆片包括P型区、N型区、PN结构金属层和PN结构保护终端；
所述N型区位于所述P型区的上方，所述PN结构金属层位于N型区的上端面中间，所述PN结构保护终端位于N型区的上端面且分布于所述PN结构金属层的两侧。
进一步地，上述述MOS结构芯片包括MOS结构金属层、MOS结构芯片层和MOS结构保护终端；
所述MOS结构金属层位于所述MOS结构芯片层的下方，与所述PN结构金属层键合，所述MOS结构保护终端位于所述MOS结构芯片层上端面两侧。
进一步地，上述述PN结构金属层和MOS结构金属层都制作成相互对应的若干片。
进一步地，上述述PN结构晶圆片还包括用于调控和优化器件性能的场阻止层。
进一步地，上述述MOS结构芯片采用Si或SiC材料。
根据权利要求7所述的堆叠键合式IGBT器件，其特征在于：所述衬底晶圆片采用Si或SiC材料。
本发明的有益效果：
1)本发明公开了一种堆叠键合式IGBT器件，采用堆叠-键合技术制作的IGBT器件，因为不存在“薄片-背面加工”的步骤，避免了难度很大且成本很高的薄片工艺、背加工工艺；能够显著压缩制造成本，同时针对台面结构进行了钝化和保护，连同器件原有的终端等保护结构在一起，充分提供了对于器件性能的保障；
2)本发明公开了一种堆叠键合式IGBT器件，由于采用的是堆叠和键合的方式实现，还带来另一层的灵活性方面的好处，例如可以将同批制作出来的MOS结构芯片，与不同厚度、不同掺杂组合的PN结衬底片，进行堆叠，得到不同耐压档次的IGBT器件；也可以将SiC等异种材料制作的MOS结构，与Si材料的衬底结构进行异质材料的键合，得到全新的性能综合优化的半导体器件。
附图说明
图1是本发明切割前的结构示意图(虚线为切割线)；
图2是本发明切割后的结构示意图；
图3是本发明的结构示意图。
附图标记如下：
1-MOS结构芯片；2-衬底晶圆片；3-PN结构保护终端；4-MOS结构保护终端；5-MOS结构金属层；6-PN结构金属层；7-N型区；8-P型区；9-台面钝化保护层；10-PN结构晶圆片。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本发明将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征或特性可以以任何合适的方式结合在一个或更多实施方式中。
1、如图1-3所示的堆叠键合式IGBT器件，包括MOS结构芯片1、衬底晶圆片2和台面钝化保护层9；MOS结构芯片1键合于衬底晶圆片2的上方，台面钝化保护层9位于衬底晶圆片2的上表面和MOS结构芯片1的两端及其上表面的两侧。其中，MOS结构芯片1的宽度小于衬底晶圆片2的宽度。
衬底晶圆片2采用PN结构晶圆片10；PN结构晶圆片10包括P型区8、N型区7、PN结构金属层6和PN结构保护终端3；N型区7位于P型区8的上方，PN结构金属层6位于N型区7的上端面中间，PN结构保护终端3位于N型区7的上端面且分布于PN结构金属层6的两侧。
MOS结构芯片1包括MOS结构金属层5、MOS结构芯片层和MOS结构保护终端4；MOS结构金属层5位于MOS结构芯片层的下方，与PN结构金属层6键合，MOS结构保护终端4位于MOS结构芯片层上端面两侧。
其中，PN结构金属层6和MOS结构金属层5都制作成相互对应的若干片，制作为欧姆接触性质的，两部分相互对准后，进行“金属对金属”的键合。
上述堆叠键合式IGBT器件的制作过程如下：
在一片N-型晶圆片上，制作出功率MOS器件的结构。这些MOS器件结构，自身都带有终端保护结构，用于保障器件的耐压和漏电性能。将制作好的晶圆片，从背面进行减薄后，划片切割下来，得到一个个在下一步用于堆叠的“小芯片”(英文为：chiplet)。
在另一片P+型晶圆片上，通过多次外延的方式，制作出PN结结构。这些PN结结构也被制作成一个个“小芯片”的形式，“小芯片”的外围仍然是终端保护结构；特别地，PN结结构“小芯片”的面积，要大于MOS结构“小芯片”的面积。
将已经制作好的MOS结构“小芯片”，一个个地放置在PN结结构“小芯片”之上，这样就形成了上下两种“小芯片”的堆叠。
堆叠的两部分结构进行键合，可以是半导体材料直接键合，也可以在键合面处沉积金属层，然后进行“金属对金属”的键合。键合后，按照下方PN结结构“小芯片”的尺寸范围，进行划片和切割，就得到一个个组合成功的IGBT器件了。需要指出，由于下面的PN结结构“小芯片”面积较大，所以上方的MOS结构“小芯片”是套准和放置在下面“小芯片”的中心区域的，大小芯片的结合处，存在着台面；对于这种台面结构，本发明方案中，是要进行保护的，典型的方式是玻璃粉台面钝化，也可以是聚酰亚胺台面钝化，在下方PN结结构的台面处沉积二氧化硅，等。
最终所实现的IGBT器件，从底面电极，向顶面电极的漏电通路为，底面电极——PN结结构的左右侧边——PN结结构大于上方MOS结构的部分，此处有终端保护和台面保护——MOS结构的左右侧面，此处有台面保护——MOS结构的上表面处的终端，此处有台面保护的一部分——顶面电极。由于存在多处终端保护和台面保护，漏电流可以被抑制在很低的水平，器件的整体耐压也得到保证。
下面结合优选实施例对本发明做详细描述。
实施例一
取一片N-型Si晶圆片，在其上制作出功率MOS的结构，该MOS结构的终端部分耐压达到900V。所有正面结构制作完成后，从背面减薄Si晶圆片，减薄后的厚度为95um。进行划片和切割，得到一个个MOS结构“小芯片”。未来IGBT器件的栅电极、阴极，就是MOS结构的栅电极，源极，已经制作于各“小芯片”的上表面处，从那里引出。
另取一片P+型Si晶圆片，采用多层外延的技术，在该晶圆片上依次外延生长N-层5um，N+层1um，N-层14um，总计外延层厚度20um。对于外延后的晶圆片，在其上表面处制作终端结构，终端结构耐压约150V。对于该衬底片，其底面进行金属化，制作出未来IGBT器件的阳极。
将众多MOS结构“小芯片”，放置到已经做好PN结结构和终端的衬底片上，每个“小芯片”都对准衬底片的终端保护环放置，为最内侧的保护环所环绕。堆叠好后，进行半导体片之间的键合，并且使用聚酰亚胺进行台面的钝化保护。最后进行划片和切割，得到一个个独立的IGBT器件。
整体的IGBT器件耐压，为两个部分的叠加，约为1050V，即器件的耐压在1000V级别(加了50V的保证余量)。
本实施例实现了一个基本的采用堆叠方式实现的IGBT器件，具备如前所述的在器件结构和工艺制造方面的各种优点。
实施例二
对于MOS结构和PN结结构，额外准备金属化接触面，即在MOS结构加工完成、晶圆片从背面减薄后，增加背面金属化的步骤，得到0.5um的金属Al薄层，又在下方的PN结结构晶圆片的上表面，在保护环内侧的区域，添加金属化的步骤，得到0.5um的金属Al薄层。
其余器件结构和实现的方法均同实施例一。
本实施例是对基本的实施例一的一种变化，由于额外的工艺步骤，对上、下两种结构都准备了金属Al接触面，所以二者的接触，可以通过“金属对金属”的键合，而得到增强。另外需要指出，这里对半导体材料进行金属化，工艺上是很成熟的，不需要特殊的设备，也不会显著增加成本。
实施例三
其余步骤同实施例一，但是准备两种衬底片。其中的一种同实施例一，另一种采用如下的参数：多层外延为N-层5um，N+层1um，N-层34um，总计外延层厚度40um。对于外延后的晶圆片，在其上表面处制作终端结构，终端结构耐压约350V。
同样的上层的MOS结构，分别与不同的衬底片相结合，得到耐压1000V级，和耐压1200V级的两种规格的IGBT器件。
实施例三，提供了很灵活的功能，即制造成本较高的MOS结构的部分，可以按一种规格制造，而制造成本较低的PN结结构的部分，可以灵活变化，得到不同的规格(额外增加的成本可忽略)，最终获得的IGBT器件也是不同规格档次的。
实施例四
选用一片N-掺杂的SiC晶圆片，制作出MOS结构和保护终端。其余步骤与实施例一相同。
本实施例提供了另一种灵活处理的方案，实现了异质材料相互堆叠键合而成的IGBT器件。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由所附的权利要求指出。

Claims (8)

1.一种堆叠键合式IGBT器件，其特征在于：包括MOS结构芯片(1)、衬底晶圆片(2)和台面钝化保护层(9)；所述MOS结构芯片(1)键合于所述衬底晶圆片(2)的上方，所述台面钝化保护层(9)位于所述衬底晶圆片(2)的上表面和所述MOS结构芯片(1)的两端及其上表面的两侧。
2.根据权利要求1所述的堆叠键合式IGBT器件，其特征在于：所述MOS结构芯片(1)的宽度小于所述衬底晶圆片(2)的宽度。
3.根据权利要求2所述的堆叠键合式IGBT器件，其特征在于：所述衬底晶圆片(2)采用PN结构晶圆片(10)；所述PN结构晶圆片(10)包括P型区(8)、N型区(7)、PN结构金属层(6)和PN结构保护终端(3)；
所述N型区(7)位于所述P型区(8)的上方，所述PN结构金属层(6)位于N型区(7)的上端面中间，所述PN结构保护终端(3)位于N型区(7)的上端面且分布于所述PN结构金属层(6)的两侧。
4.根据权利要求3所述的堆叠键合式IGBT器件，其特征在于：所述MOS结构芯片(1)包括MOS结构金属层(5)、MOS结构芯片层和MOS结构保护终端(4)；
所述MOS结构金属层(5)位于所述MOS结构芯片层的下方，与所述PN结构金属层(6)键合，所述MOS结构保护终端(4)位于所述MOS结构芯片层上端面两侧。
5.根据权利要求4所述的堆叠键合式IGBT器件，其特征在于：所述PN结构金属层(6)和MOS结构金属层(5)都制作成相互对应的若干片。
6.根据权利要求5所述的堆叠键合式IGBT器件，其特征在于：所述PN结构晶圆片(10)还包括用于调控和优化器件性能的场阻止层。
7.根据权利要求6所述的堆叠键合式IGBT器件，其特征在于：所述MOS结构芯片(1)采用Si或SiC材料。
8.根据权利要求7所述的堆叠键合式IGBT器件，其特征在于：所述衬底晶圆片(2)采用Si或SiC材料。
CN202011321046.5A 2020-11-23 2020-11-23 一种堆叠键合式igbt器件 Active CN112420630B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011321046.5A CN112420630B (zh) 2020-11-23 2020-11-23 一种堆叠键合式igbt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011321046.5A CN112420630B (zh) 2020-11-23 2020-11-23 一种堆叠键合式igbt器件

Publications (2)

Publication Number Publication Date
CN112420630A true CN112420630A (zh) 2021-02-26
CN112420630B CN112420630B (zh) 2024-04-26

Family

ID=74776889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011321046.5A Active CN112420630B (zh) 2020-11-23 2020-11-23 一种堆叠键合式igbt器件

Country Status (1)

Country Link
CN (1) CN112420630B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5238875A (en) * 1990-09-06 1993-08-24 Shin-Etsu Handotai Co., Ltd. Method of producing a bonded wafer
CN101217158A (zh) * 2007-12-28 2008-07-09 中国电子科技集团公司第五十五研究所 减小晶体管延伸电极电容的结构及制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5238875A (en) * 1990-09-06 1993-08-24 Shin-Etsu Handotai Co., Ltd. Method of producing a bonded wafer
CN101217158A (zh) * 2007-12-28 2008-07-09 中国电子科技集团公司第五十五研究所 减小晶体管延伸电极电容的结构及制作方法

Also Published As

Publication number Publication date
CN112420630B (zh) 2024-04-26

Similar Documents

Publication Publication Date Title
US9508797B2 (en) Gallium nitride power devices using island topography
EP2465141B1 (en) Gallium nitride microwave and power switching transistors with matrix layout
US8138581B2 (en) Semiconductor device with channel stop trench and method
US8026576B2 (en) Wiring board
US8168480B2 (en) Fabricating method for forming integrated structure of IGBT and diode
US7972913B2 (en) Method for forming a Schottky diode
JP5507118B2 (ja) 半導体装置およびその製造方法
JP2002076326A (ja) 半導体装置
CN106169508B (zh) 一种双向超低电容瞬态电压抑制器及其制作方法
CN112740422A (zh) 垂直半导体肖特基二极管及其制造方法
GB2082836A (en) Corrugated semiconductor devices
CN114664922A (zh) Igbt半导体结构
CN112420630B (zh) 一种堆叠键合式igbt器件
DK157468B (da) Diode til monolitisk integreret kreds
EP3174102A1 (en) Semiconductor device and method of making a semiconductor device
CN112259599B (zh) 一种硅片键合式igbt器件及其制作方法
JP2010050315A (ja) ショットキーバリアダイオード
CN114050183A (zh) 逆导型功率芯片制造方法
CN209804659U (zh) 一种igbt芯片的产品结构
US20200227402A1 (en) Zener diodes and methods of manufacture
CN111293171A (zh) 一种igbt芯片的设计结构、产品结构及其制造方法
CN216793695U (zh) 一种集成结势垒肖特基的mosfet器件
CN107818916B (zh) 压接式igbt器件正面金属电极结构的制备方法
US20240128381A1 (en) Power Diode Device and Method of Manufacturing the Same
US10615292B2 (en) High voltage silicon carbide Schottky diode flip chip array

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant