CN118173547A - 一种功率器件、功率模块、功率转换电路以及车辆 - Google Patents

Abstract

本发明公开了一种功率器件、功率模块、功率转换电路以及车辆。该功率器件包括：两个垂直结构肖特基势垒二极管；垂直肖特基势垒二极管的第一表面至少设置有阳极；两个垂直结构肖特基势垒二极管包括第一垂直结构肖特基势垒二极管和第二垂直结构肖特基势垒二极管；第一垂直结构肖特基势垒二极管的第二表面设置有阴极；第二垂直结构肖特基势垒二极管的第二表面设置有阴极；或者第二垂直结构肖特基势垒二极管的第二表面设置有衬底；两个垂直结构肖特基势垒二极管垂直堆叠，其中，两个垂直结构肖特基势垒二极管的第一表面相对设置；且两个垂直结构肖特基势垒二极管并联连接。本发明实施例提供的技术方案提高了功率器件的单位面积的电流密度。

Description

一种功率器件、功率模块、功率转换电路以及车辆

技术领域

本发明涉及半导体技术领域，尤其涉及一种功率器件、功率模块、功率转换电路以及车辆。

背景技术

功率器件(Power Semiconductor Device)是电力电子装置中用于实现电能转换和电路控制的核心组件。

由单个垂直结构肖特基势垒二极管制备的功率器件，存在如下问题：单个垂直结构肖特基势垒二极管的尺寸受限于晶胞大小，因此，现有的功率器件的单位面积的电流密度很难继续增加。

发明内容

本发明提供了一种功率器件、功率模块、功率转换电路以及车辆，以提高功率器件的单位面积的电流密度。

根据本发明的一方面，提供了一种功率器件，包括：

两个垂直结构肖特基势垒二极管；其中，所述垂直结构肖特基势垒二极管包括第一表面和与所述第一表面相对设置的第二表面，所述第一表面至少设置有阳极；两个垂直结构肖特基势垒二极管包括第一垂直结构肖特基势垒二极管和第二垂直结构肖特基势垒二极管；所述第二垂直结构肖特基势垒二极管用于支撑所述第一垂直结构肖特基势垒二极管；所述第一垂直结构肖特基势垒二极管的第二表面设置有阴极，并通过所述阴极接入阴极电信号；所述第二垂直结构肖特基势垒二极管的第二表面设置有阴极，并通过所述阴极接入阴极电信号；或者所述第二垂直结构肖特基势垒二极管的第二表面设置有衬底，并通过所述衬底和设置在两垂直结构肖特基势垒二极管内的导电结构构成的电学互通结构接入阴极电信号；

两个所述垂直结构肖特基势垒二极管垂直堆叠，其中，两个所述垂直结构肖特基势垒二极管的第一表面相对设置；且两个所述垂直结构肖特基势垒二极管并联连接。

可选地，所述功率器件包括埋层区，两个垂直结构肖特基势垒二极管中的至少一个包括所述埋层区；

所述埋层区包括公共电极导电结构，所述公共电极导电结构用于为两个垂直结构肖特基势垒二极管传输公共电信号，其中，所述公共电信号包括共阴极电信号和/或共阳极电信号。

可选地，所述功率器件包括元胞区，所述元胞区位于所述埋层区的一侧；

所述元胞区至少包括依次排列的外延层、阳极、第一绝缘层和第二绝缘层；所述外延层靠近所述阳极的表面设置有有源区，所述阳极覆盖所述有源区；所述元胞区还包括阳极导电通孔和所述阳极；所述阳极导电通孔贯穿所述第一绝缘层；所述阳极位于所述第二绝缘层的第一凹槽内，所述阳极导电通孔用于连接所述阳极。

可选地，所述第一垂直结构肖特基势垒二极管包括所述埋层区，所述公共电极导电结构包括共阳极导电结构；所述共阳极导电结构通过第一布线层和所述阳极连接；

所述第一垂直结构肖特基势垒二极管的阳极连接电极和所述第二垂直结构肖特基势垒二极管的阳极连接电极键合连接；所述第一垂直结构肖特基势垒二极管的阴极和所述第二垂直结构肖特基势垒二极管的阴极接入相同电位的电信号。

可选地，所述第一垂直结构肖特基势垒二极管和所述第二垂直结构肖特基势垒二极管均包括所述埋层区，所述公共电极导电结构包括共阳极导电结构和共阴极导电结构；所述共阳极导电结构通过第一布线层和所述阳极链接电极连接；

所述第一垂直结构肖特基势垒二极管中，所述共阴极导电结构通过第二布线层和所述阴极连接；所述第二垂直结构肖特基势垒二极管还包括第一衬底，所述第一衬底位于所述外延层远离所述第一绝缘层的一侧，所述共阴极导电结构与所述第一衬底连接；

所述第一垂直结构肖特基势垒二极管的共阳极导电结构和所述第二垂直结构肖特基势垒二极管的共阳极导电结构键合连接；所述第一垂直结构肖特基势垒二极管的共阴极导电结构和所述第二垂直结构肖特基势垒二极管的共阴极导电结构键合连接。

可选地，所述第一垂直结构肖特基势垒二极管和所述第二垂直结构肖特基势垒二极管均包括所述埋层区，所述公共电极导电结构包括共阳极导电结构；所述共阳极导电结构通过第一布线层和所述阳极连接电极连接；

所述第一垂直结构肖特基势垒二极管的共阳极导电结构和所述第二垂直结构肖特基势垒二极管的共阳极导电结构键合连接；所述第一垂直结构肖特基势垒二极管的阴极和所述第二垂直结构肖特基势垒二极管的阴极接入相同电位的电信号。

可选地，所述第一垂直结构肖特基势垒二极管中，所述埋层区包括所述第一绝缘层、所述第二绝缘层和第三绝缘层；

所述第一绝缘层和所述第二绝缘层延伸至所述埋层区；

所述外延层延伸至所述埋层区，所述外延层设置有第二凹槽，所述第二凹槽位于所述埋层区，所述第三绝缘层位于所述第二凹槽内。

可选地，所述第一垂直结构肖特基势垒二极管和所述第二垂直结构肖特基势垒二极管中，所述埋层区包括所述第一绝缘层、所述第二绝缘层和第三绝缘层；

所述第一绝缘层和所述第二绝缘层延伸至所述埋层区；

所述外延层延伸至所述埋层区，所述外延层设置有第二凹槽，所述第二凹槽位于所述埋层区，所述第三绝缘层位于所述第二凹槽内。

可选地，所述第一垂直结构肖特基势垒二极管中，所述埋层区包括所述第一绝缘层、所述第二绝缘层和第三绝缘层；

所述第一绝缘层和所述第二绝缘层延伸至所述埋层区；

所述外延层延伸至所述埋层区，所述外延层设置有第二凹槽，所述第二凹槽位于所述埋层区，所述第三绝缘层位于所述第二凹槽内；

所述第二垂直结构肖特基势垒二极管中，所述埋层区包括所述第二绝缘层；

所述第二绝缘层延伸至所述埋层区。

可选地，包括所述第三绝缘层的垂直结构肖特基势垒二极管中，所述外延层包括至少两层外延子层。

可选地，所述第一垂直结构肖特基势垒二极管中，所述共阳极导电结构包括共阳极导电通孔和共阳极；

所述共阳极导电通孔贯穿所述第三绝缘层和所述第一绝缘层；所述共阳极位于所述第二绝缘层的凹槽内。

可选地，所述第一垂直结构肖特基势垒二极管中，所述共阳极导电结构还包括共阳极连接电极，所述共阳极连接电极位于所述外延层远离所述第一绝缘层的一侧，覆盖部分或者全部所述共阳极导电通孔。

可选地，所述第一垂直结构肖特基势垒二极管和所述第二垂直结构肖特基势垒二极管中，所述共阴极导电结构包括共阴极导电通孔和共阴极；

所述共阴极导电通孔贯穿所述第三绝缘层和所述第一绝缘层；所述共阴极位于所述第二绝缘层的凹槽内。

可选地，所述第二垂直结构肖特基势垒二极管中，所述共阳极导电结构包括共阳极，所述共阳极位于所述第二绝缘层的凹槽内。

可选地，所述第一垂直结构肖特基势垒二极管中，所述共阴极导电结构还包括共阴极连接电极，所述共阴极连接电极位于所述外延层远离所述第一绝缘层的一侧，覆盖部分或者全部所述共阴极导电通孔。

可选地，所述第二垂直结构肖特基势垒二极管还包括第一衬底，所述第一衬底位于所述外延层远离所述第一绝缘层的一侧，所述阴极位于所述第一衬底远离所述外延层的一侧；所述第一衬底的厚度小于或等于150微米。

可选地，所述第一垂直结构肖特基势垒二极管还包括第二衬底，所述第二衬底位于所述外延层远离所述第一绝缘层的一侧，所述阴极位于所述第二衬底远离所述外延层的一侧；

所述第二衬底覆盖所述元胞区，与所述埋层区无交叠；

所述第二衬底的厚度小于或等于所述第一衬底的厚度。

可选地，所述有源区包括多个子有源区，多个子有源区在垂直于两垂直结构肖特基势垒二极管的堆叠方向上间隔排列。

可选地，所述垂直结构肖特基势垒二极管包括碳化硅垂直结构肖特基势垒二极管或者氮化镓垂直结构肖特基势垒二极管。

根据本发明的另一方面，提供了一种功率模块，包括基板与至少一个如本发明任一实施例所述的功率器件，所述基板用于承载所述功率器件。

根据本发明的另一方面，提供了一种功率转换电路，所述功率转换电路用于电流转换、电压转换、功率因数校正中的一个或多个；

所述功率转换电路包括电路板以及至少一个如本发明任一实施例的功率器件，所述功率器件与所述电路板电连接。

根据本发明的另一方面，提供了一种车辆，包括负载以及如本发明任一实施例的功率转换电路，所述功率转换电路用于将交流电和/或直流电进行转换为交流电和/或直流电后，输入到所述负载。

本发明实施例提供的技术方案，两个垂直结构肖特基势垒二极管垂直堆叠，且两个垂直结构肖特基势垒二极管并联连接，降低了功率器件的电阻，从而提高了功率器件的单位面积的电流密度。且功率器件中，设置有阴极或者衬底的第二表面作为散热面，增加了功率器件的散热面的数量，且散热面位于功率器件的外表面，提高了功率器件的散热能力。另外，两个垂直结构肖特基势垒二极管垂直堆叠，两个垂直结构肖特基势垒二极管可以互相作为支撑来实现每个垂直结构肖特基势垒二极管的衬底减薄处理，进一步降低功率器件的电阻、提高功率器件的单位面积的电流密度以及提升散热能力。需要指出的是，当第二垂直结构肖特基势垒二极管的第二表面未设置阴极时，第二垂直结构肖特基势垒二极管的第二表面可通过衬底和外延层来实现散热，该表面位于功率器件的外表面，提高了功率器件的散热能力。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术提供的一种功率器件的结构示意图；

图2是本发明实施例提供的一种功率器件的结构示意图；

图3是本发明实施例提供的另一种功率器件的结构示意图；

图4是本发明实施例提供的又一种功率器件的结构示意图；

图5是本发明实施例提供的又一种功率器件的结构示意图；

图6-图17是本发明实施例提供的图2示出的功率器件的制备方法的各步骤对应的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进型清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或器的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或器，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或器。

正如上述背景技术中所述，现有的功率器件的单位面积的电流密度很难继续增加。如图1所述，图1是现有技术提供的一种功率器件的结构示意图，该功率器件包括一个垂直结构肖特基势垒二极管，该垂直结构肖特基势垒二极管包括衬底100、外延层101、阳极102、阴极103和钝化层104，外延层101远离衬底100的表面设置有源区105。衬底100和外延层101为N型时，有源区105为P型。受限于晶胞尺寸的限制，垂直结构肖特基势垒二极管的尺寸无法继续增大，因此，现有的功率器件的单位面积的电流密度很难继续增加。并且现有的功率器件通常是单面散热，散热性能不佳。现有技术通常是通过减薄衬底100的方式来降低功率器件的电阻，进而提高功率器件的单位面积的电流密度，同时也可以提升散热能力。但是衬底100的减薄有限，减薄到150微米以下，有碎片风险，无法达到量产。

针对上述技术问题，本发明实施例提供了如下技术方案；

如图2所示，图2是本发明实施例提供的一种功率器件的结构示意图，该功率器件包括：两个垂直结构肖特基势垒二极管；其中，垂直结构肖特基势垒二极管包括第一表面和与第一表面相对设置的第二表面，第一表面至少设置有阳极连接电极A1；两个垂直结构肖特基势垒二极管包括第一垂直结构肖特基势垒二极管S1和第二垂直结构肖特基势垒二极管S2；第二垂直结构肖特基势垒二极管S2用于支撑第一垂直结构肖特基势垒二极管S1；第一垂直结构肖特基势垒二极管S1的第二表面设置有阴极C1，并通过阴极C1接入阴极电信号；第二垂直结构肖特基势垒二极管S2的第二表面设置有阴极C1，并通过阴极C1接入阴极电信号；或者第二垂直结构肖特基势垒二极管S2的第二表面设置有衬底，并通过衬底和设置在两垂直结构肖特基势垒二极管内的导电结构构成的电学互通结构接入阴极电信号；两个垂直结构肖特基势垒二极管垂直堆叠，其中，两个垂直结构肖特基势垒二极管的第一表面相对设置；且两个垂直结构肖特基势垒二极管并联连接。示例性的，图2示出的功率器件中，第二垂直结构肖特基势垒二极管S2的第二表面设置有阴极C1，第一垂直结构肖特基势垒二极管S1和第二垂直结构肖特基势垒二极管S2均是通过各自的阴极C1接入阴极电信号。图3是本发明实施例提供的另一种功率器件的结构示意图，图3示出的功率器件中，第二垂直结构肖特基势垒二极管S2的第二表面设置有衬底，衬底为第一衬底207。第一垂直结构肖特基势垒二极管S1通过阴极C1接入阴极电信号，第二垂直结构肖特基势垒二极管S2通过第一衬底207和和设置在两垂直结构肖特基势垒二极管内的导电结构构成的电学互通结构接入阴极电信号。需要指出的是，常规的垂直结构肖特基势垒二极管都是通过设置在衬底表面的阴极C1接入阴极电信号。图3示出的功率器件中，无需在第二垂直结构肖特基势垒二极管S2的第一衬底207的表面设置阴极C1，实现了功率器件的阴极C1的单面封装。需要说明的是，在本发明实施例示出的附图中，垂直堆叠的两个垂直结构肖特基势垒二极管可以用第一垂直结构肖特基势垒二极管S1和第二垂直结构肖特基势垒二极管S2来示出，其中，第二垂直结构肖特基势垒二极管S2用于支撑第一垂直结构肖特基势垒二极管S1。

本发明实施例提供的技术方案，两个垂直结构肖特基势垒二极管垂直堆叠，且两个垂直结构肖特基势垒二极管并联连接，降低了功率器件的电阻，从而提高了功率器件的单位面积的电流密度。且功率器件中，设置有阴极C1或者衬底的第二表面作为散热面，增加了功率器件的散热面的数量，且散热面位于功率器件的外表面，提高了功率器件的散热能力。另外，两个垂直结构肖特基势垒二极管垂直堆叠，两个垂直结构肖特基势垒二极管可以互相作为支撑来实现每个垂直结构肖特基势垒二极管的衬底减薄处理，进一步降低功率器件的电阻、提高功率器件的单位面积的电流密度以及提升散热能力。需要指出的是，当第二垂直结构肖特基势垒二极管S2的第二表面未设置阴极C1时，第二垂直结构肖特基势垒二极管S2的第二表面可通过衬底和外延层来实现散热，该表面位于功率器件的外表面，提高了功率器件的散热能力。

可选地，在上述技术方案的基础上，如图2所示，功率器件包括元胞区Q1和埋层区Q2，埋层区Q2位于元胞区Q1的一侧；两个垂直结构肖特基势垒二极管中的至少一个包括埋层区Q2；埋层区Q2包括公共电极导电结构，公共电极导电结构204用于为两个垂直结构肖特基势垒二极管传输公共电信号，其中，公共电信号包括共阴极电信号和/或共阳极电信号。

具体的，埋层区Q2的公共电极导电结构204可以通过器件内部的布线层与阴极C1和/或阳极连接电极A1实现连接，进而实现为两个垂直结构肖特基势垒二极管传输包括共阴极电信号和/或共阳极电信号的公共电信号，以实现两个垂直结构肖特基势垒二极管的并联连接，降低了功率器件的电阻，从而提高了功率器件的单位面积的电流密度。需要说明的是，当两个垂直结构肖特基势垒二极管的第二表面均包括阴极C1，且阴极C1位于功率器件外表面，两个阴极C1之间的并联还可以通过接入相同电位的电信号实现并联连接。

可选地，在上述技术方案的基础上，如图2所示，功率器件包括元胞区Q1，元胞区Q1位于埋层区Q2的一侧；元胞区Q1至少包括依次排列的外延层200、阳极A0、第一绝缘层201和第二绝缘层202；外延层200靠近阳极A0的表面设置有有源区203，阳极A0覆盖有源区203；元胞区Q1还包括阳极导电通孔V1和阳极连接电极A1；阳极导电通孔V1贯穿第一绝缘层201；阳极连接电极A1位于第二绝缘层202的第一凹槽内，阳极导电通孔V1用于连接阳极连接电极A1和阳极A0。

在本实施例中，外延层200的导电类型和有源区203的导电类型相反。

具体的，在每一个垂直结构肖特基势垒二极管内部，阳极连接电极A1通过阳极导电通孔V1和阳极A0连接，以实现阳极连接电极A1和阳极A0的导通。

图4是本发明实施例提供的又一种功率器件的结构示意图。图2、图3和图4示出了三种不同结构的功率器件，其中，图2示出的功率器件中，两个垂直堆叠的垂直结构肖特基势垒二极管中的第一垂直结构肖特基势垒二极管S1包括埋层区Q2，公共电极导电结构204用于为两个垂直结构肖特基势垒二极管传输共阳极电信号，第一垂直结构肖特基势垒二极管S1的阴极C1和第二垂直结构肖特基势垒二极管S2的阴极C1接入相同电位的电信号。

图3示出的功率器件中，两个垂直堆叠的垂直结构肖特基势垒二极管均包括埋层区Q2，公共电极导电结构204用于为两个垂直结构肖特基势垒二极管传输共阴极电信号和共阳极电信号。图4示出的功率器件中，两个垂直结构肖特基势垒二极管均包括埋层区Q2，公共电极导电结构204用于为两个垂直结构肖特基势垒二极管传输共阳极电信号，第一垂直结构肖特基势垒二极管S1的阴极C1和第二垂直结构肖特基势垒二极管S2的阴极C1接入相同电位的电信号。

可选地，在上述技术方案的基础上，如图2所示，第一垂直结构肖特基势垒二极管S1包括埋层区Q2，公共电极导电结构204包括共阳极导电结构205；共阳极导电结构205通过第一布线层和阳极连接电极A1连接；第一垂直结构肖特基势垒二极管S1的阳极连接电极A1和第二垂直结构肖特基势垒二极管S2的阳极连接电极A1键合连接；第一垂直结构肖特基势垒二极管S1的阴极C1和第二垂直结构肖特基势垒二极管S2的阴极C1接入相同电位的电信号。

具体的，两个垂直结构肖特基势垒二极管中的第一垂直结构肖特基势垒二极管S1包括埋层区Q2。第一垂直结构肖特基势垒二极管S1的阳极连接电极A1和第二垂直结构肖特基势垒二极管S2的阳极连接电极A1键合连接；且第一垂直结构肖特基势垒二极管S1内埋层区Q2的共阳极导电结构205通过第一布线层和阳极连接电极A1连接，用于为两个垂直结构肖特基势垒二极管传输共阳极电信号，第一垂直结构肖特基势垒二极管S1的阴极C1和第二垂直结构肖特基势垒二极管S2的阴极C1接入相同电位的电信号，以实现两个垂直结构肖特基势垒二极管的并联连接，降低了功率器件的电阻，从而提高了功率器件的单位面积的电流密度。

可选地，在上述技术方案的基础上，如图3所示，第一垂直结构肖特基势垒二极管S1和第二垂直结构肖特基势垒二极管S2均包括埋层区Q2，公共电极导电结构204包括共阳极导电结构205和共阴极导电结构206；共阳极导电结构205通过第一布线层和阳极连接电极A1连接；第一垂直结构肖特基势垒二极管S1中，共阴极导电结构206通过第二布线层和阴极C1连接；第二垂直结构肖特基势垒二极管S2还包括第一衬底207，第一衬底207位于外延层200远离第一绝缘层201的一侧，共阴极导电结构206与第一衬底207连接；第一垂直结构肖特基势垒二极管S1的共阳极导电结构205和第二垂直结构肖特基势垒二极管S2的共阳极导电结构205键合连接；第一垂直结构肖特基势垒二极管S1的共阴极导电结构206和第二垂直结构肖特基势垒二极管S2的共阴极导电结构206键合连接。

具体的，两个垂直堆叠的垂直结构肖特基势垒二极管均包括埋层区Q2。在每一个垂直结构肖特基势垒二极管内部，共阳极导电结构205通过第一布线层和阳极连接电极A1连接。第一垂直结构肖特基势垒二极管S1中，共阴极导电结构206通过第二布线层和阴极C1连接；第二垂直结构肖特基势垒二极管S2，共阴极导电结构206与第一衬底207连接。且第一垂直结构肖特基势垒二极管S1和第二垂直结构肖特基势垒二极管S2的共阳极导电结构205以及共阴极导电结构206一一对应键合连接，共阳极导电结构205以及共阴极导电结构206用于为两个垂直结构肖特基势垒二极管传输共阴极电信号和共阳极电信号，以实现两个垂直结构肖特基势垒二极管的并联连接，降低了功率器件的电阻，从而提高了功率器件的单位面积的电流密度。另外，上述技术方案不需要通过键合工艺实现对两个垂直结构肖特基势垒二极管的元胞区Q1的阳极连接电极A1对位键合，降低了元胞区Q1的对位精度，简化了封装工艺，降低了制备成本。并且第一垂直结构肖特基势垒二极管S1的共阴极导电结构206和第二垂直结构肖特基势垒二极管S2的共阴极导电结构206键合连接，使得功率器件获取共阴极电信号，可以更好地保证两个垂直结构肖特基势垒二极管的阴极C1具有等电势。需要特别指出的是，图3示出的功率器件中，无需在第二垂直结构肖特基势垒二极管S2的第二表面设置阴极C1，实现了对功率器件的单面封装，简化了封装工艺，降低了制备成本。

可选地，在上述技术方案的基础上，如图4所示，第一垂直结构肖特基势垒二极管S1和第二垂直结构肖特基势垒二极管S2均包括埋层区Q2，公共电极导电结构204包括共阳极导电结构205；共阳极导电结构205通过第一布线层和阳极连接电极A1连接；第一垂直结构肖特基势垒二极管S1的共阳极导电结构205和第二垂直结构肖特基势垒二极管S2的共阳极导电结构205键合连接；第一垂直结构肖特基势垒二极管S的阴极C1和第二垂直结构肖特基势垒二极管S2的阴极C1接入相同电位的电信号。

具体的，两个垂直结构肖特基势垒二极管均包括埋层区Q2。在每一个垂直结构肖特基势垒二极管内部，共阳极导电结构205通过第一布线层和阳极连接电极A1连接。第一垂直结构肖特基势垒二极管S1的阳极连接电极A1和第二垂直结构肖特基势垒二极管S2的共阳极导电结构205键合连接，用于为两个垂直结构肖特基势垒二极管传输共阳极电信号，第一垂直结构肖特基势垒二极管S的阴极C1和第二垂直结构肖特基势垒二极管S2的阴极C1接入相同电位的电信号，以实现两个垂直结构肖特基势垒二极管的并联连接，降低了功率器件的电阻，从而提高了功率器件的单位面积的电流密度。另外，上述技术方案不需要通过键合工艺实现对两个垂直结构肖特基势垒二极管的元胞区Q1的阳极连接电极A1对位键合，降低了元胞区Q1的对位精度，简化了封装工艺，降低了制备成本。

为了解决图2、图3和图4示出的三种不同结构的功率器件中埋层区Q2的公共电极导电结构204的电绝缘问题，本发明实施例提供了如下技术方案：

可选地，在上述技术方案的基础上，如图2所示，第一垂直结构肖特基势垒二极管S1中，埋层区Q2包括第一绝缘层201、第二绝缘层202和第三绝缘层208；第一绝缘层201和第二绝缘层202延伸至埋层区Q2；外延层200延伸至埋层区Q2，外延层200设置有第二凹槽，第二凹槽位于埋层区Q2，第三绝缘层208位于第二凹槽内。

具体的，第一垂直结构肖特基势垒二极管S1的埋层区Q2由第一绝缘层201、第二绝缘层202和第三绝缘层208构成，第一绝缘层201、第二绝缘层202和第三绝缘层208用于为共阳极导电结构205提供绝缘保护。且第一绝缘层201和第二绝缘层202从元胞区Q1延伸至埋层区Q2，简化了膜层的数量，降低了功率器件的成本。

可选地，在上述技术方案的基础上，如图3所示，第一垂直结构肖特基势垒二极管S1和第二垂直结构肖特基势垒二极管S2中，埋层区Q2包括第一绝缘层201、第二绝缘层202和第三绝缘层208；第一绝缘层201和第二绝缘层202延伸至埋层区Q2；外延层200延伸至埋层区Q2，外延层200设置有第二凹槽，第二凹槽位于埋层区Q2，第三绝缘层208位于第二凹槽内。

具体的，第一垂直结构肖特基势垒二极管S1和第二垂直结构肖特基势垒二极管S2的埋层区Q2均由第一绝缘层201、第二绝缘层202和第三绝缘层208构成。第一垂直结构肖特基势垒二极管S1中，第一绝缘层201、第二绝缘层202和第三绝缘层208用于为共阳极导电结构205和共阴极导电结构206提供绝缘保护。第二垂直结构肖特基势垒二极管S2中，第一绝缘层201、第二绝缘层202和第三绝缘层208用于为共阳极导电结构205和共阴极导电结构206提供绝缘保护。且第一绝缘层201和第二绝缘层202从元胞区Q1延伸至埋层区Q2，简化了膜层的数量，降低了功率器件的成本。

可选地，在上述技术方案的基础上，如图4所示，第一垂直结构肖特基势垒二极管S1中，埋层区Q2包括第一绝缘层201、第二绝缘层202和第三绝缘层208；第一绝缘层201和第二绝缘层202延伸至埋层区Q2；外延层200延伸至埋层区Q2，外延层200设置有第二凹槽，第二凹槽位于埋层区，第三绝缘层位于第二凹槽内；第二垂直结构肖特基势垒二极管S2中，埋层区Q2包括第二绝缘层202；第二绝缘层202延伸至埋层区Q2。

具体的，第一垂直结构肖特基势垒二极管S1的埋层区Q2由第一绝缘层201、第二绝缘层202和第三绝缘层208构成，第二垂直结构肖特基势垒二极管S2的埋层区Q2由第二绝缘层202构成。第一垂直结构肖特基势垒二极管S1中，第一绝缘层201、第二绝缘层202和第三绝缘层208用于为共阳极导电结构205提供绝缘保护。第二垂直结构肖特基势垒二极管S2中，第二绝缘层202用于为共阳极导电结构205提供绝缘保护。且第一绝缘层201和第二绝缘层202从元胞区Q1延伸至埋层区Q2，简化了膜层的数量，降低了功率器件的成本。

上述技术方案中，位于埋层区Q2的外延层200包括第二凹槽，为了提高外延层200的第二凹槽的刻蚀精度，本发明实施例提供了如下技术方案：

可选地，在上述技术方案的基础上，如图2-图4所示，包括第三绝缘层的垂直结构肖特基势垒二极管中，外延层200包括至少两层外延子层。

示例性的，外延层200包括第一外延子层200a和第二外延子层200b。

具体的，当外延层200需要形成第二凹槽以容纳公共电极导电结构204时，将外延层200设置成包括至少两层外延子层的结构，第二凹槽的形成过程中，每形成一层外延子层，对该外延子层刻蚀一次，降低了每一次刻蚀的深度，从而提高了刻蚀的精度。尤其对于硬度比较高的碳化硅外延层，通过上述技术方案可以大大提高外延层200内第二凹槽的刻蚀精度，降低刻蚀难度。

为了进一步细化公共电极导电结构204的具体结构，本发明实施例进一步提供了如下技术方案：

可选地，在上述技术方案的基础上，如图2-图4所示，第一垂直结构肖特基势垒二极管S1中，共阳极导电结构205包括共阳极导电通孔V2和共阳极A2；共阳极导电通孔V2贯穿第三绝缘层208和第一绝缘层201；共阳极A2位于第二绝缘层202的凹槽内。

具体的，第一垂直结构肖特基势垒二极管S1中，第三绝缘层208和第一绝缘层201用于为共阳极导电通孔V2提供绝缘保护，第二绝缘层202用于为共阳极A2提供绝缘保护。共阳极A2通过第一布线层和阳极连接电极A1电连接，共阳极导电通孔V2将共阳极电信号通过共阳极A2传输给阳极连接电极A1。

可选地，在上述技术方案的基础上，如图2-图4所示，第一垂直结构肖特基势垒二极管S1中，共阳极导电结构205还包括共阳极连接电极A3，共阳极连接电极A3位于外延层200远离第一绝缘层201的一侧，覆盖部分或者全部共阳极导电通孔V2。

具体的，共阳极连接电极A3的设置，便于为共阳极导电通孔V2提供共阳极电信号。

可选地，在上述技术方案的基础上，如图3所示，第一垂直结构肖特基势垒二极管S1和第二垂直结构肖特基势垒二极管S2中，共阴极导电结构206包括共阴极导电通孔V3和共阴极C2；共阴极导电通孔V3贯穿第三绝缘层208和第一绝缘层201；共阴极C2位于第二绝缘层202的凹槽内。

具体的，第一垂直结构肖特基势垒二极管S1和第二垂直结构肖特基势垒二极管S2中，第三绝缘层208和第一绝缘层201用于为共阴极导电通孔V3提供绝缘保护，第二绝缘层202用于为共阴极C2提供绝缘保护。第一垂直结构肖特基势垒二极管S1的共阴极C2通过第二布线层和阴极C1连接，第一垂直结构肖特基势垒二极管S1的共阴极导电通孔V3用于将共阴极电信号通过共阴极C2传输给阴极C1。第一垂直结构肖特基势垒二极管S1的共阴极C2通过第二垂直结构肖特基势垒二极管S2的共阴极C2以及共阴极导电通孔V3将共阴极电信号传输给第二垂直结构肖特基势垒二极管S2的第一衬底211。

可选地，在上述技术方案的基础上，如图4所示，第二垂直结构肖特基势垒二极管S2中，共阳极导电结构205包括共阳极A2，共阳极A2位于第二绝缘层202的凹槽内。

具体的，第二垂直结构肖特基势垒二极管S2中，第二绝缘层202用于为共阳极A2提供绝缘保护。第一垂直结构肖特基势垒二极管S1和第二垂直结构肖特基势垒二极管S2的共阳极A2通过第一布线层和阳极连接电极A1连接。第一垂直结构肖特基势垒二极管S1的共阳极导电通孔V2将共阳极电信号通过共阳极A2传输给第二垂直结构肖特基势垒二极管S2的共阳极A2，进而传输给其阳极连接电极A1。

如图3所示，第一垂直结构肖特基势垒二极管S1中，共阴极导电结构206还包括共阴极连接电极C3，共阴极连接电极C3位于外延层200远离第一绝缘层201的一侧，覆盖部分或者全部共阴极导电通孔V3。

具体的，共阴极连接电极C3的设置，便于为共阴极导电通孔V3提供共阴极电信号。

可选地，在上述技术方案的基础上，如图2-图4，第二垂直结构肖特基势垒二极管S2还包括第一衬底207，第一衬底207位于外延层200远离第一绝缘层201的一侧，阴极C1位于第一衬底207远离外延层200的一侧；第一衬底207的厚度小于或等于150微米。

具体的，两个垂直结构肖特基势垒二极管垂直堆叠，两个垂直结构肖特基势垒二极管可以互相作为支撑来实现每个垂直结构肖特基势垒二极管的衬底减薄处理，进一步降低功率器件的电阻、提高功率器件的单位面积的电流密度以及提升散热能力。其中，第二垂直结构肖特基势垒二极管S2的第一衬底207用于支撑整个功率器件，在减薄第一衬底207时，可以以第一垂直结构肖特基势垒二极管S1作为支撑，因此可以将第一衬底211的厚度减薄至小于或等于150微米的范围内，也不会出现衬底碎片的问题。同时，减薄后的第一衬底211的厚度小于或等于150微米，可以降低功率器件的电阻，进而提高功率器件的单位面积的电流密度，同时也可以提升散热能力。

且完成第一衬底207的减薄之后，在减薄第一垂直结构肖特基势垒二极管S1的衬底时，可以以第二垂直结构肖特基势垒二极管S2作为支撑，因此可以将第一垂直结构肖特基势垒二极管S1的衬底的厚度减薄至零，也不会出现衬底碎片的问题。同时，第一垂直结构肖特基势垒二极管S1的衬底的厚度减薄至零还可以降低功率器件的电阻，进而提高功率器件的单位面积的电流密度，同时也可以提升散热能力。

可选地，在上述技术方案的基础上，如图5所示，第一垂直结构肖特基势垒二极管S1还包括第二衬底209，第二衬底209位于外延层200远离第一绝缘层201的一侧，阴极C1位于第二衬底209远离外延层200的一侧；第二衬底209覆盖元胞区Q1，与埋层区Q2无交叠；第二衬底209的厚度小于或等于第一衬底207的厚度。

需要说明的是，图5示出的功率器件是以图2的结构为例的基础上，在第一垂直结构肖特基势垒二极管S1还包括第二衬底209。在其他实施例中，图3和图4示出的功率器件中，第一垂直结构肖特基势垒二极管S1也可以包括第二衬底209。

具体的，两个垂直结构肖特基势垒二极管垂直堆叠，两个垂直结构肖特基势垒二极管可以互相作为支撑来实现每个垂直结构肖特基势垒二极管的衬底减薄处理，进一步降低功率器件的电阻、提高功率器件的单位面积的电流密度以及提升散热能力。其中，完成第一衬底207的减薄之后，在减薄第一垂直结构肖特基势垒二极管S1的第二衬底209时，可以以第二垂直结构肖特基势垒二极管S2作为支撑，因此可以将第一垂直结构肖特基势垒二极管S1的第二衬底209的厚度减薄至小于或等于第一衬底207的范围内，也不会出现衬底碎片的问题。同时，减薄后的第二衬底209的厚度小于或等于150微米，可以降低功率器件的电阻，进而提高功率器件的单位面积的电流密度，同时也可以提升散热能力。

可选地，在上述技术方案的基础上，如图2-图5所示，有源区203包括多个子有源区，多个子有源区在垂直于两垂直结构肖特基势垒二极管的堆叠方向上间隔排列。

具体的，多个子有源区在垂直于两垂直结构肖特基势垒二极管的堆叠方向上间隔排列，使得功率器件可以承载更大的反向电压。

以图2示出的功率器件为例，图6-图17是本发明实施例提供的图2示出的功率器件的制备方法的各步骤对应的结构示意图，如图6-图14提供了制备第一垂直结构肖特基势垒二极管S1的过程，图15提供了第二垂直结构肖特基势垒二极管S2的结构示意图，图16示出了将第一垂直结构肖特基势垒二极管S和第二垂直结构肖特基势垒二极管S2键合在连接的结构示意图，图17示出了键合连接之后对两个垂直结构肖特基势垒二极管的衬底进行减薄处理的结构示意图。

本发明实施例提供的功率器件的制备方法包括如下步骤：

如图6所示，提供第二衬底209，并且在第二衬底209的一侧形成第一外延子层200a。如图7所示，对第一外延子层200a进行刻蚀，形成子凹槽。如图8所示，在第一外延子层200a远离第二衬底209的表面形成第二外延子层200b。如图9所示，然后对第二外延子层200b进行刻蚀，形成子凹槽，最后完成第二凹槽的制备。将外延层200设置成包括至少两层外延子层的结构，第二凹槽的形成过程中，降低了每一次刻蚀的深度，从而提高了刻蚀的精度。尤其对于硬度比较高的碳化硅外延层，通过上述技术方案可以大大提高外延层200内第二凹槽的刻蚀精度，降低刻蚀难度。如图10所示，在外延层200远离第二衬底209的表面侧以及第二凹槽形成第三绝缘层208。如图11所示，对第三绝缘层208进行平坦化处理，以在外延层200的第二凹槽形成第三绝缘层208。如图12所示，在外延层200远离第二衬底209的表面形成有源区203，并依次形成阳极A0和第一绝缘层201。如图13所示，在第一绝缘层201内形成阳极导电通孔V1和共阳极导电通孔V2。如图14所示，形成第二绝缘层202，并在第二绝缘层202内形成多个凹槽，然后在凹槽内形成阳极连接电极A1和共阳极A2。如图15，制备第二垂直结构肖特基势垒二极管S2。如图16所示，将第二垂直结构肖特基势垒二极管S2作为支撑，通过混合键合工艺在，将第二垂直结构肖特基势垒二极管S2和第一垂直结构肖特基势垒二极管S1键合在一起。如图17所示，对第一衬底207和第二衬底209进行减薄处理。第二垂直结构肖特基势垒二极管S2的第一衬底207用于支撑整个功率器件，在减薄第一衬底207时，可以以第一垂直结构肖特基势垒二极管S1作为支撑，因此可以将第一衬底211的厚度减薄至小于或等于150微米的范围内，也不会出现衬底碎片的问题。同时，减薄后的第一衬底211的厚度小于或等于150微米，可以降低功率器件的电阻，进而提高功率器件的单位面积的电流密度，同时也可以提升散热能力。且完成第一衬底207的减薄之后，在减薄第一垂直结构肖特基势垒二极管S1的衬底时，可以以第二垂直结构肖特基势垒二极管S2作为支撑，因此可以将第一垂直结构肖特基势垒二极管S1的衬底的厚度减薄至零，也不会出现衬底碎片的问题。同时，第一垂直结构肖特基势垒二极管S1的衬底的厚度减薄至零还可以降低功率器件的电阻，进而提高功率器件的单位面积的电流密度，同时也可以提升散热能力。如图2所示，在两个垂直结构肖特基势垒二极管的第二表面形成阴极C1。

可选地，在上述技术方案的基础上，垂直结构肖特基势垒二极管包括碳化硅垂直结构肖特基势垒二极管或者氮化镓垂直结构肖特基势垒二极管。

碳化硅垂直结构肖特基势垒二极管的衬底和外延层选择碳化硅材料。氮化镓垂直结构肖特基势垒二极管的衬底可以是硅材料，外延层选择氮化镓材料。碳化硅垂直结构肖特基势垒二极管或者氮化镓垂直结构肖特基势垒二极管构成的功率器件中，具有高耐压、低导通电阻和高频的优点，可以进一步提高功率器件的性能。

需要说明的是，本发明实施例中的导电结构所选用的材料包括但不限于W以及Cu。

本发明实施例的技术方案，两个垂直结构肖特基势垒二极管的封装界面(两个垂直结构肖特基势垒二极管的第一表面)由介质层和金属组成，在键合过程中，采用混合键合工艺完成键合。其中，混合键合的关键特征是通过直接金属(例如铜)对金属(例如铜)的连接方式取代传统的凸点或者焊球互连，从而能够在极小的空间内实现超精细间距的堆叠和封装，从而进一步减小了功率器件的尺寸，并且提高了两个垂直结构肖特基势垒二极管的键合精度。

本发明实施例还提供了一种功率模块，该功率模块包括基板与至少一个上述实施例任意所述的功率器件，基板用于承载功率器件。因此本发明实施例提供的功率模块也具有上述实施例中所描述的有益效果，此处不再赘述。

本发明实施例还提供了一种功率转换电路，该功率转换电路用于电流转换、电压转换、功率因数校正中的一个或多个；该功率转换电路包括电路板以及上述实施例中任意所述的功率器件，功率器件与电路板电连接。因此本发明实施例提供的功率转换电路也具有上述实施例中所描述的有益效果，此处不再赘述。

本发明实施例还提供了一种车辆，该车辆包括负载以及如上述实施例任意所述的功率转换电路，功率转换电路用于将交流电和/或直流电进行转换为交流电和/或直流电后，输入到负载。其中，功率转换电路用于将交流电和/或直流电进行转换为交流电和/或直流电后，输入到负载的方案包括：功率转换电路用于将交流电进行转换为交流电后，输入到负载。功率转换电路用于将交流电进行转换为直流电后，输入到负载。功率转换电路用于将直流电进行转换为交流电后，输入到负载。功率转换电路用于将直流电进行转换为直流电后，输入到负载。因此本发明实施例提供的车辆也具有上述实施例中所描述的有益效果，此处不再赘述。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (22)

1.一种功率器件，其特征在于，包括：

两个垂直结构肖特基势垒二极管；其中，所述垂直结构肖特基势垒二极管包括第一表面和与所述第一表面相对设置的第二表面，所述第一表面至少设置有阳极；两个垂直结构肖特基势垒二极管包括第一垂直结构肖特基势垒二极管和第二垂直结构肖特基势垒二极管；所述第二垂直结构肖特基势垒二极管用于支撑所述第一垂直结构肖特基势垒二极管；所述第一垂直结构肖特基势垒二极管的第二表面设置有阴极，并通过所述阴极接入阴极电信号；所述第二垂直结构肖特基势垒二极管的第二表面设置有阴极，并通过所述阴极接入阴极电信号；或者所述第二垂直结构肖特基势垒二极管的第二表面设置有衬底，并通过所述衬底和设置在两垂直结构肖特基势垒二极管内的导电结构构成的电学互通结构接入阴极电信号；

两个所述垂直结构肖特基势垒二极管垂直堆叠，其中，两个所述垂直结构肖特基势垒二极管的第一表面相对设置；且两个所述垂直结构肖特基势垒二极管并联连接。

2.根据权利要求1所述的功率器件，其特征在于，所述功率器件包括埋层区，两个垂直结构肖特基势垒二极管中的至少一个包括所述埋层区；

所述埋层区包括公共电极导电结构，所述公共电极导电结构用于为两个垂直结构肖特基势垒二极管传输公共电信号，其中，所述公共电信号包括共阴极电信号和/或共阳极电信号。

3.根据权利要求2所述的功率器件，其特征在于，所述功率器件包括元胞区，所述元胞区位于所述埋层区的一侧；

所述元胞区至少包括依次排列的外延层、阳极、第一绝缘层和第二绝缘层；所述外延层靠近所述阳极的表面设置有有源区，所述阳极覆盖所述有源区；所述元胞区还包括阳极导电通孔和所述阳极；所述阳极导电通孔贯穿所述第一绝缘层；所述阳极位于所述第二绝缘层的第一凹槽内，所述阳极导电通孔用于连接所述阳极。

4.根据权利要求3所述的功率器件，其特征在于，

所述第一垂直结构肖特基势垒二极管包括所述埋层区，所述公共电极导电结构包括共阳极导电结构；所述共阳极导电结构通过第一布线层和所述阳极连接；

所述第一垂直结构肖特基势垒二极管的阳极连接电极和所述第二垂直结构肖特基势垒二极管的阳极连接电极键合连接；所述第一垂直结构肖特基势垒二极管的阴极和所述第二垂直结构肖特基势垒二极管的阴极接入相同电位的电信号。

5.根据权利要求3所述的功率器件，其特征在于，

所述第一垂直结构肖特基势垒二极管和所述第二垂直结构肖特基势垒二极管均包括所述埋层区，所述公共电极导电结构包括共阳极导电结构和共阴极导电结构；所述共阳极导电结构通过第一布线层和所述阳极连接电极连接；

所述第一垂直结构肖特基势垒二极管中，所述共阴极导电结构通过第二布线层和所述阴极连接；所述第二垂直结构肖特基势垒二极管还包括第一衬底，所述第一衬底位于所述外延层远离所述第一绝缘层的一侧，所述共阴极导电结构与所述第一衬底连接；

所述第一垂直结构肖特基势垒二极管的共阳极导电结构和所述第二垂直结构肖特基势垒二极管的共阳极导电结构键合连接；所述第一垂直结构肖特基势垒二极管的共阴极导电结构和所述第二垂直结构肖特基势垒二极管的共阴极导电结构键合连接。

6.根据权利要求3所述的功率器件，其特征在于，

所述第一垂直结构肖特基势垒二极管和所述第二垂直结构肖特基势垒二极管均包括所述埋层区，所述公共电极导电结构包括共阳极导电结构；所述共阳极导电结构通过第一布线层和所述阳极连接电极连接；

所述第一垂直结构肖特基势垒二极管的共阳极导电结构和所述第二垂直结构肖特基势垒二极管的共阳极导电结构键合连接；所述第一垂直结构肖特基势垒二极管的阴极和所述第二垂直结构肖特基势垒二极管的阴极接入相同电位的电信号。

7.根据权利要求4所述的功率器件，其特征在于，所述第一垂直结构肖特基势垒二极管中，所述埋层区包括所述第一绝缘层、所述第二绝缘层和第三绝缘层；

所述第一绝缘层和所述第二绝缘层延伸至所述埋层区；

所述外延层延伸至所述埋层区，所述外延层设置有第二凹槽，所述第二凹槽位于所述埋层区，所述第三绝缘层位于所述第二凹槽内。

8.根据权利要求5所述的功率器件，其特征在于，所述第一垂直结构肖特基势垒二极管和所述第二垂直结构肖特基势垒二极管中，所述埋层区包括所述第一绝缘层、所述第二绝缘层和第三绝缘层；

所述第一绝缘层和所述第二绝缘层延伸至所述埋层区；

所述外延层延伸至所述埋层区，所述外延层设置有第二凹槽，所述第二凹槽位于所述埋层区，所述第三绝缘层位于所述第二凹槽内。

9.根据权利要求6所述的功率器件，其特征在于，所述第一垂直结构肖特基势垒二极管中，所述埋层区包括所述第一绝缘层、所述第二绝缘层和第三绝缘层；

所述第一绝缘层和所述第二绝缘层延伸至所述埋层区；

所述外延层延伸至所述埋层区，所述外延层设置有第二凹槽，所述第二凹槽位于所述埋层区，所述第三绝缘层位于所述第二凹槽内；

所述第二垂直结构肖特基势垒二极管中，所述埋层区包括所述第二绝缘层；

所述第二绝缘层延伸至所述埋层区。

10.根据权利要求7-9任一所述的功率器件，其特征在于，包括所述第三绝缘层的垂直结构肖特基势垒二极管中，所述外延层包括至少两层外延子层。

11.根据权利要求7-9任一所述的功率器件，其特征在于，所述第一垂直结构肖特基势垒二极管中，所述共阳极导电结构包括共阳极导电通孔和共阳极；

所述共阳极导电通孔贯穿所述第三绝缘层和所述第一绝缘层；所述共阳极位于所述第二绝缘层的凹槽内。

12.根据权利要求11所述的功率器件，其特征在于，所述第一垂直结构肖特基势垒二极管中，所述共阳极导电结构还包括共阳极连接电极，所述共阳极连接电极位于所述外延层远离所述第一绝缘层的一侧，覆盖部分或者全部所述共阳极导电通孔。

13.根据权利要求8所述的功率器件，其特征在于，所述第一垂直结构肖特基势垒二极管和所述第二垂直结构肖特基势垒二极管中，所述共阴极导电结构包括共阴极导电通孔和共阴极；

所述共阴极导电通孔贯穿所述第三绝缘层和所述第一绝缘层；所述共阴极位于所述第二绝缘层的凹槽内。

14.根据权利要求9所述的功率器件，其特征在于，所述第二垂直结构肖特基势垒二极管中，所述共阳极导电结构包括共阳极，所述共阳极位于所述第二绝缘层的凹槽内。

15.根据权利要求13所述的功率器件，其特征在于，所述第一垂直结构肖特基势垒二极管中，所述共阴极导电结构还包括共阴极连接电极，所述共阴极连接电极位于所述外延层远离所述第一绝缘层的一侧，覆盖部分或者全部所述共阴极导电通孔。

16.根据权利要求4-6任一所述的功率器件，其特征在于，所述第二垂直结构肖特基势垒二极管还包括第一衬底，所述第一衬底位于所述外延层远离所述第一绝缘层的一侧，所述阴极位于所述第一衬底远离所述外延层的一侧；所述第一衬底的厚度小于或等于150微米。

17.根据权利要求16所述的功率器件，其特征在于，所述第一垂直结构肖特基势垒二极管还包括第二衬底，所述第二衬底位于所述外延层远离所述第一绝缘层的一侧，所述阴极位于所述第二衬底远离所述外延层的一侧；

所述第二衬底覆盖所述元胞区，与所述埋层区无交叠；

所述第二衬底的厚度小于或等于所述第一衬底的厚度。

18.根据权利要求3所述的功率器件，其特征在于，所述有源区包括多个子有源区，多个子有源区在垂直于两垂直结构肖特基势垒二极管的堆叠方向上间隔排列。

19.根据权利要求1所述的功率器件，其特征在于，所述垂直结构肖特基势垒二极管包括碳化硅垂直结构肖特基势垒二极管或者氮化镓垂直结构肖特基势垒二极管。

20.一种功率模块，其特征在于，包括基板与至少一个如权利要求1-19任一项所述的功率器件，所述基板用于承载所述功率器件。

21.一种功率转换电路，其特征在于，所述功率转换电路用于电流转换、电压转换、功率因数校正中的一个或多个；

所述功率转换电路包括电路板以及至少一个如权利要求1-19任一项所述的功率器件，所述功率器件与所述电路板电连接。

22.一种车辆，其特征在于，包括负载以及如权利要求21所述的功率转换电路，所述功率转换电路用于将交流电和/或直流电进行转换为交流电和/或直流电后，输入到所述负载。