CN117219632A - 晶体管器件 - Google Patents
晶体管器件 Download PDFInfo
- Publication number
- CN117219632A CN117219632A CN202311473346.9A CN202311473346A CN117219632A CN 117219632 A CN117219632 A CN 117219632A CN 202311473346 A CN202311473346 A CN 202311473346A CN 117219632 A CN117219632 A CN 117219632A
- Authority
- CN
- China
- Prior art keywords
- gate
- region
- layer
- conductivity type
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 claims abstract description 123
- 229910052751 metal Inorganic materials 0.000 claims abstract description 123
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 229920005591 polysilicon Polymers 0.000 claims abstract description 22
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 69
- 239000002356 single layer Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000002355 dual-layer Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本申请公开一种晶体管器件，包括：基底；位于所述基底内的元胞区，所述元胞区内形成有阵列排布的绝缘栅双极晶体管；堆叠于绝缘栅双极晶体管上的发射极金属互连层‑绝缘介质层‑栅极金属互连层的叠层结构，所述发射极金属互连层与元胞的发射极电互连，栅极金属互连层与元胞的栅极电互连，绝缘介质层位于发射极金属互连层和栅极金属互连层之间，通过双层金属设计方案减少对多晶硅Poly传导驱动信号的依赖，最大限度地利用电阻率小的金属传导驱动信号，优化了Rg和开关频率。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种晶体管器件。
背景技术
在大功率电流控制领域，晶体管器件，如分离器件IGBT（绝缘栅双极晶体管）因为具有较低导通压降，高耐压，较高工艺成熟度等优势，至今仍受到很大关注并且是应用最广泛的大功率器件之一。IGBT是一种大功率电流控制分离器件，开关特性受栅极驱动电路控制。栅极电阻Rg作为栅极驱动电路的一个重要因素，对开关频率，开关损耗和开关可靠性等有重要影响。
通常，栅极电阻Rg越高，驱动电路中的电阻越高，IGBT开关的频率越慢。IGBT的驱动首先由驱动电路将偏置电压传导到IGBT Gate Pad，Gate Pad上的金属传导到栅极金属连接线，然后通过接触孔传导到栅极多晶。常规的IGBT制造工艺都是单层金属，栅极金属互连线和发射极金属互连线是利用同一层金属形成，因此为了两者的隔离不短路，驱动信号的传导主要由多晶硅传导到芯片上的每一个器件单元，多晶硅的电阻率比金属大几个个数量级，因此带来了栅极电阻Rg相对偏大和高频下开启不均的问题。
发明内容
本发明提出一种晶体管器件，减小了IGBT栅极电阻Rg，降低栅极驱动电路损耗，提高IGBT驱动频率和效率。
本申请提供一种晶体管器件，包括：基底；位于所述基底内的元胞区，所述元胞区内形成有阵列排布的绝缘栅双极晶体管；堆叠于绝缘栅双极晶体管上的发射极金属互连层-绝缘介质层-栅极金属互连层的叠层结构，所述发射极金属互连层与元胞的发射极电互连，栅极金属互连层与元胞的栅极电互连，绝缘介质层位于发射极金属互连层和栅极金属互连层之间。
优选的，所述发射极金属互连层位于栅极金属互连层上方。
优选的，所述栅极金属互连层位于发射极金属互连层上方。
优选的，栅极金属互连层通过栅极金属接触孔与栅极接触，发射极金属互连层通过发射极金属接触孔与发射极接触。
优选的，所述绝缘栅双极晶体管为沟槽型结构，栅极金属接触孔位于栅极多晶硅的侧壁上。
优选的，沟槽型结构绝缘栅双极晶体管从基底向上依次包括：
第二导电类型集电区，
第一导电类型缓冲区，位于第二导电类型集电区上；
第一导电类型衬底，位于第一导电类型缓冲区上；
第二导电类型深阱区，位于第一导电类型衬底内；
第二导电类型浓掺区，位于第二导电类型深阱区内；
第一导电类型发射区，位于第二导电类型深阱区内，且位于第二导电类型浓掺区上层的外围区域；
栅极多晶硅，位于垂直基底方向的两个深沟槽内，所述栅极多晶硅位于第一导电类型发射区的外侧，贯穿第二导电类型深阱区，和部分第一导电类型衬底；
栅氧层，包围于栅极多晶硅外层；
所述栅极金属接触孔位于栅极多晶硅所在的沟槽开口上方。
优选的，所述绝缘栅双极晶体管为平面型结构，栅极金属接触孔位于栅极多晶硅上。
优选的，平面型结构绝缘栅双极晶体管从基底向上依次包括：
第二导电类型集电区，
第一导电类型缓冲区，位于第二导电类型集电区上；
第一导电类型衬底，位于第一导电类型缓冲区上；
第二导电类型深阱区，位于第一导电类型衬底内；
第二导电类型浓掺区，位于第二导电类型深阱区内；
第一导电类型发射区，位于第二导电类型深阱区内，且位于第二导电类型浓掺区上层的外围区域；
栅氧层，位于第一导电类型衬底和第二导电类型深阱区表面；
栅极多晶硅，位于栅氧层上；
所述栅极金属接触孔位于覆盖第二导电类型深阱区的栅极多晶硅上。
本发明通过双层金属设计方案减少对多晶硅Poly传导驱动信号的依赖，最大限度地利用电阻率小的金属传导驱动信号，优化了Rg和开关频率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种现有方法的单层金属IGBT晶体管器件的结构示意图；
图2为一种现有方法的单层金属沟槽型IGBT晶体管器件剖面示意图；
图3为一种现有方法的单层金属平面型IGBT晶体管器件剖面示意图；
图4为本申请一实施例的双层金属IGBT晶体管器件的结构示意图
图5为本申请一实施例的双层金属沟槽型IGBT晶体管器件剖面示意图；
图6为本申请一实施例的双层金属平面型IGBT晶体管器件剖面示意图。
具体实施方式
如背景技术中所述，IGBT晶体管器件是一种大功率电流控制分离器件，开关特性受栅极驱动电路控制。栅极电阻Rg作为栅极驱动电路的一个重要因素，对开关频率，开关损耗和开关可靠性等有重要影响。通常，栅极电阻Rg越高，驱动电路中的电阻越高，IGBT开关的频率越慢。现有技术中，如图1所示的现有方法的单层金属IGBT晶体管器件的结构示意图，IGBT晶体管器件包括元胞区10，元胞区10外围形成有终端截止区15，终端Poly场板16。如图2所示的单层金属沟槽型IGBT晶体管器件剖面示意图；图3所示的单层金属平面型IGBT晶体管器件剖面示意图；IGBT晶体管器件都是单层金属，所以栅极金属互连线11和发射极金属互连线18都是利用同一层金属形成，由于二者不可短路，为了获得更小的导通压降，发射极金属互连线18的面积尽可能大，并且占据芯片主要位置，栅极金属互连线11只占据边缘及发射极金属互连线夹缝位置。IGBT晶体管器件的驱动首先由驱动电路将偏置电压传导到IGBT晶体管器件栅极焊垫13上的金属传导到栅极金属互连线17，然后通过金属接触孔12传导到栅极多晶硅14，再由栅极多晶硅14传导到芯片，其中主要由栅极多晶硅14传导到芯片上的每一个器件单元。多晶硅的电阻率比金属大几个个数量级，带来了Rg相对偏大和高频下开启不均的问题。
本申请提出一种IGBT双层金属方案的晶体管器件，即栅极金属互连线和发射极金属互连线分别利用不同的金属层形成，优化IGBT栅极电阻Rg，减少IGBT栅极电阻Rg，降低栅极驱动电路损耗，提高IGBT驱动频率和效率。
下面通过实施例，并结合附图来更清楚完整地说明本发明。图4为本申请一实施例的双层金属IGBT晶体管器件的结构示意图；图5为本申请一实施例的双层金属沟槽型IGBT晶体管器件的剖面示意图； 图6为本申请一实施例的双层金属平面型IGBT晶体管器件的剖面示意图。图4为整个晶体管器件的结构示意图，为了更清楚的呈现IGBT晶体管器件元胞内部结构，图5和图6为图4中单个元胞区域的剖面，因此图4至图6中对应的相同区域的标号相同。
实施例一
请参考图4和图5，在本发明一实施例中， IGBT双层金属方案的晶体管器件包括：基底（未图示）、位于所述基底内的元胞区100、焊垫区120和外围区130。外围区130形成有终端截止区106，终端Poly场板107，终端栅极连接线101，以及终端栅极连接线上的接触孔102。本实施例中的焊垫区120和外围区130仅用于示意说明，不对本发明的保护范围做限定。
所述元胞区100内形成有阵列排布的IGBT110；堆叠于IGBT110上的发射极金属互连层111-绝缘介质层113-栅极金属互连层112的叠层结构，所述发射极金属互连层111与IGBT110的发射极116电互连，栅极金属互连层112与IGBT的栅极115电互连，绝缘介质层113位于发射极金属互连层111和栅极金属互连层112之间。
如图5所示，沟槽型结构的IGBT 110包括三个电极，分别是位于基底背面的集电极，以及位于基底正面的栅极和发射极。
从基底向上依次包括：第二导电类型集电区131，位于第二导电类型集电区131上的第一导电类型缓冲区112；位于第一导电类型缓冲区112上的第一导电类型衬底111；位于第一导电类型衬底111内的第二导电类型深阱区114；位于第二导电类型深阱区114内的第二导电类型浓掺区116；位于第二导电类型深阱区114内，且位于第二导电类型浓掺区116上层的外围区域的第一导电类型发射区117；位于垂直基底方向的两个深沟槽内的多晶硅栅极115，其位于第一导电类型发射区117的外侧，贯穿第二导电类型深阱区114和部分第一导电类型衬底111；栅氧层101，包围于多晶硅栅极115外层，用于隔离栅极115和第一导电类型衬底111，以及隔离栅极115和第二导电类型深阱区114。其中，所述第一导电类型为N型，第二导电类型为P型。
在本实施例中，栅极115为沟槽型结构，垂直于基底表面设置，因此栅极金属接触孔119位于多晶硅栅极115所在的沟槽开口上方，也就是位于栅极的侧边上，栅极金属互连层112通过栅极金属接触孔119与栅极115接触导电。在半导体制造工艺中，可以在形成栅极填充后，在栅极115侧边、第二导电类型深阱区114以及第一导电类型发射区117表面形成第一绝缘介质层，在第一绝缘介质层中刻蚀形成暴露栅极115侧边的通孔，同时形成用于互连的沟槽，然后淀积金属，在通孔中填充金属，形成栅极金属接触孔，同时在沟槽中填充金属，再利用化学机械研磨去除沟槽外的金属，形成栅极金属互连层。
然后，继续在栅极金属互连层112上形成第二绝缘介质层，第一绝缘介质层和第二绝缘介质层构成绝缘介质层113。利用刻蚀，形成暴露第二导电类型浓掺区116的通孔，同时形成用于互连的沟槽。然后，在绝缘介质层113上淀积金属，在通孔中填充金属，形成发射极金属接触孔118，同时在沟槽中填充金属，再利用化学机械研磨去除沟槽外的金属，形成栅极金属互连层。
在本发明中，由于利用了两层金属来形成发射极金属互连层和栅极金属互连层，两个互连层位于不同层，中间由绝缘介质层进行隔离，因此两层布线的区域就不受限制，相比于只能在外围区域或者利用发射极金属互连线的间隙布线的状况，极大的提高了栅极金属互连线布线的灵活性，使得可以在栅极最近的区域布金属互连线，将多晶硅的导线缩减到最小，从而最大限度地利用电阻率小的金属传导驱动信号，优化了Rg和开关频率。
在上述实施例为本发明的优选方案，在本实施例中，在栅极侧壁表面优先形成栅极金属互连层，在栅极金属互连层的上层形成发射极金属互连层，这样优化了布线范围，使得布线更简化。除此之外，还可以将栅极金属互连层位于所述发射极金属互连层11上方，也就是说，先形成发射极金属互连层，然后再形成栅极金属互连层，同样属于本发明的保护范围。
在上述实施例中，利用了金属接触孔实现栅极和栅极金属互连层之间的导通，此方案使得接触孔和金属互连线在同一工艺步骤中形成，简化了工艺，除此之外能够实现栅极和栅极金属互连层导电互连的其它方案都在本发明的保护范围内。
上述实施例中，是以一种沟槽型结构绝缘栅双极晶体管为例进行说明，本绝缘栅双极晶体管的结构和双层金属的制程兼容性更好，除此之外，其它的沟槽型结构绝缘栅双极晶体管也适用于本发明的IGBT双层金属方案的晶体管器件。
实施例二
基于上述实施例一，本发明还提出实施例二，本实施例中与实施例一相同的部分不再赘述，不同在于：
如图5所示，平面型结构IGBT110从基底向上依次包括：第二导电类型集电区131，位于第二导电类型集电区131上的第一导电类型缓冲区112；位于第一导电类型缓冲区112上的第一导电类型衬底111；位于第一导电类型衬底111内的第二导电类型深阱区114；位于第二导电类型深阱区114内的第二导电类型浓掺区116；位于第二导电类型深阱区114内，且位于第二导电类型浓掺区116上层的外围区域的第一导电类型发射区117；位于第一导电类型衬底111和第二导电类型深阱区114表面的栅氧层101；位于栅氧层101上，对应第一导电类型发射区117外侧区域的栅极115。在本实施例中，栅极115为平面型结构，因此栅极115平行于基底表面设置。
栅极金属接触孔119位于多晶硅栅极115多晶硅上，所述栅极金属接触孔对应覆盖第二导电类型深阱区114的位置。从而进一步缩短了多晶硅导电的路径，减小了栅极开启时间。
以上仅为本发明的两个实施例，除此之外，本发明的方案可以适用于其它任何类型的IGBT器件中。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种晶体管器件，其特征在于，包括：
基底；
位于所述基底内的元胞区，所述元胞区内形成有阵列排布的绝缘栅双极晶体管；
堆叠于绝缘栅双极晶体管上的发射极金属互连层-绝缘介质层-栅极金属互连层的叠层结构；
所述发射极金属互连层与元胞的发射极电互连，栅极金属互连层与元胞的栅极电互连，绝缘介质层位于发射极金属互连层和栅极金属互连层之间。
2.根据权利要求1所述的晶体管器件，其特征在于，所述发射极金属互连层位于栅极金属互连层上方。
3.根据权利要求1所述的晶体管器件，其特征在于，所述栅极金属互连层位于发射极金属互连层上方。
4.根据权利要求2所述的晶体管器件，其特征在于，栅极金属互连层通过栅极金属接触孔与栅极接触，发射极金属互连层通过发射极金属接触孔与发射极接触。
5.根据权利要求4所述的晶体管器件，其特征在于，所述绝缘栅双极晶体管为沟槽型结构，栅极金属接触孔位于栅极多晶硅的侧壁。
6.根据权利要求5所述的晶体管器件，其特征在于，沟槽型结构绝缘栅双极晶体管从基底向上依次包括：
第二导电类型集电区，
第一导电类型缓冲区，位于第二导电类型集电区上；
第一导电类型衬底，位于第一导电类型缓冲区上；
第二导电类型深阱区，位于第一导电类型衬底内；
第二导电类型浓掺区，位于第二导电类型深阱区内；
第一导电类型发射区，位于第二导电类型深阱区内，且位于第二导电类型浓掺区上层的外围区域；
栅极多晶硅，位于垂直基底方向的两个深沟槽内，所述栅极多晶硅位于第一导电类型发射区的外侧，贯穿第二导电类型深阱区，和部分第一导电类型衬底；
栅氧层，包围于栅极多晶硅外层；
所述栅极金属接触孔位于栅极多晶硅所在的沟槽开口上方。
7.根据权利要求4所述的晶体管器件，其特征在于，所述绝缘栅双极晶体管为平面型结构，栅极金属接触孔位于栅极多晶硅上。
8.根据权利要求7所述的晶体管器件，其特征在于，所述平面型结构绝缘栅双极晶体管从基底向上依次包括：
第二导电类型集电区；
第一导电类型缓冲区，位于第二导电类型集电区上；
第一导电类型衬底，位于第一导电类型缓冲区上；
第二导电类型深阱区，位于第一导电类型衬底内；
第二导电类型浓掺区，位于第二导电类型深阱区内；
第一导电类型发射区，位于第二导电类型深阱区内，且位于第二导电类型浓掺区上层的外围区域；
栅氧层，位于第一导电类型衬底和第二导电类型深阱区表面；
栅极多晶硅，位于栅氧层上。
9.根据权利要求8所述的晶体管器件，其特征在于，所述栅极金属接触孔位于覆盖第二导电类型深阱区的栅极多晶硅上。
10.根据权利要求6或8所述的晶体管器件，其特征在于，
所述第一导电类型为N型，第二导电类型为P型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311473346.9A CN117219632B (zh) | 2023-11-08 | 2023-11-08 | 晶体管器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311473346.9A CN117219632B (zh) | 2023-11-08 | 2023-11-08 | 晶体管器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117219632A true CN117219632A (zh) | 2023-12-12 |
| CN117219632B CN117219632B (zh) | 2024-02-27 |
Family
ID=89051450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311473346.9A Active CN117219632B (zh) | 2023-11-08 | 2023-11-08 | 晶体管器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117219632B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09326486A (ja) * | 1996-06-04 | 1997-12-16 | Fuji Electric Co Ltd | 絶縁ゲートバイポーラトランジスタ |
| CN103560149A (zh) * | 2013-11-01 | 2014-02-05 | 上海北车永电电子科技有限公司 | 绝缘栅双极型晶体管及其制造方法 |
| CN104247025A (zh) * | 2012-04-25 | 2014-12-24 | Abb瑞士有限公司 | 具有高发射极栅极电容的绝缘栅双极晶体管 |
| CN209183552U (zh) * | 2018-12-18 | 2019-07-30 | 上海擎茂微电子科技有限公司 | 一种复合栅双极型晶体管器件 |
| CN111341772A (zh) * | 2018-12-19 | 2020-06-26 | 富士电机株式会社 | 半导体装置 |
| CN114759078A (zh) * | 2022-03-28 | 2022-07-15 | 重庆大学 | 一种逆导型绝缘栅双极型晶体管 |
| CN114784087A (zh) * | 2022-03-28 | 2022-07-22 | 重庆大学 | 一种浮空缓冲层沟槽集电极逆导型绝缘栅双极型晶体管 |
-
2023
- 2023-11-08 CN CN202311473346.9A patent/CN117219632B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09326486A (ja) * | 1996-06-04 | 1997-12-16 | Fuji Electric Co Ltd | 絶縁ゲートバイポーラトランジスタ |
| CN104247025A (zh) * | 2012-04-25 | 2014-12-24 | Abb瑞士有限公司 | 具有高发射极栅极电容的绝缘栅双极晶体管 |
| CN103560149A (zh) * | 2013-11-01 | 2014-02-05 | 上海北车永电电子科技有限公司 | 绝缘栅双极型晶体管及其制造方法 |
| CN209183552U (zh) * | 2018-12-18 | 2019-07-30 | 上海擎茂微电子科技有限公司 | 一种复合栅双极型晶体管器件 |
| CN111341772A (zh) * | 2018-12-19 | 2020-06-26 | 富士电机株式会社 | 半导体装置 |
| CN114759078A (zh) * | 2022-03-28 | 2022-07-15 | 重庆大学 | 一种逆导型绝缘栅双极型晶体管 |
| CN114784087A (zh) * | 2022-03-28 | 2022-07-22 | 重庆大学 | 一种浮空缓冲层沟槽集电极逆导型绝缘栅双极型晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117219632B (zh) | 2024-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108463888B (zh) | 半导体装置 | |
| US20070145514A1 (en) | Trench field plate termination for power devices | |
| US8502346B2 (en) | Monolithic IGBT and diode structure for quasi-resonant converters | |
| JPH10178176A (ja) | トレンチ・ゲート構造を有するトレンチ・ゲート形絶縁ゲート・バイポーラ・トランジスタ | |
| US6674123B2 (en) | MOS control diode and method for manufacturing the same | |
| US7939887B2 (en) | Active semiconductor component with a reduced surface area | |
| US20240178223A1 (en) | Semiconductor device | |
| JP2002353452A (ja) | 電力用半導体素子 | |
| WO2000010204A1 (en) | Trench-gate semiconductor device | |
| JP4053771B2 (ja) | 両方向で遮断する制御可能な半導体回路素子 | |
| US11094691B2 (en) | Semiconductor device | |
| CN117747648A (zh) | 半导体装置 | |
| CN117219632B (zh) | 晶体管器件 | |
| CN108346692B (zh) | 功率半导体器件及其制造方法 | |
| US11742417B2 (en) | Power semiconductor device including first and second trench structures | |
| CN113421922B (zh) | 一种具备栅极自钳位功能的三维igbt及其制造方法 | |
| CN113421923A (zh) | 一种具备栅极自钳位功能的igbt及其制造方法 | |
| CN114121946A (zh) | 一种半导体集成芯片和igbt模块 | |
| US11869985B2 (en) | Diode including a plurality of trenches | |
| US20220045200A1 (en) | Semiconductor Device Including a Plurality of Trenches | |
| CN112510036B (zh) | 一种igbt器件及智能功率模块 | |
| JP4193662B2 (ja) | トレンチ横型伝導度変調半導体装置および半導体装置の製造方法 | |
| CN117954481A (zh) | 半导体器件、功率半导体模块、车辆和制备半导体器件的方法 | |
| CN116364777A (zh) | 半桥功率器件及其制备方法、芯片 | |
| CN117650168A (zh) | 平面型igbt的结构、制造方法及芯片、电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |