CN105097956A - 双重堆叠变容二极管 - Google Patents

双重堆叠变容二极管 Download PDF

Info

Publication number
CN105097956A
CN105097956A CN201510226390.9A CN201510226390A CN105097956A CN 105097956 A CN105097956 A CN 105097956A CN 201510226390 A CN201510226390 A CN 201510226390A CN 105097956 A CN105097956 A CN 105097956A
Authority
CN
China
Prior art keywords
layer
contact
varactor
variable capacitance
capacitance diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510226390.9A
Other languages
English (en)
Inventor
彼得·V·赖特
蒂莫西·S·亨德森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
Triquint Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Triquint Semiconductor Inc filed Critical Triquint Semiconductor Inc
Publication of CN105097956A publication Critical patent/CN105097956A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/64—Variable-capacitance diodes, e.g. varactors 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/041—Manufacture or treatment of multilayer diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/045—Manufacture or treatment of PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
    • H10D84/215—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors of only varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种双重堆叠变容二极管。实施方式包括与垂直堆叠的变容二极管有关的装置和方法。具体地，可以由包括阳极层、接触层和变容二极管层的垂直堆叠的层构成两个变容二极管。两个变容二极管可以共享一个或更多个公共层。在一些实施方式中两个变容二极管可以共享公共的阳极层，而在其它实施方式中两个变容二极管可以共享公共的接触层。

Description

双重堆叠变容二极管
技术领域
本公开内容的实施方式总体上涉及电路领域，尤其涉及变容二极管。
背景技术
变容二极管可以是充当压控电容器的二极管。当跨越变容二极管的层的控制电压变化时，变容二极管的电容也可以变化。该变化可以被称为“调谐”。一般来说，相比于在诸如钛酸锶钡(BST)的材料上实现的电介质变容二极管，半导体变容二极管可以具有更宽的调谐范围(即电容变化)和更低的控制电压要求。然而，半导体变容二极管通常获得比电介质变容二极管更低的每单位面积电容，从而需要更大的裸片(die)面积以实现给定的电容。
一般来说，可以认为变容二极管是二端口器件，即具有两个输入端子和两个输出端子。这样，变容二极管可能易于发生由所施加的射频(RF)电压导致的自调制失真。该自调制失真可能把非线性引入使用变容二极管的电路中。为了将这种非线性减小至可接受的水平，可以串联耦接一些单独的变容二极管以划分它们上的RF电压。如果串联的变容二极管的数量是n，那么如果变容二极管互相共面，则为了实现期望的净电容所需要的电路板上的裸片面积可能增加因子n2。如果使用相对大数量的变容二极管，那么该电路可能使所需的裸片面积对于当今器件中的使用来说大得惊人。
发明内容
根据本发明的一个方面，提供了一种封装，包括：第一变容二极管，其包括第一接触层、阳极层和位于所述第一接触层和所述阳极层之间的第一变容二极管层；以及第二变容二极管，其包括第二接触层、所述阳极层和位于所述第二接触层和所述阳极层之间的第二变容二极管层；其中所述阳极层位于所述第一变容二极管层和所述第二变容二极管层之间。
根据本发明的另一个方面，提供了一种封装，包括：第一变容二极管，其包括接触层、第一阳极层和位于所述接触层和所述第一阳极层之间的第一变容二极管层；以及第二变容二极管，其包括所述接触层、第二阳极层和位于所述接触层和所述第二阳极层之间的第二变容二极管层；其中所述接触层位于所述第一变容二极管层和所述第二变容二极管层之间。
根据本发明的另一个方面，提供了一种方法，包括：沉积第一变容二极管的第一接触层；在所述第一接触层上沉积所述第一变容二极管的第一变容二极管层；在所述第一变容二极管层上沉积所述第一变容二极管和第二变容二极管的公共接触层；在所述公共接触层上沉积所述第二变容二极管的第二变容二极管层；以及在所述第二变容二极管层上沉积所述第二变容二极管的第二接触层。
附图说明
在附图中的图中通过示例方式而不是限制方式来图示了实施方式，在附图中相同的附图标记指示相似的元件，并且在附图中：
图1图示了根据各种实施方式的示例复合变容二极管电路。
图2图示了根据各种实施方式的双重变容二极管堆叠的一般示例。
图3图示了根据各种实施方式的双重变容二极管堆叠的替代性一般示例。
图4图示了根据各种实施方式的双重变容二极管堆叠的特定示例。
图5图示了根据各种实施方式的双重变容二极管堆叠的替代性特定示例。
图6图示了根据各种实施方式的用于构造双重变容二极管堆叠的过程。
图7是根据各种实施方式的示例性无线通信装置的框图。
具体实施方式
实施方式包括与垂直堆叠(stack)的变容二极管有关的装置和方法。具体地可以由垂直堆叠的层构建两个变容二极管，所述层包括阳极层、接触层和变容二极管层。两个变容二极管可以共享公共的一个或更多个层。在一些实施方式中两个变容二极管可以共享公共的阳极层，而在其它实施方式中两个变容二极管可以共享公共的接触层。
将使用本领域技术人员通常采用的术语来描述示例性实施方式的各个方面，以向本领域的其他技术人员传达本领域技术人员的工作的实质。然而，本领域技术人员将明白可以仅使用所描述的诸方面中的一些方面来实践替选实施方式。为了说明的目的，阐述了具体装置和配置以提供示例性实施方式的充分理解。然而，本领域技术人员将明白可以实践替选实施方式而无需具体细节。在其它实例中，省略或简化了公知的特征以免模糊示例性实施方式。
进一步地，将以理解本公开内容最有帮助的方式，将各个操作依次描述为多个分立的操作；然而，描述的顺序不应被解读为表明这些操作必须是与顺序有关的。特别地，不需要以陈述的顺序来执行这些操作。
反复使用短语“在一个实施方式中”。该短语一般来说不指代同一实施方式；然而，它也可以指代同一实施方式。除非上下文另有所指，否则术语“包括”、“具有”和“包含”是同义的。
在对结合各实施方式所使用的语言提供一些澄清性上下文时，短语“A/B”和“A和/或B”是指(A)、(B)或(A和B)；并且短语“A、B和/或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
术语“与……耦接”以及它的派生词可以在本文中使用。“耦接”可以是指以下中的一个或多个。“耦接”可以是指两个或更多元件直接物理接触或电接触。然而，“耦接”也可以是指两个或更多元件彼此间接接触，但还仍彼此协作或交互，并且可以是指一个或更多个其它元件在所说的彼此耦接的元件之间耦接或连接。
图2-5描绘了可以外延沉积(epitaxiallydeposite)的层的各种垂直堆叠。各层的尺寸、宽度或高度不是按比例绘制，并且不应认为被限于相互相同或相互不同，除非在当前的说明书中明确地指示是这样。
图1图示了根据各种实施方式的复合变容二极管100的示例电路图。复合变容二极管100可以包括一般位于输入端110和输出端115之间的多个变容二极管，诸如变容二极管105a、105b、105c、105d、105e或105f(统称为变容二极管105)。在一些实施方式中，输入端110可以被配置成接收射频(RF)信号，该射频信号然后传播通过复合变容二极管100达到输出端115。在一些实施方式中，一个或更多个变容二极管105可以与输入端110和输出端115并联连接，在这种情况下RF信号可以不传播通过变容二极管达到输出端115。
在一些实施方式中，变容二极管105中的每个变容二极管可以具有“前”侧和“后”侧。图1描绘了变容二极管105a的前侧107和后侧109。在实施方式中变容二极管105a的前侧107可以被称为变容二极管105a的“阴极”，并且变容二极管105a的后侧109可以被称为变容二极管105a的“阳极”。在图1中，变容二极管105中的每个变容二极管可以具有前侧和后侧(或阴极和阳极)，然而为了清楚起见对于每个变容二极管在图1中省略了具体标号。
在一些实施方式中，变容二极管105中的两个或更多个可以采用“后对后”配置互相耦接。具体地，变容二极管的阳极可以互相直接耦接。例如，如图1中示出的，可以认为变容二极管105b和105c是“后对后”配置。在其它实施方式中，变容二极管105可以采用如图1中示出的“前对前”配置互相耦接。具体地，变容二极管的阴极可以互相直接耦接。例如，如图1中示出的，可以认为变容二极管105a和105b是“前对前”配置。
在实施方式中，一个或更多个变容二极管105的前侧可以耦接至地120。另外，一个或更多个变容二极管105的后侧可以耦接至直流电源125。直流电源125可以被配置成提供负控制电压(VCTRL)以反向偏置变容二极管105，这将在下面进一步详细说明。在一些实施方式中，VCTRL可以在近似2伏(V)和近似18V之间，而在其它实施方式中VCTRL可以在近似-1.2V和近似3V之间。
在实施方式中诸如电阻器135a、135b、135c、135d和135e(统称为电阻器135)的一个或更多个电阻器可以位于变容二极管105和地120或直流电源125之间。在一些实施方式中，诸如电阻器135a和/或135e的外部电阻器可以具有是电阻器135b、135c或135d的电阻的两倍的电阻。可以选择增加的电阻以均衡堆叠中的所有电容器的充电时间常数。
在实施方式中，电阻器135a和/或135e的电阻可以为近似60kΩ，而在其它实施方式中电阻器135a和/或135e的电阻可以在近似20kΩ和近似60kΩ之间。类似地，在一些实施方式中电阻器135b、135c或135d的电阻可以为近似30kΩ，而在其它实施方式中电阻器135b、135c或135d的电阻可以在近似10kΩ和近似30kΩ之间。
如上面示出的，复合变容二极管100可以包括多个变容二极管105和电阻器135。虽然在图1中仅示出六个变容二极管105和五个电阻器135，但在其它实施方式中复合变容二极管100可以包括更多或更少数量的变容二极管105或电阻器135。在一些实施方式中，可以期望复合变容二极管至少包括电阻器135a和135e。在一些实施方式中，可以替代于电阻器135而使用电感器，或与电阻器135组合地使用电感器。如上面所讨论的，随着复合变容二极管100中的变容二极管105的数量增加，如果所有的变容二极管105互相共面，那么在裸片上复合变容二极管100需要的面积可能指数性地增加。在一些实施方式中，直流电源125可以被配置成提供正的VCTRL，并且耦接至每个变容二极管的前侧或阴极，同时地120可以耦接至每个变容二极管的后侧或阳极，这在下面进一步详细讨论。可以设想其它更复杂的电路，该电路具有多个直流电源或多个接地连接，该多个直流电源中的每个可以提供不同的或相似的正电压或负电压。
通常，可以在砷化镓异质结双极晶体管(HBT)的共用外延层中实现遗留复合变容二极管。通常，仅是下部外延层可以被用于变容二极管105，该下部外延层通常用来实现HBT的集电极-基极结。这是因为可以通过用于实现发射极-基极双极结的层的特定掺杂来优化HBT的上部外延层。该掺杂可以使HBT的上部外延层对于实现有用的变容二极管而言成为不期望的或不适合的。
然而，如果使用不同的工艺，并且去除针对双极器件的要求，那么可以得到更有益的外延结构。具体地，如果外延结构的上层不被掺杂以实现发射极-基极双极结，那么可以在外延结构的上层中另外地实现有用的变容二极管。
图2图示了根据各种实施方式的双重变容二极管堆叠200的一般示例。一般来说，如本文所讨论的，可以认为变容二极由三层构成。具体地，可以认为变容二极管由接触层、变容二极管层和阳极层构成。在一些实施方式中，阳极层可以另外被称为变容二极管的“接触”层，但为了本文的描述的目的，阳极层将一般被称为“阳极层”，除非明确地另有所指。在本实施方式中，可以认为接触层是变容二极管的阴极。在一些实施方式中，可以仅认为变容二极管包括变容二极管层和阳极层，其中认为变容二极管层是阴极；然而如本文所讨论的，为了一致性，变容二极管将被描述为具有三层。将在下面进一步详细地讨论变容二极管的这三层。
在实施方式中，堆叠200可以包括多个外延层，其中采用垂直而不是共面的方式实现两个变容二极管。具体地，如上面所描述的，堆叠200可以包含第一变容二极管，该第一变容二极管包括接触层205、变容二极管层210和阳极层215。阳极层215可以是p+阳极层。标号“p+”可以指示用带正电的杂质(诸如碳、锌、铍或其它一些适当的带正电的掺杂剂)来重掺杂阳极层215。例如，阳极层215可以由诸如砷化镓、硅、锗、磷化铝、砷化铝、磷化铟、氮化镓、它们的组合或合金的半导体材料中的一种或更多种或者其它一些半导体材料构成，并且其中混入一定量的带正电的掺杂剂材料。p+层可以包括每一万个半导体材料的原子有一个带正电掺杂剂的原子的量级。在其它实施方式中，p+阳极层可以具有比近似1×1019cm-3更高的掺杂。在一些实施方式中，阳极层215可以具有近似0.05微米(μm)和近似0.5μm之间的垂直高度或z高度。
类似地，接触层205可以被称为n+接触层。标号“n+”可以指示用带负电的杂质(诸如硅或其它一些适当的带负电的掺杂剂)来重掺杂接触层205。例如，接触层205可以由诸如上述半导体材料的半导体材料构成，并且其中混入一定量的带负电的掺杂剂材料。n+层可以包括每一万个半导体材料的原子有一个带负电掺杂剂的原子的量级。在其它实施方式中，n+接触层可以具有比近似1×1018cm-3更高的掺杂。在一些实施方式中，接触层205可以具有近似0.05μm和1.0μm之间的垂直高度或z高度。
变容二极管层210可以被称为n-变容二极管层。标号“n-”可以指示用诸如上述带负电的掺杂剂的带负电的杂质来相对轻地掺杂变容二极管层210。具体地，n-层可以包括每一亿个半导体材料的原子有一个带负电掺杂剂的原子的量级。在其它实施方式中，n-变容二极管层可以具有近似1×1014和近似1×1018cm-3之间的掺杂。在一些实施方式中，变容二极管层210可以具有近似0.2μm和3μm之间的垂直高度或z高度。
堆叠200也可以包括诸如欧姆接触(ohmiccontact)220的一个或更多个p+欧姆接触。在实施方式中，欧姆接触220可以包括钛(Ti)、铂(Pt)、金(Au)、锌(Zn)、镍(Ni)、铍(Be)、或者它们的组合或合金(诸如Ti/Pt/Au、Pt/Au、Ti/Au、Pt/Ti/Pt/Au、AuZn/Ni/Au、AuBe/Ni/Au)、或其它p型接触。欧姆接触220可以直接耦接至阳极层215，并且还耦接至诸如图1的直流电源125的直流电源。在实施方式中，欧姆接触220可以被配置成接收负直流电压，该负直流电压将反向偏置变容二极管。具体地，施加到阳极层215的负直流电压可以使阴极(即接触层205)处的电压高于阳极层215处的电压。变容二极管的阴极处的这种较高电压可以导致没有电流流过变容二极管直到变容二极管击穿。
堆叠200可以还包含第二变容二极管，该第二变容二极管可以包括阳极层215、变容二极管层225和接触层230。变容二极管层225可以是与变容二极管层210类似的n-变容二极管层。在一些实施方式中，变容二极管层225和变容二极管层210可以包括彼此相同的材料，而在其它实施方式中，变容二极管层225和210可以包括不同的材料。类似地，接触层230可以是与接触层205类似的n+接触层。在一些实施方式中，接触层230和接触层205可以包括彼此相同的材料，而在其它实施方式中，接触层可以包括不同的材料。
堆叠可以还包括诸如欧姆接触235或240的一个或更多个n+欧姆接触。具体地，如图2中示出的，n+欧姆接触235和240可以与n+接触层205或230耦接。在一些实施方式中，n+欧姆接触235和240可以包含以下各项中的一个或更多个：Au、锗(Ge)、Ni、Au、Ti、Pt、钨(W)、硅(Si)、或它们的组合或合金(诸如AuGe/Ni/Au、Ti/Pt/Au、Pt/Au、Ti/Au、TiW/Ti/Pt/Au、WSi/Ti/Pt/Au)、或其它欧姆接触。在一些实施方式中，n+欧姆接触235和240可以由彼此相同的材料或不同的材料来形成。在一些实施方式中，欧姆接触235或240可以用不同金属来形成顶部，该不同金属用于与另一器件、端子或芯片接触。
在实施方式中，可以认为n+欧姆接触235和240是堆叠200的输入和输出端子。例如，n+欧姆接触235或240中的一个或另一个可以被配置成接收例如来自输入端子110、另一变容二极管或某其它源的RF信号。n+欧姆接触235或240中的另一个可以被配置成将RF信号输出例如至输出端子115、另一变容二极管或某其它源。
能够看到，堆叠200的第一变容二极管和第二变容二极管可以共享阳极层215。具体地，如上面所描述的，可以认为堆叠200的两个变容二极管是垂直堆叠的“后对后”配置。如上面所讨论的，与变容二极管层210或225的z高度，或接触层205或230的z高度相比，阳极层215的z高度可以相对小。这可以是因为层215的薄层电阻(sheetresistance)不明显地改变堆叠200的性能。
因为堆叠200的两个变容二极管具有相同或相似的调谐特性(例如相对于电压的改变经历相似相等的电容改变)是重要的，所以相对于下部n-变容二极管层225的掺杂，顶部n-变容二极管层210的外延掺杂可以被选择为一致的，但是相反的。关于n-变容二极管层210和225所共享的p+阳极层215对称的这两个n-变容二极管层210和225可以形成两个变容二极管的耗尽层。两个n-变容二极管层210和225也可以用作变容二极管电容器电介质，并且可以用突变(abrupt)、超突变(hyperabrupt)或线性掺杂分布(lineardopingprofile)来产生n-变容二极管层210和225。在其它实施方式中，也可以采用适合于本申请的一个或更多个其它掺杂分布。
堆叠200可以表现出相对于之前存在的复合变容二极管的若干个清楚的优点。例如，与之前存在的复合变容二极管架构相比，堆叠200可以使能够实现的每单位裸片面积的有效电容几乎加倍。有效电容的这种增加可以导致实现在高堆叠程度下的更高性能，所述高堆叠程度是满足具有挑战性的互调性能要求所需要的。可以在下面关于图4和5来描述与砷化镓晶格匹配的变容二极管的具体实现方式。然而，在其它实施方式中，堆叠200中的一个或更多个层可以包括硅、磷化铟或其它合适的材料。在实施方式中，如下面关于图4和5进一步详细描述的，可以插入蚀刻阻挡层(etchstoplayer)以便于堆叠200的构建。
堆叠200可以提供另外的优点。在常规的二极管堆叠中，如关于图1所讨论的，RF信号可以经由底部n+接触层在“后对后”配置的两个变容二极管之间流动。然而，该n+接触层通常可以具有显著的电阻率，在5欧姆或更高欧姆的量级。该电阻率可以助于变容二极管中的传导性损失，从而降低变容二极管的品质因数。然而，在堆叠200中，RF能量可以直接通过两个变容二极管的相对薄的共享p+阳极层，从而将经受明显减小的传导性损失。
图3描绘了可以包括“前对前”配置的两个变容二极管的变容二极管堆叠300的替代性实施方式。第一变容二极管可以包括n-变容二极管层310、p+阳极层345和n+接触层350。n-变容二极管层310可以与图2的n-变容二极管层210相似。p+阳极层345可以与p+阳极层215相似。n+接触层350可以与n+接触层205相似。然而，在堆叠300中，在一些实施方式中p+阳极层345可以具有近似0.05μm和近似1.0μm之间的z高度，而n+接触层350可以具有近似0.05μm和近似0.5μm之间的z高度。在特定实施方式中，p+阳极层345的z高度可以为近似0.3μm，而n+接触层350的z高度可以为近似0.3μm。
堆叠300可以还包括第二变容二极管，该第二变容二极管可以包括n+接触层350、n-变容二极管层325和p+阳极层355。n-变容二极管层325可以与上面所讨论的n-变容二极管层310相似。p+阳极层355可以与上述p+阳极层345相似。如上面关于图2的堆叠200所讨论的，替代于堆叠的两个变容二极管共享阳极层，堆叠300的两个变容二极管可以共享n+接触层，从而产生上述“面对面”配置。在一些实施方式中，n+接触层350的z高度可以小于p+阳极层345或355的z高度。这可以是因为，如上面所讨论的，层350的薄层电阻不明显地改变堆叠300的性能。
堆叠300可以还包括n+欧姆接触360，其可以与上面所讨论的n+欧姆接触235或240相似。在堆叠300中，欧姆接触360可以与n+接触层350耦接，并且被配置成接收来自直流电源125的电力。在堆叠300中，直流电源125可以向欧姆接触360提供正电压，以及通过欧姆接触360向n+接触层350提供正电压。该正电压可以导致比p+阳极层345和/或355的电压高的n+接触层350的电压。如上面所描述的，n+接触层350处的这种较高电压可以导致堆叠300的变容二极管被反向偏置。
最后，堆叠300可以另外包括诸如欧姆接触365和370的一个或更多个p+欧姆接触。具体地，p+欧姆接触370或365可以与图2中的p+欧姆接触220类似。
图4描绘了堆叠400的具体示例，其可以与图2的堆叠200相似。具体地，堆叠400可以包括n+接触层405和n-变容二极管层410及425，其可以分别与图2的元件205、210和225相似。类似地，堆叠400可以包括诸如欧姆接触435和440的一个或更多个n+欧姆接触，以及诸如欧姆接触420的一个或更多个p+欧姆接触，其可以分别与欧姆接触235、240和220相似。
在堆叠400中可以用位于p+阳极接触层的两个层之间的一个或更多个蚀刻阻挡层来分割p+阳极接触层。如图4中示出的，作为p+蚀刻阻挡层的蚀刻阻挡层475可以位于顶部p+阳极接触层415和底部p+阳极接触层417之间。类似地，可以用诸如n+蚀刻阻挡层的一个或更多个蚀刻阻挡层来将底部n+接触层分割成两个单独的层，所述n+蚀刻阻挡层位于所述两个单独的层之间。例如，在堆叠400中n+接触层可以被分成上部n+接触层430和下部n+接触层432。蚀刻阻挡层480可以位于n+接触层的两个层之间。
在实施方式中，一个或更多个接触层405、430和432，变容二极管层410和425，以及阳极接触层415和417可以包括掺杂的砷化镓。在实施方式中，蚀刻阻挡层475和480可以包括掺杂的砷化铝镓(aluminumgalliumarsenide)或磷化铟镓(indiumgalliumphosphide)。
图5描绘了堆叠500的特定示例，其可以与图3的堆叠300相似。具体地，堆叠500可以包括p+阳极层545和n-变容二极管层510及525，其可以分别与图3的元件345、310及325相似。类似地，堆叠500可以包括一个或更多个n+欧姆接触560，以及p+欧姆接触565或570，其可以分别与图3的欧姆接触360、365和370相似。
可以用诸如n+蚀刻阻挡层的蚀刻阻挡层将n+接触层分成两个单独的层，所述n+蚀刻阻挡层位于所述两个单独的层之间。如图5中示出的，堆叠500可以包括顶部n+接触层550和底部n+接触层552，蚀刻阻挡层575位于它们之间。蚀刻阻挡层575可以与图4的蚀刻阻挡层475相似。
类似地，可以用诸如p+蚀刻阻挡层的蚀刻阻挡层将堆叠500的底部p+阳极层分成两个单独的层，所述p+蚀刻阻挡层位于所述两个单独的层之间。具体地，可以用蚀刻阻挡层580将p+阳极层分成顶部p+阳极层555和底部p+阳极层557，所述蚀刻阻挡层580位于顶部p+阳极层555和底部p+阳极层557之间。蚀刻阻挡层580可以与图4的蚀刻阻挡层480相似。
在实施方式中，一个或更多个接触层550及552，变容二极管层525及510，和阳极层545、555及557可以包括砷化镓。
图6描绘了用于形成诸如堆叠200、300、400或500的堆叠的示例方法。具体地，可以在600处沉积第一变容二极管的接触层。接触层例如可以是p+阳极层355、555、557。替选地，接触层例如可以是n+接触层230、430或432。具体地，可以基于是否正在构建堆叠200、300、400或500来选择接触层的类型。在一些实施方式中，接触层的沉积可以包括诸如蚀刻阻挡层480或580的蚀刻阻挡层的沉积。
接下来，在605处可以沉积第一变容二极管的变容二极管层。具体地，变容二极管层可以是诸如层225、325、425或525的n-变容二极管层。在沉积变容二极管层之后，该过程可以包括在610处沉积第一变容二极管和第二变容二极管的公共接触层。公共接触层例如可以是p+阳极层215、415或417。替选地，公共接触层可以是n+接触层350、550或552。具体地，可以基于是否正在构建堆叠200、300、400或500来选择公共接触层。在一些实施方式中，公共接触层的沉积可以包括诸如蚀刻阻挡层475或575的蚀刻阻挡层的沉积。
在610处沉积公共接触层之后，该过程接下来包括在615处沉积第二变容二极管层的变容二极管层。具体地，第二变容二极管层可以是诸如层210、310、410或510的n-变容二极管层。最后，该过程可以包括在620处沉积第二变容二极管的接触层。具体地，接触层可以是诸如层205或405的n+接触层。在其它实施方式中，第二接触层可以是诸如层345或545的p+阳极层。具体地，可以基于是否正在构建堆叠200、300、400或500来选择接触层的类型。
在一些实施方式中，该过程可以包括另外的或替代的步骤。例如，在一些实施方式中，欧姆接触可以被沉积到堆叠上。在其它实施方式中，可以按照与图6中图示的顺序的不同的顺序来沉积一个或更多个层。例如，在一些实施方式中可以互相平行地沉积两个层。
堆叠200、300、400或500可以被结合进多种系统。在图7中图示了示例系统700的框图。如示出的，系统700包括电源放大器(PA)模块702，在一些实施方式中该电源放大器模块702可以是射频(RF)PA模块。如图示的，系统700可以包括与PA模块702耦接的收发器704。PA模块702可以包括一个或更多个堆叠200、300、400或500。在各种实施方式中，堆叠200、300、400或500可以被另外地/替代地包括在收发器704中以提供例如上转换，或被包括在天线开关模块(ASM)706中以提供各种切换功能。
PA模块702可以接收来自收发器704的RF输入信号RFin。PA模块702可以放大RF输入信号RFin，以提供RF输出信号RFout。RF输入信号RFin和RF输出信号RFout两者可以是发送链的一部分，在图7中分别用Tx-RFin和Tx-RFout来表示。
可以向ASM706提供放大的RF输出信号RFout，这实现了经由天线结构708的RF输出信号RFout的空中下载(over-the-air)(OTA)发送。ASM706也可以经由天线结构708接收RF信号，并且沿着接收链将接收的RF信号Rx耦合至收发器704。
在各种实施方式中，天线结构708可以包括一个或更多个定向和/或全向天线，包括例如偶极天线、单极天线、贴片天线，环形天线，微带天线或适合RF信号的OTA发送/接收的任何其它类型的天线。
系统700可以适合于地面和卫星通信、雷达系统中的任何一个或更多个，并且可能地适合于各种工业和医疗应用。更具体地，在各种实施方式中，系统700可以是雷达设备、卫星通信设备、移动计算设备(例如电话、平板电脑、膝上型计算机等)、基站、广播电台或电视放大器系统中所选择的一种。
虽然已经关于上述图示的实施方式描述了本公开内容，但本领域普通技术人员将明白，在不偏离本公开内容的范围的情况下，设计用以实现相同目的的广泛种类的替代和/或等效实现方式也可以用来代替所示出和描述的特定实施方式。本领域技术人员将容易明白可以采用广泛种类的实施方式来实现本公开内容的教导。本说明意在被视为示例性的而不是限制性的。

Claims (20)

1.一种封装，包括：
第一变容二极管，其包括第一接触层、阳极层和位于所述第一接触层和所述阳极层之间的第一变容二极管层；以及
第二变容二极管，其包括第二接触层、所述阳极层和位于所述第二接触层和所述阳极层之间的第二变容二极管层；
其中所述阳极层位于所述第一变容二极管层和所述第二变容二极管层之间。
2.根据权利要求1所述的封装，还包括与所述阳极层耦接的欧姆接触，所述欧姆接触被配置成接收负直流DC电压。
3.根据权利要求1所述的封装，还包括与所述第一接触层耦接的第一欧姆接触，以及与所述第二接触层耦接的第二欧姆接触。
4.根据权利要求3所述的封装，其中所述第一欧姆接触是信号输入，所述第二欧姆接触是信号输出。
5.根据权利要求1所述的封装，其中所述第一接触层或所述第二接触层是n+掺杂，所述第一变容二极管层或所述第二变容二极管层是n-掺杂，所述阳极层是p+掺杂。
6.根据权利要求1所述的封装，其中所述第一接触层、第二接触层、第一变容二极管层、第二变容二极管层或阳极层包含镓、砷、硅、铟或磷。
7.根据权利要求1所述的封装，其中所述阳极层包括与所述第一变容二极管层直接耦接的第一阳极层，与所述第二变容二极管层直接耦接的第二阳极层，以及位于所述第一阳极层和所述第二阳极层之间并且与所述第一阳极层和所述第二阳极层直接耦接的蚀刻阻挡层。
8.根据权利要求1所述的封装，其中所述第二接触层包括与所述第二变容二极管层直接耦接的顶层，底层，以及与所述顶层和所述底层直接耦接并且位于所述顶层和所述底层之间的蚀刻阻挡层。
9.一种封装，包括：
第一变容二极管，其包括接触层、第一阳极层和位于所述接触层和所述第一阳极层之间的第一变容二极管层；以及
第二变容二极管，其包括所述接触层、第二阳极层和位于所述接触层和所述第二阳极层之间的第二变容二极管层；
其中所述接触层位于所述第一变容二极管层和所述第二变容二极管层之间。
10.根据权利要求9所述的封装，还包括与所述接触层耦接欧姆接触，所述欧姆接触被配置成接收正直流DC电压。
11.根据权利要求9所述的封装，还包括与所述第一阳极层耦接的第一欧姆接触，以及与所述第二阳极层耦接的第二欧姆接触。
12.根据权利要求11所述的封装，其中所述第一欧姆接触是信号输入，所述第二欧姆接触是信号输出。
13.根据权利要求9所述的封装，其中所述接触层是n+掺杂，所述第一变容二极管层或所述第二变容二极管层是n-掺杂，所述第一阳极层或所述第二阳极层是p+掺杂。
14.根据权利要求9所述的封装，其中所述接触层、第一变容二极管层、第二变容二极管层、第一阳极层或第二阳极层包含镓、砷、硅、铟或磷。
15.根据权利要求9所述的封装，其中所述接触层包括与所述第一变容二极管层直接耦接的第一接触层，与所述第二变容二极管层直接耦接的第二接触层，以及位于所述第一接触层和所述第二接触层之间并且与所述第一接触层和所述第二接触层直接耦接的蚀刻阻挡层。
16.根据权利要求9所述的封装，其中所述第二阳极层包括与所述第二变容二极管层直接耦接的顶层，底层，以及与所述顶层和所述底层直接耦接并且位于所述顶层和所述底层之间的蚀刻阻挡层。
17.一种方法，包括：
沉积第一变容二极管的第一接触层；
在所述第一接触层上沉积所述第一变容二极管的第一变容二极管层；
在所述第一变容二极管层上沉积所述第一变容二极管和第二变容二极管的公共接触层；
在所述公共接触层上沉积所述第二变容二极管的第二变容二极管层；以及
在所述第二变容二极管层上沉积所述第二变容二极管的第二接触层。
18.根据权利要求17所述的方法，其中所述公共接触层是p+掺杂阳极接触层；以及
其中所述第一接触层和所述第二接触层是n+掺杂接触层。
19.根据权利要求17所述的方法，其中所述公共接触层是n+掺杂接触层；以及
其中所述第一接触层和第二接触层是p+掺杂阳极接触层。
20.根据权利要求19所述的方法，还包括：
将第一信号输入/输出耦接至所述第一接触层；
将第二信号输入/输出耦接至所述第二接触层；以及
将直流电压输入耦接至所述公共接触层。
CN201510226390.9A 2014-05-08 2015-05-06 双重堆叠变容二极管 Pending CN105097956A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/273,316 2014-05-08
US14/273,316 US20150325573A1 (en) 2014-05-08 2014-05-08 Dual stack varactor

Publications (1)

Publication Number Publication Date
CN105097956A true CN105097956A (zh) 2015-11-25

Family

ID=54347385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510226390.9A Pending CN105097956A (zh) 2014-05-08 2015-05-06 双重堆叠变容二极管

Country Status (5)

Country Link
US (2) US20150325573A1 (zh)
CN (1) CN105097956A (zh)
DE (1) DE102015005210A1 (zh)
FR (1) FR3020898B1 (zh)
TW (1) TW201603291A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115133918A (zh) * 2022-04-29 2022-09-30 绍兴圆方半导体有限公司 半导体开关和系统
CN118173547A (zh) * 2024-04-10 2024-06-11 安徽长飞先进半导体有限公司 一种功率器件、功率模块、功率转换电路以及车辆
CN118335729A (zh) * 2024-04-10 2024-07-12 安徽长飞先进半导体有限公司 一种功率器件、功率模块、功率转换电路以及车辆

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150325573A1 (en) 2014-05-08 2015-11-12 Triquint Semiconductor, Inc. Dual stack varactor
US10109623B2 (en) 2014-05-08 2018-10-23 Qorvo Us, Inc. Dual-series varactor EPI
US9484471B2 (en) 2014-09-12 2016-11-01 Qorvo Us, Inc. Compound varactor
US9590669B2 (en) 2015-05-08 2017-03-07 Qorvo Us, Inc. Single varactor stack with low second-harmonic generation
DE102018213635B4 (de) 2018-08-13 2020-11-05 Infineon Technologies Ag Halbleitervorrichtung
DE102018213633B9 (de) 2018-08-13 2025-01-09 Infineon Technologies Ag Halbleitervorrichtung
US11791342B2 (en) 2021-11-17 2023-10-17 International Business Machines Corporation Varactor integrated with complementary metal-oxide semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1108817A (zh) * 1993-11-23 1995-09-20 摩托罗拉公司 变容二极管及其制作方法
KR20050020296A (ko) * 2003-08-21 2005-03-04 주식회사 케이이씨 바렉터 및 그 제조 방법
US20080191260A1 (en) * 2004-10-05 2008-08-14 Koninklijke Philips Electronics N.V. Semiconductor Device And Use Thereof
US20130334570A1 (en) * 2012-06-13 2013-12-19 Win Semiconductors Corp. Integrated structure of compound semiconductor devices

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2321771A1 (fr) 1975-08-19 1977-03-18 Thomson Csf Procede de fabrication de diodes empilees et dispositif hyperfrequence obtenu par ledit procede
US4843358A (en) 1987-05-19 1989-06-27 General Electric Company Electrically positionable short-circuits
US5055889A (en) 1989-10-31 1991-10-08 Knauf Fiber Glass, Gmbh Lateral varactor with staggered punch-through and method of fabrication
JP3299807B2 (ja) 1993-04-07 2002-07-08 シャープ株式会社 ヘテロ接合バイポーラトランジスタ
US6559024B1 (en) * 2000-03-29 2003-05-06 Tyco Electronics Corporation Method of fabricating a variable capacity diode having a hyperabrupt junction profile
JP2001345328A (ja) 2000-06-02 2001-12-14 Nec Corp 半導体装置、及び、半導体集積回路
SE517440C2 (sv) 2000-06-20 2002-06-04 Ericsson Telefon Ab L M Elektriskt avstämbar anordning och ett förfarande relaterande därtill
KR100425578B1 (ko) 2001-09-17 2004-04-03 한국전자통신연구원 ＳｉＧｅ 이종접합 바이폴라 트랜지스터를 이용하여개선된 Ｑ-인자 특성을 갖는 버렉터 및 그 제조 방법
WO2003028106A2 (en) 2001-09-24 2003-04-03 Amberwave Systems Corporation Rf circuits including transistors having strained material layers
JP2004241624A (ja) 2003-02-06 2004-08-26 Mitsubishi Electric Corp 電圧制御発振回路
US6727530B1 (en) 2003-03-04 2004-04-27 Xindium Technologies, Inc. Integrated photodetector and heterojunction bipolar transistors
JP4977313B2 (ja) 2004-01-19 2012-07-18 ルネサスエレクトロニクス株式会社 ヘテロ接合バイポーラトランジスタ
JP4857531B2 (ja) 2004-07-08 2012-01-18 三菱電機株式会社 半導体装置
JP5214443B2 (ja) 2005-06-08 2013-06-19 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 線形可変電圧ダイオードキャパシタおよび適応整合回路網
US20070132065A1 (en) 2005-12-08 2007-06-14 Su Jae Lee Paraelectric thin film structure for high frequency tunable device and high frequency tunable device with the same
US8022458B2 (en) 2007-10-08 2011-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitors integrated with metal gate formation
US8130051B2 (en) 2008-02-06 2012-03-06 Broadcom Corporation Method and system for varactor linearization
US7919382B2 (en) * 2008-09-09 2011-04-05 Freescale Semicondcutor, Inc. Methods for forming varactor diodes
JP4803241B2 (ja) 2008-11-27 2011-10-26 三菱電機株式会社 半導体モジュール
US9059332B2 (en) 2009-10-02 2015-06-16 Skyworks Solutions, Inc. Continuous tunable LC resonator using a FET as a varactor
US20130313683A1 (en) 2012-05-24 2013-11-28 International Business Machines Corporation Semiconductor wire-array varactor structures
US8709868B2 (en) 2012-08-23 2014-04-29 Freescale Semiconductor, Inc. Sensor packages and method of packaging dies of differing sizes
US8809155B2 (en) 2012-10-04 2014-08-19 International Business Machines Corporation Back-end-of-line metal-oxide-semiconductor varactors
US8716757B1 (en) 2012-10-19 2014-05-06 Global Communication Semiconductors, Inc. Monolithic HBT with wide-tuning range varactor
KR101936036B1 (ko) 2013-02-08 2019-01-09 삼성전자 주식회사 커패시터 구조물
US9437772B2 (en) * 2013-03-15 2016-09-06 Matthew H. Kim Method of manufacture of advanced heterojunction transistor and transistor laser
US10109623B2 (en) * 2014-05-08 2018-10-23 Qorvo Us, Inc. Dual-series varactor EPI
US20150325573A1 (en) 2014-05-08 2015-11-12 Triquint Semiconductor, Inc. Dual stack varactor
US20160133758A1 (en) 2014-05-08 2016-05-12 Triquint Semiconductor, Inc. Dual stack varactor
JP6299494B2 (ja) * 2014-07-09 2018-03-28 日亜化学工業株式会社 発光装置及びその製造方法
US9484471B2 (en) 2014-09-12 2016-11-01 Qorvo Us, Inc. Compound varactor
US9590669B2 (en) 2015-05-08 2017-03-07 Qorvo Us, Inc. Single varactor stack with low second-harmonic generation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1108817A (zh) * 1993-11-23 1995-09-20 摩托罗拉公司 变容二极管及其制作方法
KR20050020296A (ko) * 2003-08-21 2005-03-04 주식회사 케이이씨 바렉터 및 그 제조 방법
US20080191260A1 (en) * 2004-10-05 2008-08-14 Koninklijke Philips Electronics N.V. Semiconductor Device And Use Thereof
US20130334570A1 (en) * 2012-06-13 2013-12-19 Win Semiconductors Corp. Integrated structure of compound semiconductor devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115133918A (zh) * 2022-04-29 2022-09-30 绍兴圆方半导体有限公司 半导体开关和系统
CN118173547A (zh) * 2024-04-10 2024-06-11 安徽长飞先进半导体有限公司 一种功率器件、功率模块、功率转换电路以及车辆
CN118335729A (zh) * 2024-04-10 2024-07-12 安徽长飞先进半导体有限公司 一种功率器件、功率模块、功率转换电路以及车辆
CN118173547B (zh) * 2024-04-10 2024-11-05 安徽长飞先进半导体股份有限公司 一种功率器件、功率模块、功率转换电路以及车辆

Also Published As

Publication number Publication date
US10535784B2 (en) 2020-01-14
FR3020898A1 (zh) 2015-11-13
DE102015005210A1 (de) 2015-11-26
TW201603291A (zh) 2016-01-16
US20180182903A1 (en) 2018-06-28
US20150325573A1 (en) 2015-11-12
FR3020898B1 (fr) 2018-07-27

Similar Documents

Publication Publication Date Title
CN105097956A (zh) 双重堆叠变容二极管
Urteaga et al. InP HBT technologies for THz integrated circuits
US9882019B2 (en) Compound varactor
US9214512B2 (en) Three-terminal variable capacitor
US11817450B2 (en) Heterolithic integrated circuits including integrated devices formed on semiconductor materials of different elemental composition
US11056483B2 (en) Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
US11233047B2 (en) Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
TW201933761A (zh) 無負載調製的，高效的功率放大器
US10326413B2 (en) Power amplification circuit
US12183676B2 (en) Semiconductor device for RF integrated circuit
US10121780B2 (en) Devices related to barrier for metallization of gallium based semiconductor
US10211170B2 (en) Power transistor with harmonic control
TWI662680B (zh) 靜電放電保護設備、形成其之方法及其系統
US20160133758A1 (en) Dual stack varactor
US10784822B2 (en) High power radio frequency amplifiers and methods of manufacture thereof
US20130321087A1 (en) Low voltage high efficiency gallium arsenide power amplifier
US10586878B2 (en) Apparatus and method for a low loss coupling capacitor
US10784821B2 (en) High power radio frequency amplifiers and methods of manufacture thereof
WO2019005174A1 (en) APPARATUS FOR GENERATING HARMONIC AND HIGHER RF SECTIONS
CN213783257U (zh) 功率放大电路以及电子设备
CN112636706A (zh) 功率放大电路以及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161212

Address after: North Carolina

Applicant after: Qorvo American company

Address before: oregon

Applicant before: Triquint Semiconductor Inc

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151125