WO2023042638A1 - 絶縁ゲート型バイポーラトランジスタ - Google Patents
絶縁ゲート型バイポーラトランジスタ Download PDFInfo
- Publication number
- WO2023042638A1 WO2023042638A1 PCT/JP2022/032121 JP2022032121W WO2023042638A1 WO 2023042638 A1 WO2023042638 A1 WO 2023042638A1 JP 2022032121 W JP2022032121 W JP 2022032121W WO 2023042638 A1 WO2023042638 A1 WO 2023042638A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- region
- concentration
- doping concentration
- semiconductor substrate
- peak
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 105
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 238000009825 accumulation Methods 0.000 claims abstract description 66
- 238000009826 distribution Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 239000000370 acceptor Substances 0.000 description 11
- 239000002019 doping agent Substances 0.000 description 11
- 239000010410 layer Substances 0.000 description 9
- 230000005684 electric field Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 238000002513 implantation Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000012141 concentrate Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Definitions
- the present invention relates to an insulated gate bipolar transistor.
- the clamp tolerance may decrease.
- An insulated gate bipolar transistor may comprise a semiconductor substrate having a top surface and a bottom surface and provided with a drift region of a first conductivity type.
- the insulated gate bipolar transistor may include an emitter region of the first conductivity type provided between the upper surface of the semiconductor substrate and the drift region and having a higher doping concentration than the drift region.
- the insulated gate bipolar transistor may comprise a base region of the second conductivity type provided between the emitter region and the drift region.
- the insulated gate bipolar transistor may comprise an accumulation region of a first conductivity type interposed between the base region and the drift region and having a higher doping concentration than the drift region.
- the insulated gate bipolar transistor may include a gate trench portion extending from the upper surface of the semiconductor substrate to below the storage region.
- a lower end region of the second conductivity type may be provided in contact with the lower end of the gate trench portion.
- the accumulation region may have a first concentration peak indicating a maximum doping concentration in the depth direction. The depthwise distance between the first concentration peak and the bottom region may be smaller than the depthwise distance between the first concentration peak and the base region.
- the accumulation area may be in contact with the base area.
- a region with the same doping concentration as the drift region may be provided between the accumulation region and the base region.
- a doping concentration of the first concentration peak may be 2 ⁇ 10 18 /cm 3 or less.
- An integral concentration obtained by integrating the doping concentration of the first concentration peak in the depth direction may be 1 ⁇ 10 15 /cm 2 or more and 1.5 ⁇ 10 17 /cm 2 or less.
- the full width at half maximum in the depth direction of the first concentration peak may be 2 ⁇ m or more.
- the base region may have a base concentration peak indicating the maximum doping concentration in the depth direction.
- a distance in the depth direction between the first concentration peak and the base concentration peak may be 2 ⁇ m or more.
- the insulated gate bipolar transistor may include a dummy trench portion provided from the upper surface of the semiconductor substrate to below the accumulation region.
- the lower end region may be in contact with the lower end of the dummy trench portion.
- the accumulation region may have a second concentration peak arranged at a position different from the first concentration peak in the depth direction and having a doping concentration lower than or equal to the first concentration peak.
- the doping concentration of the second concentration peak may be less than the doping concentration of the first concentration peak.
- a second concentration peak may be located between the first concentration peak and the base region.
- the maximum doping concentration of the accumulation region may be greater than the maximum doping concentration of the lower end region.
- the boundary between the lower end region and the accumulation region may be arranged closer to the upper surface of the semiconductor substrate than the lower end of the gate trench portion.
- FIG. 1 is a cross-sectional view showing an example of a semiconductor device 100 according to one embodiment of the invention
- FIG. 4 is an enlarged view showing an example of a trench portion and a mesa portion 60 on the upper surface 21 of the semiconductor substrate 10
- FIG. FIG. 2 is a diagram showing an example of doping concentration distribution in the depth direction along line AA of FIG. 1
- FIG. 10 is a diagram showing a doping concentration distribution according to a comparative example
- FIG. 2 is a diagram showing another example of the doping concentration distribution in the depth direction along line AA of FIG. 1
- FIG. 2 is a diagram showing another example of the doping concentration distribution in the depth direction along line AA of FIG. 1
- 3 is a diagram showing another configuration example of the semiconductor device 100
- FIG. 4A and 4B are diagrams showing a part of the steps in the method of manufacturing the semiconductor device 100;
- FIG. 4A and 4B are diagrams showing a part of the steps in the method of manufacturing the semiconductor device 100;
- one side in the direction parallel to the depth direction of the semiconductor substrate is called “upper”, and the other side is called “lower”.
- One of the two main surfaces of a substrate, layer or other member is called the upper surface and the other surface is called the lower surface.
- the directions of “up” and “down” are not limited to the direction of gravity or the direction when the semiconductor device is mounted.
- the Cartesian coordinate axes only specify the relative positions of the components and do not limit any particular orientation.
- the Z axis does not limit the height direction with respect to the ground.
- the +Z-axis direction and the ⁇ Z-axis direction are directions opposite to each other.
- the Z-axis direction is described without indicating positive or negative, it means a direction parallel to the +Z-axis and -Z-axis.
- orthogonal axes parallel to the upper and lower surfaces of the semiconductor substrate are defined as the X-axis and the Y-axis.
- the axis perpendicular to the upper and lower surfaces of the semiconductor substrate is defined as the Z-axis.
- the Z-axis direction may be referred to as the depth direction.
- a direction parallel to the upper and lower surfaces of the semiconductor substrate, including the X-axis and Y-axis may be referred to as a horizontal direction.
- the region from the center of the semiconductor substrate in the depth direction to the upper surface of the semiconductor substrate may be referred to as the upper surface side.
- the region from the center of the semiconductor substrate in the depth direction to the bottom surface of the semiconductor substrate may be referred to as the bottom surface side.
- the conductivity type of the doping region doped with impurities is described as P-type or N-type.
- impurities may specifically refer to either N-type donors or P-type acceptors, and may also be referred to as dopants.
- doping means introducing donors or acceptors into a semiconductor substrate to make it a semiconductor exhibiting N-type conductivity or a semiconductor exhibiting P-type conductivity.
- references herein to P-type or N-type refer to higher doping concentrations than P-type or N-type; references to P-type or N-type refer to higher doping than P-type or N-type. It means that the concentration is low.
- P++ type or N++ type in this specification means that the doping concentration is higher than that of the P+ type or N+ type.
- the unit system in this specification is the SI unit system unless otherwise specified. The unit of length is sometimes displayed in cm, but various calculations may be performed after converting to meters (m).
- doping concentration means the concentration of donors or the concentration of acceptors at thermal equilibrium.
- the net doping concentration means the net concentration including charge polarity, where the donor concentration is the positive ion concentration and the acceptor concentration is the negative ion concentration.
- the donor concentration is N D and the acceptor concentration is N A , then the net net doping concentration at any location is N D ⁇ N A.
- net doping concentration may be simply referred to as doping concentration.
- the peak value may be taken as the concentration of donors, acceptors or net doping in the region.
- the average value of the concentration of donors, acceptors or net doping in the region may be used as the concentration of donors, acceptors or net doping.
- atoms/cm 3 or /cm 3 are used to express concentration per unit volume. This unit is used for donor or acceptor concentrations in a semiconductor substrate. The atoms notation may be omitted.
- FIG. 1 is a cross-sectional view showing an example of a semiconductor device 100 according to one embodiment of the present invention.
- Semiconductor device 100 includes a portion functioning as an IGBT.
- the cross section of FIG. 1 shows a portion functioning as an IGBT.
- a semiconductor device 100 has a semiconductor substrate 10 , an interlayer insulating film 38 , an emitter electrode 52 and a collector electrode 24 .
- the semiconductor substrate 10 is a substrate made of a semiconductor material.
- the semiconductor substrate 10 is a silicon substrate, but is not limited to this.
- the semiconductor substrate 10 may be a compound semiconductor substrate such as silicon carbide or gallium nitride.
- the semiconductor substrate 10 has an upper surface 21 and a lower surface 23 .
- the upper surface 21 and the lower surface 23 are two main surfaces of the semiconductor substrate 10 that face each other.
- the semiconductor device 100 of this example is a vertical device in which a main current flows between the upper surface 21 and the lower surface 23 when the IGBT is controlled to be on.
- the interlayer insulating film 38 is provided on the upper surface 21 of the semiconductor substrate 10 .
- the interlayer insulating film 38 is a film including at least one layer of an insulating film such as silicate glass doped with an impurity such as boron or phosphorus, a thermal oxide film, and other insulating films.
- a contact hole 54 that exposes the upper surface 21 of the semiconductor substrate 10 is provided in the interlayer insulating film 38 .
- the emitter electrode 52 is provided above the interlayer insulating film 38 .
- Emitter electrode 52 is in contact with top surface 21 of semiconductor substrate 10 through contact hole 54 in interlayer insulating film 38 .
- a collector electrode 24 is provided on the lower surface 23 of the semiconductor substrate 10 .
- Emitter electrode 52 and collector electrode 24 are made of a metal material such as aluminum.
- the direction (Z-axis direction) connecting the emitter electrode 52 and the collector electrode 24 is referred to as the depth direction.
- the semiconductor substrate 10 has an N ⁇ type drift region 18 .
- Drift region 18 may be a region remaining in semiconductor substrate 10 without being locally implanted with dopants. That is, the semiconductor device 100 may be manufactured by locally implanting a dopant into the N ⁇ type semiconductor substrate 10 .
- the semiconductor substrate 10 is provided with an N+ type emitter region 12 , a P type base region 14 , an N+ type accumulation region 16 and a P type lower end region 90 in this order from the upper surface 21 side of the semiconductor substrate 10 .
- the emitter region 12 is provided exposed on the upper surface 21 of the semiconductor substrate 10 .
- Emitter region 12 is electrically connected to emitter electrode 52 through contact hole 54 .
- a base region 14 is provided between the emitter region 12 and the accumulation region 16 .
- Base region 14 may have a portion exposed to upper surface 21 of semiconductor substrate 10 .
- Base region 14 is electrically connected to emitter electrode 52 through contact hole 54 .
- the accumulation region 16 is provided between the base region 14 and the lower end region 90 .
- the accumulation region 16 is a region with a higher doping concentration than the drift region 18 .
- the carrier injection promoting effect IE effect
- the accumulation region 16 may be provided to cover the entire bottom surface of the base region 14 .
- a lower end region 90 is provided between the accumulation region 16 and the drift region 18 .
- the lower end region 90 is a floating region electrically isolated from the emitter electrode 52 .
- the lower end region 90 is provided in contact with the lower ends of at least part of the gate trench portion 40 and the dummy trench portion 30, which will be described later.
- the gate trench portion 40 and the dummy trench portion 30 may be simply referred to as trench portions.
- the term “trench portion” refers to at least one of the gate trench portion 40 and the dummy trench portion 30 .
- An N+ type buffer region 20 may be provided under the drift region 18 .
- the doping concentration of buffer region 20 is higher than the doping concentration of drift region 18 .
- the buffer region 20 may function as a field stop layer that prevents the depletion layer extending from the lower end of the base region 14 to the drift region 18 from reaching the P+ type collector region 22 .
- a P+ type collector region 22 is provided under the buffer region 20 .
- the doping concentration of collector region 22 is higher than the doping concentration of base region 14 .
- Collector region 22 is exposed on lower surface 23 of semiconductor substrate 10 and electrically connected to collector electrode 24 .
- One or more gate trench portions 40 and one or more dummy trench portions 30 are provided on the upper surface 21 of the semiconductor substrate 10 .
- the symbol “G” may be attached to the gate trench portion 40 and the symbol “E” may be attached to the dummy trench portion 30 in some cases.
- the respective trench portions are arranged at predetermined intervals along a predetermined arrangement direction (the X-axis direction in FIG. 1) on the upper surface 21 of the semiconductor substrate 10 .
- each trench portion extends in a predetermined extending direction (the Y-axis direction in FIG. 1) on the upper surface 21 of the semiconductor substrate 10 so as to have a longitudinal dimension.
- two dummy trench portions 30 are arranged between two gate trench portions 40 like G/E/E/G/. . . , one dummy trench portion 30 may be arranged between two gate trench portions 40 .
- the arrangement of the gate trench portions 40 and the dummy trench portions 30 may have other patterns.
- Each trench portion is provided from the upper surface 21 of the semiconductor substrate 10 to below the accumulation region 16 .
- a region sandwiched between two trench portions inside the semiconductor substrate 10 may be referred to as a mesa portion 60 .
- Each mesa portion 60 is provided with an emitter region 12 , a base region 14 and an accumulation region 16 .
- a portion of the lower end region 90 may be provided in the mesa portion 60 .
- the gate trench portion 40 has a gate trench provided in the upper surface 21 of the semiconductor substrate 10, a gate insulating film 42 and a gate conductive portion 44.
- the gate trench is a groove extending in a predetermined extending direction (the Y-axis direction in FIG. 1) on the upper surface 21 of the semiconductor substrate 10 .
- a gate insulating film 42 is provided to cover the inner wall of the gate trench.
- the gate insulating film 42 may be formed by oxidizing or nitriding the semiconductor on the inner wall of the gate trench.
- the gate conductive portion 44 is provided inside the gate insulating film 42 inside the gate trench. That is, the gate insulating film 42 insulates the gate conductive portion 44 and the semiconductor substrate 10 from each other.
- the gate conductive portion 44 is formed of a conductive material such as polysilicon.
- the gate conductive portion 44 may be provided longer than the base region 14 in the depth direction.
- the gate trench portion 40 in the cross section is covered with the interlayer insulating film 38 on the upper surface 21 of the semiconductor substrate 10 .
- the gate conductive portion 44 is electrically connected to a gate pad arranged above the upper surface 21 of the semiconductor substrate 10 and is applied with a gate voltage. When a predetermined gate voltage is applied to the gate conductive portion 44 , a channel is formed by an electron inversion layer in the surface layer of the interface contacting the gate trench portion 40 in the base region 14 .
- the dummy trench portion 30 may have the same structure as the gate trench portion 40 in the cross section.
- the dummy trench section 30 has a dummy trench provided in the upper surface 21 of the semiconductor substrate 10 , a dummy insulating film 32 and a dummy conductive section 34 .
- the dummy conductive portion 34 is electrically connected to the emitter electrode 52 .
- the dummy conductive portion 34 may have a floating potential.
- a dummy insulating film 32 is provided to cover the inner wall of the dummy trench.
- the dummy conductive portion 34 is provided inside the dummy trench and inside the dummy insulating film 32 .
- the dummy insulating film 32 insulates the dummy conductive portion 34 from the semiconductor substrate 10 .
- the dummy conductive portion 34 may be made of the same material as the gate conductive portion 44 .
- the dummy conductive portion 34 is made of a conductive material such as polysilicon.
- the dummy conductive portion 34 may have the same length as the gate conductive portion 44 in the depth direction.
- the lower end region 90 described above is in contact with the lower end of at least one gate trench portion 40 .
- the lower end region 90 may be in contact with the lower ends of the multiple gate trench portions 40 .
- the depth position of the lower end of the gate trench portion 40 is Zt.
- the lower end region 90 may also be in contact with the lower end of at least one dummy trench portion 30 .
- the lower end region 90 may be in contact with the lower ends of the plurality of dummy trench portions 30 .
- the lower end region 90 may be provided continuously over a plurality of trench portions provided along the arrangement direction.
- the lower end region 90 may be arranged to cover the lower portions of the plurality of mesa portions 60 .
- a lower end region 90 may be provided for all mesa portions 60 .
- FIG. 2 is an enlarged view showing an example of the trench portion and the mesa portion 60 on the upper surface 21 of the semiconductor substrate 10.
- each trench portion is provided extending in the Y-axis direction.
- a mesa portion 60 is a region sandwiched between the respective trench portions.
- the mesa portion 60 may include the emitter region 12 and the contact region 15 exposed on the top surface 21 of the semiconductor substrate 10 .
- the contact region 15 is a P+ type region having a higher doping concentration than the base region 14 .
- the contact region 15 is exposed on the upper surface 21 of the semiconductor substrate 10 and contacts the base region 14 on the lower surface.
- the emitter regions 12 and the contact regions 15 of this example are alternately arranged along the extending direction (Y-axis direction) of the trench portion.
- the cross section in FIG. 1 is the XZ plane passing through the emitter region 12 shown in FIG.
- FIG. 3 is a diagram showing an example of the doping concentration distribution along the line AA in FIG. 1 in the depth direction.
- the horizontal axis in FIG. 3 indicates the distance from the upper surface 21 of the semiconductor substrate 10, and the vertical axis indicates the doping concentration (/cm 3 ).
- the doping concentration distribution may be a distribution measured by a spreading resistance (SR) method.
- Line AA is a line that passes through emitter region 12, base region 14, accumulation region 16, bottom region 90 and part of drift region 18 and is parallel to the Z axis.
- Emitter region 12 , base region 14 , accumulation region 16 and bottom region 90 in this example are regions formed by locally implanting dopants into N ⁇ type semiconductor substrate 10 .
- the doping concentration of each region may be the maximum value of the doping concentration of each region.
- Drift region 18 is an N ⁇ type region having a substantially constant doping concentration in the depth direction. “Substantially constant” may mean, for example, that the maximum value of the doping concentration is twice or less than the minimum value, or that it is 1.5 times or less.
- the doping concentration of the drift region 18 is D18.
- the doping concentration D18 may be the average value of the doping concentration of the drift region 18, or may be the maximum value.
- the doping concentration D18 of the drift region 18 may be 1 ⁇ 10 13 /cm 3 or more and 1 ⁇ 10 15 /cm 3 or less.
- the doping concentration D18 may be 1 ⁇ 10 14 /cm 3 or less.
- the drift region 18 may be provided over 1 ⁇ 3 or more of the thickness of the semiconductor substrate 10 in the Z-axis direction, or may be provided over 1 ⁇ 2 or more.
- the emitter region 12 is an N+ type region with a higher doping concentration than the drift region 18 .
- Emitter region 12 may have a concentration peak near upper surface 21 of semiconductor substrate 10 .
- the maximum doping concentration of the emitter region 12 may be 1 ⁇ 10 18 /cm 3 or higher, or 1 ⁇ 10 19 /cm 3 or higher.
- the base region 14 is a P-type region with a higher doping concentration than the drift region 18 and a lower doping concentration than the emitter region 12 .
- a PN junction is formed at the boundary between the base region 14 and the emitter region 12, and the doping concentration is sharply reduced.
- Base region 14 may have a base concentration peak 102 near the boundary with emitter region 12 .
- the maximum doping concentration in the base region 14 (that is, the doping concentration at the apex of the base concentration peak 102) is D14.
- the doping concentration D14 may be 1 ⁇ 10 16 /cm 3 or higher, or 1 ⁇ 10 17 /cm 3 or higher.
- the doping concentration D14 may be 1 ⁇ 10 19 /cm 3 or less, and may be 1 ⁇ 10 18 /cm 3 or less.
- Bottom region 90 is a P-type region with a higher doping concentration than drift region 18 and a lower doping concentration than emitter region 12 .
- Bottom region 90 may be less doped than base region 14 .
- a PN junction is formed at the boundary between the lower end region 90 and the drift region and the boundary between the lower end region 90 and the accumulation region 16, and the doping concentration is sharply decreased.
- Bottom region 90 may have a concentration peak 101 .
- D90 be the maximum value of the doping concentration in the lower end region 90 (that is, the doping concentration at the apex of the concentration peak 101).
- the doping concentration D90 may be 1 ⁇ 10 15 /cm 3 or higher, or 1 ⁇ 10 16 /cm 3 or higher.
- the doping concentration D90 may be 1 ⁇ 10 18 /cm 3 or less, and may be 1 ⁇ 10 17 /cm 3 or less.
- the accumulation region 16 is an N+ type region with a higher doping concentration than the drift region 18 and a lower doping concentration than the emitter region 12 .
- Storage region 16 may be more or less doped than base region 14 .
- accumulation region 16 may be more or less doped than bottom region 90 .
- a PN junction is formed at the boundary between the accumulation region 16 and the lower end region 90 and the boundary between the accumulation region 16 and the base region 14, and the doping concentration is sharply decreased.
- a portion sandwiched between two PN junctions and having a higher doping concentration than the drift region 18 may be the accumulation region 16 .
- the accumulation region 16 has a first concentration peak 91 in the doping concentration distribution in the depth direction.
- the doping concentration D16 at the apex of the first concentration peak 91 is the maximum doping concentration in the accumulation region 16 .
- the first concentration peak 91 has an upper skirt with decreasing doping concentration from the apex toward the top surface 21 and a lower skirt with decreasing doping concentration from the apex toward the lower surface 23 .
- the accumulation region 16 of this example does not have concentration peaks other than the first concentration peak 91 in the depth direction. That is, the accumulation region 16 has a single concentration peak in the depth direction.
- the IE effect can be improved.
- the doping concentration D16 is increased, the extension of the depletion layer from the base region 14 is blocked by the accumulation region 16 when the semiconductor device 100 is turned off. Therefore, the electric field concentrates near the first concentration peak 91 in the accumulation region 16 .
- the depth-direction distance Z1 between the first concentration peak 91 and the lower end region 90 is smaller than the depth-direction distance Z2 between the first concentration peak 91 and the base region 14 .
- the position of the apex of the first concentration peak 91 may be the position of the first concentration peak 91 in the depth direction.
- the position of the PN junction between the first concentration peak 91 and the lower end region 90 may be the position of the upper end of the lower end region 90 .
- the position of the PN junction between the first concentration peak 91 and the base region 14 may be the position of the lower end of the base region 14 .
- the first concentration peak 91 is arranged away from the base region 14, the doping concentration gradient near the PN junction becomes gentle, and the depletion layer near the base region 14 tends to extend. Therefore, the position where the electric field concentrates can be separated from the base region 14, and the resistance of the semiconductor device 100 can be improved.
- the first concentration peak 91 approaches the lower end region 90, a forward bias is applied between the lower end region 90 and the accumulation region 16 when the semiconductor device 100 is turned off. No deterioration.
- the distance Z1 may be 0.9 times or less, 0.7 times or less, or 0.5 times or less the distance Z2. However, if the first concentration peak 91 is too close to the lower end region 90, the IE effect may be suppressed. Therefore, the distance Z1 may be 0.5 ⁇ m or more, 0.7 ⁇ m or more, or 1 ⁇ m or more.
- the distance Z2 may be 1 ⁇ m or more, 1.5 ⁇ m or more, or 2 ⁇ m or more. Also, the distance in the Z-axis direction between the apex of the base concentration peak 102 and the apex of the first concentration peak 91 may be 2 ⁇ m or more, 2.5 ⁇ m or more, or 3 ⁇ m or more.
- the doping concentration D16 of the first concentration peak 91 may be greater than or equal to 1 ⁇ 10 15 /cm 3 and may be greater than or equal to 1 ⁇ 10 16 /cm 3 . If the doping concentration D16 of the first concentration peak 91 becomes too high, the electric field concentration at the first concentration peak 91 becomes large. If the electric field at the first concentration peak 91 reverses the electric field at the bottom end of the trench portion, the withstand capability of the semiconductor device 100 is lowered.
- the doping concentration D16 may be 1 ⁇ 10 18 /cm 3 or less, and may be 1 ⁇ 10 17 /cm 3 or less.
- the full width at half maximum W1 in the depth direction of the first concentration peak 91 may be 2 ⁇ m or more.
- the full width at half maximum is the width of the region that includes the apex of the first concentration peak 91 and has a doping concentration of 0.5 ⁇ D16 or more.
- the full width at half maximum W1 may be 2.5 ⁇ m or more, or may be 3 ⁇ m or more.
- the full width at half maximum W1 may be half or more of the distance from the base region 14 to the lower end region 90 (Z1+Z2 in FIG. 3).
- the integrated concentration obtained by integrating the doping concentration of the first concentration peak 91 in the depth direction may be 1 ⁇ 10 15 /cm 2 or more and 1.5 ⁇ 10 17 /cm 2 or less.
- the integrated concentration may be 5 ⁇ 10 15 /cm 2 or more.
- the integrated concentration may be 1 ⁇ 10 17 /cm 2 or less.
- a value obtained by integrating the doping concentration within the range of the full width at half maximum W1 of the first concentration peak 91 may be used. When the integral concentration is low, the IE effect is low, and when the integral concentration is high, the tolerance tends to decrease.
- the doping concentration D16 of the first concentration peak 91 is higher than the doping concentration D90 of the lower end region 90, and the doping concentration D16 of the first concentration peak 91 is lower than the doping concentration D90 of the lower end region 90.
- the semiconductor device 100 was compared in terms of clamp tolerance at the time of turn-off, the former had improved tolerance.
- the doping concentration D16 of the first concentration peak 91 is greater than the doping concentration D90 of the bottom region 90 .
- the doping concentration D16 may be 1.5 times or more, 2 times or more, or 5 times or more the doping concentration D90.
- the accumulation region 16 may be in contact with the base region 14 . That is, no drift region 18 remains between the accumulation region 16 and the base region 14, and no region having the same doping concentration D18 as the drift region 18 is provided.
- the storage region 16 may abut the bottom region 90 . That is, no drift region 18 remains between the accumulation region 16 and the lower end region 90, and no region having the same doping concentration D18 as the drift region 18 is provided.
- the spike-like doping concentration distribution at the PN junction between the regions may include a point where the doping concentration is D18.
- the depth position of the boundary between the lower end region 90 and the accumulation region 16 is Zj. If the accumulation region 16 is formed below the lower end of the gate trench portion 40, the static breakdown voltage of the semiconductor device 100 is lowered.
- the depth position Zj may be arranged closer to the upper surface 21 side of the semiconductor substrate 10 than the depth position Zt of the lower end of the gate trench portion 40 .
- the distance in the Z-axis direction between the depth position Zj and the depth position Zt may be 0.1 ⁇ m or more, 0.2 ⁇ m or more, or 0.3 ⁇ m or more.
- FIG. 4 is a diagram showing a doping concentration distribution according to a comparative example.
- the distance Z2 is smaller than the distance Z1. That is, the first concentration peak 91 is arranged near the base region 14 .
- a region 110 having the same doping concentration as the drift region 18 is provided between the accumulation region 16 and the bottom region 90 .
- the first concentration peak 91 is arranged near the base region 14 .
- the clamp tolerance at turn-off of the semiconductor device is smaller than the clamp tolerance at turn-off of the semiconductor device 100 of the example shown in FIG.
- FIG. 5 is a diagram showing another example of the doping concentration distribution along the line AA in FIG. 1 in the depth direction.
- the doping concentration distribution of this example differs from the example of FIG. 3 in that a region 110 is provided. Except for the area 110, it is the same as the example of FIG.
- the region 110 is arranged between the storage region 16 and the base region 14 .
- Region 110 is of the same doping concentration as drift region 18 .
- a doping concentration having an error within ⁇ 10% with respect to the doping concentration D18 may be set to the same doping concentration as the drift region 18.
- FIG. Region 110 may be a region where drift region 18 remains without base region 14 and accumulation region 16 being formed.
- Z3 be the length of the region 110 in the Z-axis direction. The length Z3 may be 0.3 ⁇ m or more, and may be 0.5 ⁇ m or more.
- the region 110 By providing the region 110, the distance between the first concentration peak 91 and the base region 14 can be easily increased. Thereby, the clamp resistance at the time of turn-off of the semiconductor device 100 can be improved.
- FIG. 6 is a diagram showing another example of the doping concentration distribution along the line AA in FIG. 1 in the depth direction.
- the doping concentration distribution of this example differs from the example of FIG. 3 in that it has a second concentration peak 92 . Except for the second density peak 92, the example is the same as the example in FIG. Also in this example, the region 110 shown in FIG. 5 may be provided.
- the second concentration peak 92 is arranged at a different position from the first concentration peak 91 in the depth direction.
- the position of each density peak may be the position of the apex.
- the apex of the second density peak 92 may be located within the full width at half maximum W1 of the first density peak 91 . That is, the doping concentration in the region between the first concentration peak 91 and the second concentration peak 92 is greater than 0.5 times the doping concentration of the first concentration peak 91 .
- the apex of the second density peak 92 may be located outside the full width at half maximum W1 of the first density peak 91 .
- the doping concentration D16-2 of the second concentration peak 92 is less than or equal to the doping concentration D16-1 of the first concentration peak 91. In the example of FIG. 6, doping concentration D16-2 is less than doping concentration D16-1.
- the doping concentration D16-2 may be 0.1 times or more the doping concentration D16-1, or may be 0.5 times or more.
- the second concentration peak 92 may be arranged between the first concentration peak 91 and the base region 14 . That is, a larger concentration peak may be placed further away from the base region 14 . Thereby, the position where the electric field tends to concentrate can be separated from the base region 14 .
- the accumulation region 16 may have three or more concentration peaks in the depth direction. Also in this case, the doping concentration may be increased as the concentration peak is farther from the base region 14 .
- FIG. 7 is a diagram showing another configuration example of the semiconductor device 100.
- FIG. A semiconductor device 100 of this example includes a transistor section 70 and a diode section 80 .
- the semiconductor device 100 of this example is a reverse conducting IGBT (RC-IGBT) in which an IGBT and a freewheeling diode are connected in antiparallel.
- RC-IGBT reverse conducting IGBT
- the transistor section 70 and the diode section 80 may be alternately arranged along the X-axis direction.
- the transistor section 70 has the same structure as the semiconductor device 100 described with reference to FIG.
- a P-type base region 14 , an N+-type accumulation region 16 and a P-type lower end region 90 are provided in this order from the upper surface 21 side of the semiconductor substrate 10 .
- the base region 14 in the diode section 80 may be exposed on the upper surface 21 of the semiconductor substrate 10 .
- a P+ type contact region 15 may be provided between the base region 14 and the top surface 21 .
- the accumulation region 16 and the bottom region 90 in the diode section 80 are similar to the accumulation region 16 and the bottom region 90 in the transistor section 70 . That is, the diode section 80 may have the doping concentration profile described in FIG. 3, 5 or 6, except that the emitter region 12 is not provided.
- the diode section 80 has an N+ type cathode region 82 instead of the collector region 22 of the transistor section 70 .
- the doping concentration of cathode region 82 is higher than the doping concentration of drift region 18 .
- Cathode region 82 is exposed on lower surface 23 of semiconductor substrate 10 and electrically connected to collector electrode 24 .
- One or more dummy trench portions 30 are provided on the upper surface 21 of the semiconductor substrate 10 in the diode portion 80 .
- the diode section 80 may not be provided with the gate trench section 40 .
- a lower end region 90 in the diode portion 80 is in contact with the lower end of at least one dummy trench portion 30 .
- the lower end region 90 may be in contact with the lower ends of the plurality of dummy trench portions 30 .
- the semiconductor device 100 may be a reverse blocking IGBT (RB-IGBT).
- the RB-IGBT is a semiconductor device 100 in which a P-type region is formed in a region in contact with the side surface of the semiconductor substrate 10 so that the PN junction is not exposed on the side surface of the semiconductor substrate 10 .
- Structures other than the P-type region are the same as those of the semiconductor device 100 described with reference to FIGS.
- FIG. 8 is a diagram showing some steps in the method of manufacturing the semiconductor device 100.
- FIG. FIG. 8 shows the steps of forming the base region 14 and the accumulation region 16 . Structures other than base region 14 and accumulation region 16 may be formed before or after the process shown in FIG.
- dopant ions for forming the base region 14 are implanted from the upper surface 21 of the semiconductor substrate 10 in the first implantation step S802.
- the dopant ion is, for example, boron, but is not limited thereto.
- dopant ions for forming the accumulation region 16 are implanted from the upper surface 21 of the semiconductor substrate 10.
- the dopant ions are, for example, phosphorus or nitrogen, but are not limited thereto.
- dopant ions are implanted at the position where the top of the first concentration peak 91 described in FIG. 3 and the like should be formed.
- the semiconductor substrate 10 is annealed.
- the semiconductor substrate 10 may not be annealed between the first implantation stage S802 and the second implantation stage S804. That is, in annealing step S806, the dopants for forming base region 14 and the dopants for forming accumulation region 16 are diffused and activated. Through such processing, base region 14 and accumulation region 16 can be formed. Note that the semiconductor substrate 10 may be annealed between the first implantation step S802 and the second implantation step S804.
- Reference Signs List 10 Semiconductor substrate 12 Emitter region 14 Base region 15 Contact region 16 Accumulation region 18 Drift region 20 Buffer region 21 Upper surface 22 Collector region 23 Lower surface 24 Collector electrode 30 Dummy trench portion 32 Dummy insulating film 34 Dummy conductive portion 38 Interlayer insulating film 40 Gate trench portion 42 Gate insulating film 44 Gate conductive portion 52 Emitter electrode 54 Contact hole 60 Mesa Part, 70... Transistor part, 80... Diode part, 82... Cathode region, 90... Bottom region, 91... First concentration peak, 92... Second concentration peak, 100. semiconductor device, 101 concentration peak, 102 base concentration peak, 110 region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Thyristors (AREA)
Abstract
エミッタ領域とドリフト領域との間に設けられたベース領域と、ベース領域とドリフト領域との間に設けられ、ドリフト領域よりもドーピング濃度の高い蓄積領域と、半導体基板の上面から蓄積領域よりも下方まで設けられたゲートトレンチ部と、ゲートトレンチ部の下端に接して設けられた下端領域とを備え、蓄積領域は、深さ方向においてドーピング濃度が最大値を示す第1濃度ピークを有し、第1濃度ピークと下端領域との深さ方向の距離は、第1濃度ピークとベース領域との前記深さ方向の距離よりも小さい、絶縁ゲート型バイポーラトランジスタを提供する。
Description
本発明は、絶縁ゲート型バイポーラトランジスタに関する。
従来、絶縁ゲート型バイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)において、P型のベース層とN型のドリフト層の間に、N+型の蓄積領域を設ける構造が知られている(例えば特許文献1、2参照)。
[先行技術文献]
[特許文献]
[特許文献1] WO2019/142706号
[特許文献2] 特開2017-28250号公報
[先行技術文献]
[特許文献]
[特許文献1] WO2019/142706号
[特許文献2] 特開2017-28250号公報
蓄積領域を高濃度化して電子注入促進(IE:Injection Enhancement)効果を高めると、クランプ耐量が低下する場合がある。
上記課題を解決するために、本発明の第1の態様においては、絶縁ゲート型バイポーラトランジスタを提供する。絶縁ゲート型バイポーラトランジスタは、上面および下面を有し、第1導電型のドリフト領域が設けられた半導体基板を備えてよい。絶縁ゲート型バイポーラトランジスタは、半導体基板の上面と、ドリフト領域との間に設けられ、ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域を備えてよい。絶縁ゲート型バイポーラトランジスタは、エミッタ領域とドリフト領域との間に設けられた第2導電型のベース領域を備えてよい。絶縁ゲート型バイポーラトランジスタは、ベース領域とドリフト領域との間に設けられ、ドリフト領域よりもドーピング濃度の高い第1導電型の蓄積領域を備えてよい。絶縁ゲート型バイポーラトランジスタは、半導体基板の上面から蓄積領域よりも下方まで設けられたゲートトレンチ部を備えてよい。ゲートトレンチ部の下端に接して設けられた第2導電型の下端領域を備えてよい。蓄積領域は、深さ方向においてドーピング濃度が最大値を示す第1濃度ピークを有してよい。第1濃度ピークと下端領域との深さ方向の距離は、第1濃度ピークとベース領域との深さ方向の距離よりも小さくてよい。
蓄積領域はベース領域と接していてよい。
蓄積領域とベース領域との間に、ドリフト領域と同一のドーピング濃度の領域が設けられていてよい。
第1濃度ピークのドーピング濃度が、2×1018/cm3以下であってよい。
第1濃度ピークのドーピング濃度を深さ方向に積分した積分濃度が、1×1015/cm2以上、1.5×1017/cm2以下であってよい。
第1濃度ピークの深さ方向における半値全幅が2μm以上であってよい。
ベース領域は、深さ方向においてドーピング濃度が最大値を示すベース濃度ピークを有してよい。第1濃度ピークとベース濃度ピークの深さ方向における距離が2μm以上であってよい。
絶縁ゲート型バイポーラトランジスタは、半導体基板の上面から蓄積領域よりも下方まで設けられたダミートレンチ部を備えてよい。下端領域は、ダミートレンチ部の下端に接していてよい。
蓄積領域は、深さ方向において第1濃度ピークとは異なる位置に配置され、ドーピング濃度が第1濃度ピーク以下である第2濃度ピークを有してよい。
第2濃度ピークのドーピング濃度は第1濃度ピークのドーピング濃度より小さくてよい。第2濃度ピークは、第1濃度ピークとベース領域との間に配置されていてよい。
蓄積領域のドーピング濃度の最大値は、下端領域のドーピング濃度の最大値よりも大きくてよい。
下端領域と蓄積領域との境界は、ゲートトレンチ部の下端よりも、半導体基板の上面側に配置されていてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の2つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、X軸、Y軸およびZ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Z軸は地面に対する高さ方向を限定して示すものではない。なお、+Z軸方向と-Z軸方向とは互いに逆向きの方向である。正負を記載せず、Z軸方向と記載した場合、+Z軸および-Z軸に平行な方向を意味する。
本明細書では、半導体基板の上面および下面に平行な直交軸をX軸およびY軸とする。また、半導体基板の上面および下面と垂直な軸をZ軸とする。本明細書では、Z軸の方向を深さ方向と称する場合がある。また、本明細書では、X軸およびY軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
また、半導体基板の深さ方向における中心から、半導体基板の上面までの領域を、上面側と称する場合がある。同様に、半導体基板の深さ方向における中心から、半導体基板の下面までの領域を、下面側と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば10%以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をP型またはN型として説明している。本明細書においては、不純物とは、特にN型のドナーまたはP型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、N型の導電型を示す半導体またはP型の導電型を示す半導体とすることを意味する。
本明細書においてP+型またはN+型と記載した場合、P型またはN型よりもドーピング濃度が高いことを意味し、P-型またはN-型と記載した場合、P型またはN型よりもドーピング濃度が低いことを意味する。また、本明細書においてP++型またはN++型と記載した場合には、P+型またはN+型よりもドーピング濃度が高いことを意味する。本明細書の単位系は、特に断りがなければSI単位系である。長さの単位をcmで表示することがあるが、諸計算はメートル(m)に換算してから行ってよい。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をND、アクセプタ濃度をNAとすると、任意の位置における正味のネット・ドーピング濃度はND-NAとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。本明細書において、単位体積当りの濃度表示にatоms/cm3、または、/cm3を用いる。この単位は、半導体基板内のドナーまたはアクセプタ濃度に用いられる。atоms表記は省略してもよい。
図1は、本発明の一つの実施形態に係る半導体装置100の一例を示す断面図である。半導体装置100は、IGBTとして機能する部分を含む。図1の断面においては、IGBTとして機能する部分を示している。
半導体装置100は、半導体基板10、層間絶縁膜38、エミッタ電極52およびコレクタ電極24を有する。半導体基板10は、半導体材料で形成された基板である。一例として半導体基板10はシリコン基板であるがこれに限定されない。半導体基板10は、炭化珪素、窒化ガリウム等の化合物半導体基板であってもよい。
半導体基板10は上面21および下面23を備える。上面21および下面23は、半導体基板10において対向して配置された2つの主面である。本例の半導体装置100は、IGBTがオン状態に制御された場合に、上面21および下面23の間で主電流が流れる縦型デバイスである。
層間絶縁膜38は、半導体基板10の上面21に設けられている。層間絶縁膜38は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜38には、半導体基板10の上面21を露出させるコンタクトホール54が設けられている。
エミッタ電極52は、層間絶縁膜38の上方に設けられる。エミッタ電極52は、層間絶縁膜38のコンタクトホール54を通って、半導体基板10の上面21と接触している。コレクタ電極24は、半導体基板10の下面23に設けられる。エミッタ電極52およびコレクタ電極24は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極52とコレクタ電極24とを結ぶ方向(Z軸方向)を深さ方向と称する。
半導体基板10は、N-型のドリフト領域18を有する。ドリフト領域18は、半導体基板10において、局所的にドーパントが注入されずに残存した領域であってよい。つまり半導体装置100は、N-型の半導体基板10に対して、局所的にドーパントを注入することで製造されてよい。
半導体基板10には、N+型のエミッタ領域12、P型のベース領域14、N+型の蓄積領域16およびP型の下端領域90が半導体基板10の上面21側から順番に設けられている。
エミッタ領域12は半導体基板10の上面21に露出して設けられる。エミッタ領域12は、コンタクトホール54を介してエミッタ電極52と電気的に接続される。
ベース領域14は、エミッタ領域12と蓄積領域16との間に設けられる。ベース領域14は、半導体基板10の上面21に露出する部分を有していてもよい。ベース領域14は、コンタクトホール54を介してエミッタ電極52と電気的に接続される。
蓄積領域16は、ベース領域14と下端領域90との間に設けられる。蓄積領域16は、ドリフト領域18よりもドーピング濃度が高い領域である。ドリフト領域18とベース領域14との間に高濃度の蓄積領域16を設けることで、キャリア注入促進効果(IE効果)を高めて、オン電圧を低減できる。蓄積領域16は、ベース領域14の下面全体を覆うように設けられてよい。
下端領域90は、蓄積領域16とドリフト領域18との間に設けられる。下端領域90は、エミッタ電極52とは電気的に分離されたフローティング領域である。下端領域90は、後述するゲートトレンチ部40およびダミートレンチ部30の少なくとも一部の下端と接して設けられる。本明細書では、ゲートトレンチ部40およびダミートレンチ部30を単にトレンチ部と称する場合がある。トレンチ部と称した場合、ゲートトレンチ部40およびダミートレンチ部30の少なくとも一方を指している。下端領域90を設けることで、IGBTのターンオフ時においてドリフト領域18を高速に空乏化でき、ターンオフ損失を低減できる(特許文献2参照)。
ドリフト領域18の下にはN+型のバッファ領域20が設けられてよい。バッファ領域20のドーピング濃度は、ドリフト領域18のドーピング濃度よりも高い。バッファ領域20は、ベース領域14の下端からドリフト領域18に広がる空乏層が、P+型のコレクタ領域22に到達することを防ぐフィールドストップ層として機能してよい。
バッファ領域20の下には、P+型のコレクタ領域22が設けられる。コレクタ領域22のドーピング濃度は、ベース領域14のドーピング濃度より高い。コレクタ領域22は、半導体基板10の下面23に露出しており、コレクタ電極24と電気的に接続される。
半導体基板10の上面21には、1以上のゲートトレンチ部40、および、1以上のダミートレンチ部30が設けられる。各図面においては、ゲートトレンチ部40に記号「G」を付し、ダミートレンチ部30に記号「E」を付す場合がある。それぞれのトレンチ部は、半導体基板10の上面21において、所定の配列方向(図1ではX軸方向)に沿って所定の間隔で配置されている。また、それぞれのトレンチ部は、半導体基板10の上面21において、所定の延伸方向(図1ではY軸方向)に長手を有するように延伸している。
なお図1においては、G/E/E/G/・・のように、2つのゲートトレンチ部40の間に2つのダミートレンチ部30が配列されているが、G/E/G/E/・・のように2つのゲートトレンチ部40の間に1つのダミートレンチ部30が配列されていてもよい。ゲートトレンチ部40およびダミートレンチ部30の配列は、他のパターンを有していてもよい。
各トレンチ部は、半導体基板10の上面21から、蓄積領域16よりも下方まで設けられている。本明細書では、半導体基板10の内部において、2つのトレンチ部に挟まれた領域をメサ部60と称する場合がある。各メサ部60には、エミッタ領域12、ベース領域14および蓄積領域16が設けられている。メサ部60には、下端領域90の一部が設けられていてもよい。
ゲートトレンチ部40は、半導体基板10の上面21に設けられたゲートトレンチ、ゲート絶縁膜42およびゲート導電部44を有する。ゲートトレンチは、半導体基板10の上面21において所定の延伸方向(図1ではY軸方向)に延伸して設けられた溝である。
ゲート絶縁膜42は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜42は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部44は、ゲートトレンチの内部においてゲート絶縁膜42よりも内側に設けられる。つまりゲート絶縁膜42は、ゲート導電部44と半導体基板10とを絶縁する。ゲート導電部44は、ポリシリコン等の導電材料で形成される。
ゲート導電部44は、深さ方向において、ベース領域14よりも長く設けられてよい。当該断面におけるゲートトレンチ部40は、半導体基板10の上面21において層間絶縁膜38により覆われる。ゲート導電部44は、半導体基板10の上面21の上方に配置されたゲートパッドに電気的に接続され、ゲート電圧が印加される。ゲート導電部44に所定のゲート電圧が印加されると、ベース領域14のうちゲートトレンチ部40に接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部30は、当該断面において、ゲートトレンチ部40と同一の構造を有してよい。ダミートレンチ部30は、半導体基板10の上面21に設けられたダミートレンチ、ダミー絶縁膜32およびダミー導電部34を有する。ダミー導電部34は、エミッタ電極52に電気的に接続されている。ダミー導電部34はフローティング電位としてもよい。ダミー絶縁膜32は、ダミートレンチの内壁を覆って設けられる。ダミー導電部34は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜32よりも内側に設けられる。ダミー絶縁膜32は、ダミー導電部34と半導体基板10とを絶縁する。ダミー導電部34は、ゲート導電部44と同一の材料で形成されてよい。例えばダミー導電部34は、ポリシリコン等の導電材料で形成される。ダミー導電部34は、深さ方向においてゲート導電部44と同一の長さを有してよい。ダミートレンチ部30を設けることにより、IE効果を更に向上できる。
上述した下端領域90は、少なくとも一つのゲートトレンチ部40の下端と接している。下端領域90は、複数のゲートトレンチ部40の下端と接していてよい。図1においては、ゲートトレンチ部40の下端の深さ位置をZtとしている。下端領域90は、少なくとも一つのダミートレンチ部30の下端とも接していてよい。下端領域90は、複数のダミートレンチ部30の下端と接していてよい。下端領域90は、配列方向に沿って設けられた複数のトレンチ部に渡って連続して設けられてよい。下端領域90は、複数のメサ部60の下方を覆うように配置されてよい。下端領域90は、全てのメサ部60に対して設けられてもよい。
図2は、半導体基板10の上面21におけるトレンチ部およびメサ部60の一例を示す拡大図である。上述したように、それぞれのトレンチ部は、Y軸方向に延伸して設けられている。それぞれのトレンチ部で挟まれた領域がメサ部60である。
メサ部60は、半導体基板10の上面21に露出するエミッタ領域12およびコンタクト領域15を備えてよい。コンタクト領域15は、ベース領域14よりもドーピング濃度が高いP+型の領域である。コンタクト領域15は、半導体基板10の上面21に露出し、下面においてベース領域14に接する。本例のエミッタ領域12およびコンタクト領域15は、トレンチ部の延伸方向(Y軸方向)に沿って交互に配置されている。図1における断面は、図2に示したエミッタ領域12を通過するXZ面である。
図3は、図1のA-A線における深さ方向のドーピング濃度分布の一例を示す図である。図3における横軸は、半導体基板10の上面21からの距離を示し、縦軸はドーピング濃度(/cm3)を示す。ドーピング濃度分布は、拡がり抵抗(SR)法により測定された分布であってよい。A-A線は、エミッタ領域12、ベース領域14、蓄積領域16、下端領域90およびドリフト領域18の一部を通過し、Z軸と平行な線である。本例のエミッタ領域12、ベース領域14、蓄積領域16および下端領域90は、N-型の半導体基板10に局所的にドーパントを注入することで形成された領域である。本明細書では、各領域のドーピング濃度の最大値を、各領域のドーピング濃度としてよい。
ドリフト領域18は、深さ方向においてほぼ一定のドーピング濃度を有するN-型の領域である。ほぼ一定とは、例えばドーピング濃度の最大値が最小値の2倍以下であることを指してよく、1.5倍以下であることを指してもよい。図3においては、ドリフト領域18のドーピング濃度をD18とする。ドーピング濃度D18は、ドリフト領域18のドーピング濃度の平均値であってよく、最大値であってもよい。ドリフト領域18のドーピング濃度D18は、1×1013/cm3以上、1×1015/cm3以下であってよい。ドーピング濃度D18は、1×1014/cm3以下であってもよい。ドリフト領域18は、半導体基板10のZ軸方向の厚みの1/3以上に渡って設けられてよく、1/2以上に渡って設けられてもよい。
エミッタ領域12は、ドリフト領域18よりもドーピング濃度が高いN+型の領域である。エミッタ領域12は、半導体基板10の上面21の近傍に濃度ピークを有してよい。エミッタ領域12のドーピング濃度の最大値は、1×1018/cm3以上であってよく、1×1019/cm3以上であってもよい。
ベース領域14は、ドリフト領域18よりもドーピング濃度が高く、エミッタ領域12よりもドーピング濃度が低いP型の領域である。ベース領域14とエミッタ領域12との境界にはPN接合が形成されており、ドーピング濃度が急峻に小さくなっている。ベース領域14は、エミッタ領域12との境界の近傍にベース濃度ピーク102を有してよい。図3においては、ベース領域14におけるドーピング濃度の最大値(すなわちベース濃度ピーク102の頂点におけるドーピング濃度)をD14とする。ドーピング濃度D14は、1×1016/cm3以上であってよく、1×1017/cm3以上であってもよい。ドーピング濃度D14は、1×1019/cm3以下であってよく、1×1018/cm3以下であってもよい。
下端領域90は、ドリフト領域18よりもドーピング濃度が高く、エミッタ領域12よりもドーピング濃度が低いP型の領域である。下端領域90は、ベース領域14よりもドーピング濃度が低くてよい。下端領域90とドリフト領域との境界、および、下端領域90と蓄積領域16との境界にはPN接合が形成されており、ドーピング濃度が急峻に小さくなっている。下端領域90は、濃度ピーク101を有してよい。下端領域90におけるドーピング濃度の最大値(すなわち濃度ピーク101の頂点におけるドーピング濃度)をD90とする。ドーピング濃度D90は、1×1015/cm3以上であってよく、1×1016/cm3以上であってもよい。ドーピング濃度D90は、1×1018/cm3以下であってよく、1×1017/cm3以下であってもよい。
蓄積領域16は、ドリフト領域18よりもドーピング濃度が高く、エミッタ領域12よりもドーピング濃度が低いN+型の領域である。蓄積領域16は、ベース領域14よりもドーピング濃度が高くてよく、低くてもよい。また蓄積領域16は、下端領域90よりもドーピング濃度が高くてよく、低くてもよい。蓄積領域16と下端領域90との境界、および、蓄積領域16とベース領域14との境界にはPN接合が形成されており、ドーピング濃度が急峻に小さくなっている。二つのPN接合に挟まれており、且つ、ドリフト領域18よりもドーピング濃度が高い部分を蓄積領域16としてよい。
蓄積領域16は、深さ方向のドーピング濃度分布において第1濃度ピーク91を有する。第1濃度ピーク91の頂点におけるドーピング濃度D16は、蓄積領域16におけるドーピング濃度の最大値である。第1濃度ピーク91は、頂点から上面21に向かってドーピング濃度が減少する上側裾と、頂点から下面23に向かってドーピング濃度が減少する下側裾とを有する。本例の蓄積領域16は、深さ方向において第1濃度ピーク91以外の濃度ピークを有していない。つまり蓄積領域16は、深さ方向において単一の濃度ピークを有する。
蓄積領域16のドーピング濃度D16を大きくすることで、IE効果を向上させることができる。一方で、ドーピング濃度D16を大きくすると、半導体装置100のターンオフ時において、ベース領域14からの空乏層の伸びが蓄積領域16により阻害される。このため、蓄積領域16の第1濃度ピーク91の近傍に電界が集中する。
本例においては、第1濃度ピーク91と下端領域90との深さ方向の距離Z1は、第1濃度ピーク91とベース領域14との深さ方向の距離Z2よりも小さい。なお第1濃度ピーク91の頂点の位置を、第1濃度ピーク91の深さ方向の位置としてよい。また、第1濃度ピーク91と下端領域90とのPN接合の位置を、下端領域90の上端の位置としてよい。また、第1濃度ピーク91とベース領域14とのPN接合の位置を、ベース領域14の下端の位置としてよい。
本例によれば、第1濃度ピーク91をベース領域14から離れて配置するので、PN接合近傍のドーピング濃度勾配が緩やかになり、ベース領域14の近傍における空乏層が伸びやすくなる。このため、電界が集中する位置をベース領域14から離すことができ、半導体装置100の耐量を向上できる。なお第1濃度ピーク91が下端領域90に近づくことになるが、半導体装置100のターンオフ時において下端領域90と蓄積領域16との間には順バイアスが印加されているので、ターンオフ時における耐量は劣化しない。
距離Z1は、距離Z2の0.9倍以下であってよく、0.7倍以下であってよく、0.5倍以下であってもよい。ただし第1濃度ピーク91が下端領域90に近づきすぎると、IE効果が抑制される場合がある。このため距離Z1は、0.5μm以上であってよく、0.7μm以上であってよく、1μm以上であってもよい。
また、距離Z2は、1μm以上であってよく、1.5μm以上であってよく、2μm以上であってもよい。また、ベース濃度ピーク102の頂点と、第1濃度ピーク91の頂点とのZ軸方向における距離が、2μm以上であってよく、2.5μm以上であってよく、3μm以上であってもよい。
第1濃度ピーク91のドーピング濃度D16は、1×1015/cm3以上であってよく、1×1016/cm3以上であってもよい。なお、第1濃度ピーク91のドーピング濃度D16が高くなりすぎると、第1濃度ピーク91における電界集中が大きくなる。第1濃度ピーク91における電界が、トレンチ部の下端における電界を逆転すると、半導体装置100の耐量が低下してしまう。ドーピング濃度D16は、1×1018/cm3以下であってよく、1×1017/cm3以下であってもよい。
第1濃度ピーク91の深さ方向における半値全幅W1は、2μm以上であってよい。半値全幅は、第1濃度ピーク91の頂点を含み、且つ、ドーピング濃度が0.5×D16以上である領域の幅である。半値全幅W1を大きくすることで、ドーピング濃度D16を大きくせずに、蓄積領域16における積分濃度を大きくしやすくなる。このため、局所的な電界集中を抑制しやすくなる。半値全幅W1は、2.5μm以上であってよく、3μm以上であってもよい。また半値全幅W1は、ベース領域14から下端領域90までの距離(図3ではZ1+Z2)の半分以上であってもよい。
また、第1濃度ピーク91のドーピング濃度を深さ方向に積分した積分濃度が、1×1015/cm2以上、1.5×1017/cm2以下であってよい。積分濃度は、5×1015/cm2以上であってもよい。積分濃度は、1×1017/cm2以下であってもよい。当該積分濃度は、第1濃度ピーク91の半値全幅W1の範囲でドーピング濃度を積分した値を用いてよい。積分濃度が低いとIE効果が低くなり、積分濃度が高いと耐量が低下しやすくなる。
なお、第1濃度ピーク91のドーピング濃度D16を、下端領域90のドーピング濃度D90よりも大きくした半導体装置100と、第1濃度ピーク91のドーピング濃度D16を、下端領域90のドーピング濃度D90よりも小さくした半導体装置100のターンオフ時のクランプ耐量を比較したところ、前者のほうが耐量が向上した。第1濃度ピーク91のドーピング濃度D16は、下端領域90のドーピング濃度D90よりも大きいことが好ましい。ドーピング濃度D16は、ドーピング濃度D90の1.5倍以上であってよく、2倍以上であってよく、5倍以上であってもよい。
また蓄積領域16は、ベース領域14と接していてよい。つまり蓄積領域16とベース領域14との間には、ドリフト領域18が残存しておらず、ドリフト領域18と同一のドーピング濃度D18の領域が設けられていない。同様に、蓄積領域16は、下端領域90と接していてよい。つまり蓄積領域16と下端領域90との間には、ドリフト領域18が残存しておらず、ドリフト領域18と同一のドーピング濃度D18の領域が設けられていない。ただし、各領域間のPN接合部分におけるスパイク状のドーピング濃度分布は、ドーピング濃度D18となる点を含んでいてもよい。
図3の例では、下端領域90と蓄積領域16との境界の深さ位置をZjとする。蓄積領域16が、ゲートトレンチ部40の下端よりも下側まで形成されると、半導体装置100の静耐圧が低下してしまう。深さ位置Zjは、ゲートトレンチ部40の下端の深さ位置Ztよりも、半導体基板10の上面21側に配置されてよい。深さ位置Zjと深さ位置ZtとのZ軸方向の距離は、0.1μm以上であってよく、0.2μm以上であってよく、0.3μm以上であってもよい。
図4は、比較例に係るドーピング濃度分布を示す図である。本例では、距離Z2が距離Z1よりも小さい。つまり第1濃度ピーク91が、ベース領域14の近傍に配置されている。また、蓄積領域16と下端領域90との間には、ドリフト領域18と同一のドーピング濃度の領域110が設けられている。
本例の半導体装置では、第1濃度ピーク91がベース領域14の近傍に配置されている。このため、半導体装置のターンオフ時のクランプ耐量が、図3に示した例の半導体装置100のターンオフ時のクランプ耐量よりも小さくなった。
図5は、図1のA-A線における深さ方向のドーピング濃度分布の他の例を示す図である。本例のドーピング濃度分布は、領域110を備える点で図3の例と相違する。領域110以外は、図3の例と同様である。
領域110は、蓄積領域16とベース領域14との間に配置されている。領域110は、ドリフト領域18と同一のドーピング濃度の領域である。なお、ドーピング濃度D18に対して±10%以内の誤差を有するドーピング濃度を、ドリフト領域18と同一のドーピング濃度としてよい。領域110は、ベース領域14および蓄積領域16が形成されずにドリフト領域18が残存した領域であってよい。領域110のZ軸方向の長さをZ3とする。長さZ3は、0.3μm以上であってよく、0.5μm以上であってもよい。
領域110を設けることで、第1濃度ピーク91とベース領域14との距離を大きくしやすくなる。これにより、半導体装置100のターンオフ時のクランプ耐量を向上できる。
図6は、図1のA-A線における深さ方向のドーピング濃度分布の他の例を示す図である。本例のドーピング濃度分布は、第2濃度ピーク92を有する点で、図3の例と相違する。第2濃度ピーク92以外は、図3の例と同様である。本例においても、図5に示した領域110が設けられていてよい。
第2濃度ピーク92は、深さ方向において第1濃度ピーク91とは異なる位置に配置される。各濃度ピークの位置は、頂点の位置を用いてよい。第2濃度ピーク92の頂点は、第1濃度ピーク91の半値全幅W1の範囲内に配置されていてよい。つまり第1濃度ピーク91と第2濃度ピーク92との間の領域のドーピング濃度は、第1濃度ピーク91のドーピング濃度の0.5倍より大きい。第2濃度ピーク92の頂点は、第1濃度ピーク91の半値全幅W1の範囲外に配置されていてもよい。
第2濃度ピーク92のドーピング濃度D16-2は、第1濃度ピーク91のドーピング濃度D16-1以下である。図6の例では、ドーピング濃度D16-2は、ドーピング濃度D16-1より小さい。ドーピング濃度D16-2は、ドーピング濃度D16-1の0.1倍以上であってよく、0.5倍以上であってもよい。
第2濃度ピーク92を設けることで、それぞれの濃度ピークを小さくしつつ、蓄積領域16における積分濃度を維持しやすくなる。このため、一つの濃度ピーク対する電界集中を緩和できる。
なお第2濃度ピーク92は、第1濃度ピーク91とベース領域14との間に配置されてよい。つまりベース領域14に対してより遠くに、より大きい濃度ピークを配置してよい。これにより、電界集中しやすい位置をベース領域14から離すことができる。なお、蓄積領域16は、深さ方向において3つ以上の濃度ピークを有してもよい。この場合においても、ベース領域14から離れた濃度ピークほど、ドーピング濃度を大きくしてよい。
図7は、半導体装置100の他の構成例を示す図である。本例の半導体装置100は、トランジスタ部70およびダイオード部80を備える。本例の半導体装置100は、IGBTと環流ダイオードとが逆並列に接続された逆導通型IGBT(RC-IGBT)である。
トランジスタ部70およびダイオード部80は、X軸方向に沿って交互に配置されてよい。トランジスタ部70は、図1において説明した半導体装置100と同様の構造を有する。
ダイオード部80には、P型のベース領域14、N+型の蓄積領域16およびP型の下端領域90が半導体基板10の上面21側から順番に設けられている。ダイオード部80においてベース領域14は、半導体基板10の上面21に露出していてよい。他の例では、ベース領域14と上面21との間には、P+型のコンタクト領域15が設けられてもよい。ダイオード部80における蓄積領域16および下端領域90は、トランジスタ部70における蓄積領域16および下端領域90と同様である。つまり、ダイオード部80は、エミッタ領域12が設けられていない点を除き、図3、図5または図6において説明したドーピング濃度分布を有してよい。
なおダイオード部80は、トランジスタ部70のコレクタ領域22に代えてN+型のカソード領域82を有する。カソード領域82のドーピング濃度は、ドリフト領域18のドーピング濃度よりも高い。カソード領域82は、半導体基板10の下面23に露出しており、コレクタ電極24と電気的に接続される。
ダイオード部80において半導体基板10の上面21には、1以上のダミートレンチ部30が設けられる。ダイオード部80には、ゲートトレンチ部40が設けられていなくてよい。ダイオード部80において下端領域90は、少なくとも一つのダミートレンチ部30の下端と接している。下端領域90は、複数のダミートレンチ部30の下端と接していてよい。
図7においてはRC-IGBTの構造を説明したが、半導体装置100は、逆阻止型のIGBT(RB-IGBT)であってもよい。RB-IGBTは、半導体基板10の側面にPN接合が露出しないように、半導体基板10の側面と接する領域にP型の領域が形成された半導体装置100である。当該P型の領域以外の構造は、図1から図6において説明した半導体装置100と同様である。
図8は、半導体装置100の製造方法における一部の工程を示す図である。図8においては、ベース領域14および蓄積領域16を形成する工程を示している。ベース領域14および蓄積領域16以外の構造は、図8に示す工程の前に形成してよく、後で形成してもよい。
まず第1注入段階S802において、ベース領域14を形成するためのドーパントイオンを半導体基板10の上面21から注入する。当該ドーパントイオンは例えばボロンであるが、これに限定されない。
次に第2注入段階S804において、蓄積領域16を形成するためのドーパントイオンを半導体基板10の上面21から注入する。当該ドーパントイオンは例えばリンまたは窒素であるが、これに限定されない。第2注入段階S804においては、図3等において説明した第1濃度ピーク91の頂点を形成すべき位置に、ドーパントイオンを注入する。
次にアニール段階S806において、半導体基板10をアニールする。第1注入段階S802および第2注入段階S804の間では、半導体基板10をアニールしなくてよい。つまりアニール段階S806において、ベース領域14を形成するためのドーパント、および、蓄積領域16を形成するためのドーパントを拡散および活性化させる。このような処理により、ベース領域14および蓄積領域16を形成できる。なお第1注入段階S802および第2注入段階S804の間で、半導体基板10をアニールしてもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
10・・・半導体基板、12・・・エミッタ領域、14・・・ベース領域、15・・・コンタクト領域、16・・・蓄積領域、18・・・ドリフト領域、20・・・バッファ領域、21・・・上面、22・・・コレクタ領域、23・・・下面、24・・・コレクタ電極、30・・・ダミートレンチ部、32・・・ダミー絶縁膜、34・・・ダミー導電部、38・・・層間絶縁膜、40・・・ゲートトレンチ部、42・・・ゲート絶縁膜、44・・・ゲート導電部、52・・・エミッタ電極、54・・・コンタクトホール、60・・・メサ部、70・・・トランジスタ部、80・・・ダイオード部、82・・・カソード領域、90・・・下端領域、91・・・第1濃度ピーク、92・・・第2濃度ピーク、100・・・半導体装置、101・・・濃度ピーク、102・・・ベース濃度ピーク、110・・・領域
Claims (12)
- 上面および下面を有し、第1導電型のドリフト領域が設けられた半導体基板と、
前記半導体基板の前記上面と、前記ドリフト領域との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域と、
前記エミッタ領域と前記ドリフト領域との間に設けられた第2導電型のベース領域と、
前記ベース領域と前記ドリフト領域との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型の蓄積領域と、
前記半導体基板の前記上面から前記蓄積領域よりも下方まで設けられたゲートトレンチ部と、
前記ゲートトレンチ部の下端に接して設けられた第2導電型の下端領域と、
を備え、
前記蓄積領域は、深さ方向においてドーピング濃度が最大値を示す第1濃度ピークを有し、
前記第1濃度ピークと前記下端領域との前記深さ方向の距離は、前記第1濃度ピークと前記ベース領域との前記深さ方向の距離よりも小さい、
絶縁ゲート型バイポーラトランジスタ。 - 前記蓄積領域は前記ベース領域と接している
請求項1に記載の絶縁ゲート型バイポーラトランジスタ。 - 前記蓄積領域と前記ベース領域との間に、前記ドリフト領域と同一のドーピング濃度の領域が設けられている
請求項1に記載の絶縁ゲート型バイポーラトランジスタ。 - 前記第1濃度ピークのドーピング濃度が、2×1018/cm3以下である
請求項1から3のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ。 - 前記第1濃度ピークのドーピング濃度を前記深さ方向に積分した積分濃度が、1×1015/cm2以上、1.5×1017/cm2以下である
請求項1から4のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ。 - 前記第1濃度ピークの前記深さ方向における半値全幅が2μm以上である
請求項1から5のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ。 - 前記ベース領域は、深さ方向においてドーピング濃度が最大値を示すベース濃度ピークを有し、
前記第1濃度ピークと前記ベース濃度ピークの前記深さ方向における距離が2μm以上である
請求項1から6のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ。 - 前記半導体基板の前記上面から前記蓄積領域よりも下方まで設けられたダミートレンチ部を更に備え、
前記下端領域は、前記ダミートレンチ部の下端に接している
請求項1から7のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ。 - 前記蓄積領域は、深さ方向において前記第1濃度ピークとは異なる位置に配置され、ドーピング濃度が前記第1濃度ピーク以下である第2濃度ピークを更に有する
請求項1から8のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ。 - 前記第2濃度ピークのドーピング濃度は前記第1濃度ピークのドーピング濃度より小さく、
前記第2濃度ピークは、前記第1濃度ピークと前記ベース領域との間に配置されている
請求項9に記載の絶縁ゲート型バイポーラトランジスタ。 - 前記蓄積領域のドーピング濃度の最大値は、前記下端領域のドーピング濃度の最大値よりも大きい
請求項1から10のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ。 - 前記下端領域と前記蓄積領域との境界は、前記ゲートトレンチ部の下端よりも、前記半導体基板の前記上面側に配置されている
請求項1から11のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202280016726.7A CN116888741A (zh) | 2021-09-16 | 2022-08-25 | 绝缘栅双极型晶体管 |
DE112022000506.8T DE112022000506T5 (de) | 2021-09-16 | 2022-08-25 | Bipolartransistor mit isolierter gatterelektrode |
JP2023548382A JPWO2023042638A1 (ja) | 2021-09-16 | 2022-08-25 | |
US18/451,869 US20230395706A1 (en) | 2021-09-16 | 2023-08-18 | Insulated gate bipolar transistor |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021151593 | 2021-09-16 | ||
JP2021-151593 | 2021-09-16 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US18/451,869 Continuation US20230395706A1 (en) | 2021-09-16 | 2023-08-18 | Insulated gate bipolar transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2023042638A1 true WO2023042638A1 (ja) | 2023-03-23 |
Family
ID=85602157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2022/032121 WO2023042638A1 (ja) | 2021-09-16 | 2022-08-25 | 絶縁ゲート型バイポーラトランジスタ |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230395706A1 (ja) |
JP (1) | JPWO2023042638A1 (ja) |
CN (1) | CN116888741A (ja) |
DE (1) | DE112022000506T5 (ja) |
WO (1) | WO2023042638A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101694850A (zh) * | 2009-10-16 | 2010-04-14 | 电子科技大学 | 一种具有p型浮空层的载流子存储槽栅igbt |
WO2015049815A1 (ja) * | 2013-10-04 | 2015-04-09 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
JP2016115847A (ja) * | 2014-12-16 | 2016-06-23 | 富士電機株式会社 | 半導体装置 |
JP2017028250A (ja) * | 2015-07-16 | 2017-02-02 | 富士電機株式会社 | 半導体装置及びその製造方法 |
WO2018030440A1 (ja) * | 2016-08-12 | 2018-02-15 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2019012762A (ja) * | 2017-06-30 | 2019-01-24 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110914999B (zh) | 2018-01-17 | 2023-11-17 | 富士电机株式会社 | 半导体装置 |
-
2022
- 2022-08-25 CN CN202280016726.7A patent/CN116888741A/zh active Pending
- 2022-08-25 DE DE112022000506.8T patent/DE112022000506T5/de active Pending
- 2022-08-25 WO PCT/JP2022/032121 patent/WO2023042638A1/ja active Application Filing
- 2022-08-25 JP JP2023548382A patent/JPWO2023042638A1/ja active Pending
-
2023
- 2023-08-18 US US18/451,869 patent/US20230395706A1/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101694850A (zh) * | 2009-10-16 | 2010-04-14 | 电子科技大学 | 一种具有p型浮空层的载流子存储槽栅igbt |
WO2015049815A1 (ja) * | 2013-10-04 | 2015-04-09 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
JP2016115847A (ja) * | 2014-12-16 | 2016-06-23 | 富士電機株式会社 | 半導体装置 |
JP2017028250A (ja) * | 2015-07-16 | 2017-02-02 | 富士電機株式会社 | 半導体装置及びその製造方法 |
WO2018030440A1 (ja) * | 2016-08-12 | 2018-02-15 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2019012762A (ja) * | 2017-06-30 | 2019-01-24 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
DE112022000506T5 (de) | 2024-03-07 |
CN116888741A (zh) | 2023-10-13 |
JPWO2023042638A1 (ja) | 2023-03-23 |
US20230395706A1 (en) | 2023-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10651299B2 (en) | Semiconductor device | |
JP2022022449A (ja) | 半導体装置 | |
US20130334598A1 (en) | Semiconductor device and method for manufacturing same | |
WO2018147466A1 (ja) | 半導体装置 | |
US10916628B2 (en) | Semiconductor device | |
US20240186383A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2022177293A (ja) | 半導体装置 | |
US10910486B2 (en) | Semiconductor device | |
WO2022004084A1 (ja) | 半導体装置 | |
US11094787B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
US20230124922A1 (en) | Semiconductor device | |
WO2022239284A1 (ja) | 半導体装置 | |
WO2018154963A1 (ja) | 半導体装置 | |
WO2022239285A1 (ja) | 半導体装置 | |
WO2023042638A1 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
US20230260991A1 (en) | Semiconductor device | |
US20240120412A1 (en) | Semiconductor device | |
WO2022264697A1 (ja) | 半導体装置 | |
US20240055483A1 (en) | Semiconductor device | |
US20240072110A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
WO2023063412A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US11488951B2 (en) | Semiconductor device | |
US20240162285A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
WO2023063411A1 (ja) | 半導体装置 | |
JP7231064B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 22869785 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 202280016726.7 Country of ref document: CN |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2023548382 Country of ref document: JP |
|
WWE | Wipo information: entry into national phase |
Ref document number: 112022000506 Country of ref document: DE |