DE112022000506T5 - Bipolartransistor mit isolierter gatterelektrode - Google Patents

Bipolartransistor mit isolierter gatterelektrode Download PDF

Info

Publication number
DE112022000506T5
DE112022000506T5 DE112022000506.8T DE112022000506T DE112022000506T5 DE 112022000506 T5 DE112022000506 T5 DE 112022000506T5 DE 112022000506 T DE112022000506 T DE 112022000506T DE 112022000506 T5 DE112022000506 T5 DE 112022000506T5
Authority
DE
Germany
Prior art keywords
region
concentration
doping concentration
concentration peak
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112022000506.8T
Other languages
English (en)
Inventor
Takuya Yamada
Seiji Noguchi
Yosuke Sakurai
Ryutaro Hamasaki
Daisuke Ozaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112022000506T5 publication Critical patent/DE112022000506T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Thyristors (AREA)

Abstract

Bereitgestellt wird ein Bipolartransistor mit isolierter Gatterelektrode, umfassend: einen Basisbereich, der zwischen einem Emitterbereich und einem Driftbereich angeordnet ist; einen Sammelbereich, der zwischen einem Basisbereich und einem Driftbereich angeordnet ist, und der eine Dotierungskonzentration aufweist, die höher als die des Driftbereichs ist; einen Gatter-Grabenabschnitt, der von einer oberen Oberfläche eines Halbleitersubstrats bis zu einem Abschnitt unter dem Sammelbereich angeordnet ist; und einen unteren Endbereich, der in Berührung mit einem unteren Ende des Gatter-Grabenabschnitts angeordnet ist; wobei der Sammelbereich einen ersten Konzentrationspeak aufweist, in dem die Dotierungskonzentration einen Maximalwert in Tiefenrichtung angibt, und ein Abstand zwischen dem ersten Konzentrationspeak und dem unteren Endbereich in Tiefenrichtung kleiner ist als ein Abstand zwischen dem ersten Konzentrationspeak und dem Basisbereich in Tiefenrichtung.

Description

  • TECHNISCHER HINTERGRUND
  • 1. TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft einen Bipolartransistor mit isolierter Gatterelektrode.
  • 2. STAND DER TECHNIK
  • Herkömmlicherweise ist in einem Bipolartransistor mit isolierter Gatterelektrode (IGBT) eine Struktur bekannt, bei der ein N+-artiger Sammelbereich zwischen einer P-artigen Basisschicht und einer N-artigen Driftschicht angeordnet ist (siehe zum Beispiel Patentdokument 1 und 2).
  • Stand der Technik
  • Patentdokument
    • Patentdokument 1: WO2019/142706
    • Patentdokument 2: Japanische Patentanmeldung Nr. 2017-28250
  • TECHNISCHE AUFGABE
  • Falls ein Effekt der Verstärkung der Elektroneneinspeisung („Injection Enhacement“, IE) durch Erhöhen der Konzentration eines Sammelbereichs verstärkt wird, kann sich die Klemmen-Durchbruchfestigkeit verringern.
  • ALLGEMEINE OFFENBARUNG
  • Um die oben genannte Aufgabe zu lösen wird gemäß einem ersten Aspekt der vorliegenden Erfindung ein Bipolartransistor mit isolierter Gatterelektrode bereitgestellt. Der Bipolartransistor mit isolierter Gatterelektrode umfasst eine obere Oberfläche und eine untere Oberfläche und kann ein Halbleitersubstrat umfassen, das einen Driftbereich eines ersten Leitfähigkeitstyps aufweist. Der Bipolartransistor mit isolierter Gatterelektrode umfasst vorzugsweise einen Emitterbereich eines ersten Leitfähigkeitstyps, der zwischen einer oberen Oberfläche des Halbleitersubstrats und dem Driftbereich angeordnet ist und eine Dotierungskonzentration aufweist, die höher als die des Driftbereichs ist. Der Bipolartransistor mit isolierter Gatterelektrode umfasst vorzugsweise einen Basisbereich eines zweiten Leitfähigkeitstyps, der zwischen dem Emitterbereich und dem Driftbereich angeordnet ist. Der Bipolartransistor mit isolierter Gatterelektrode umfasst vorzugsweise einen Sammelbereich eines ersten Leitfähigkeitstyps, der zwischen dem Basisbereich und dem Driftbereich angeordnet ist und eine Dotierungskonzentration aufweist, die höher als die des Driftbereichs ist. Der Bipolartransistor mit isolierter Gatterelektrode umfasst vorzugsweise einen Gatter-Grabenabschnitt, der von der oberen Oberfläche des Halbleitersubstrats bis zu einem Abschnitt unter dem Sammelbereich angeordnet ist. Der Bipolartransistor mit isolierter Gatterelektrode umfasst vorzugsweise einen unteren Endbereich eines zweiten Leitfähigkeitstyps, der in Berührung mit einem unteren Ende des Gatter-Grabenabschnitts angeordnet ist. Der Sammelbereich kann einen ersten Konzentrationspeak aufweisen, an dem eine Dotierungskonzentration einen Maximalwert in Tiefenrichtung angibt. Ein Abstand zwischen dem ersten Konzentrationspeak und dem unteren Endbereich kann in Tiefenrichtung kleiner sein als ein Abstand zwischen dem ersten Konzentrationspeak und dem Basisbereich in Tiefenrichtung.
  • Der Sammelbereich kann den Basisbereich berühren.
  • Ein Bereich mit derselben Dotierungskonzentration wie der Driftbereich kann zwischen dem Sammelbereich und dem Basisbereich angeordnet sein.
  • Die Dotierungskonzentration des ersten Konzentrationspeaks kann 2×1018/cm3 oder weniger betragen.
  • Eine integrierte Konzentration, die sich durch Integrieren der Dotierungskonzentration des ersten Konzentrationspeaks in Tiefenrichtung ergibt, kann 1×1015/cm2 oder mehr, oder 1,5×1017/cm2 oder weniger betragen.
  • Eine Halbwertsbreite des ersten Konzentrationspeaks in Tiefenrichtung kann 2 µm oder mehr betragen.
  • Der Basisbereich kann einen Basiskonzentrationspeak aufweisen, an dem eine Dotierungskonzentration einen Maximalwert in Tiefenrichtung angibt. Ein Abstand zwischen dem ersten Konzentrationspeak und dem Basiskonzentrationspeak kann in Tiefenrichtung 2 µm oder mehr betragen.
  • Der Bipolartransistor mit isolierter Gatterelektrode umfasst vorzugsweise einen Dummy-Grabenabschnitt, der von der oberen Oberfläche des Halbleitersubstrats bis zu einem Abschnitt unter dem Sammelbereich angeordnet ist. Der untere Endbereich kann ein unteres Ende des Dummy-Grabenabschnitt berühren.
  • Der Sammelbereich kann einen zweiten Konzentrationspeak aufweisen, der in Tiefenrichtung an einem anderen Ort als der erste Konzentrationspeak angeordnet ist und eine Dotierungskonzentration aufweist, die gleich groß wie oder kleiner als die des ersten Konzentrationspeaks ist.
  • Die Dotierungskonzentration des zweiten Konzentrationspeaks kann kleiner als die Dotierungskonzentration des ersten Konzentrationspeaks sein. Der zweite Konzentrationspeak kann zwischen dem ersten Konzentrationspeak und dem Basisbereich liegen.
  • Ein Maximalwert der Dotierungskonzentration des Sammelbereichs kann größer als ein Maximalwert einer Dotierungskonzentration des unteren Endbereichs sein.
  • Eine Grenze zwischen dem unteren Endbereich und dem Sammelbereich kann näher an der oberen Oberflächenseite des Halbleitersubstrats angeordnet sein als das untere Ende des Gatter-Grabenabschnitts.
  • Die Zusammenfassung beschreibt nicht notwendigerweise alle notwendigen Merkmale der Ausführungsformen der vorliegenden Erfindung. Die Erfindung kann auch eine Unterkombination der oben beschriebenen Merkmale umfassen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
    • 1 ist eine Schnittansicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 2 ist eine vergrößerte Ansicht, die ein Beispiel eines Grabenabschnitts und eines Mesaabschnitts 60 in einer oberen Oberfläche 21 eines Halbleitersubstrats 10 zeigt.
    • 3 zeigt ein Beispiel einer Verteilung einer Dotierungskonzentration in Tiefenrichtung entlang der Linie A-A in 1.
    • 4 zeigt eine Verteilung der Dotierungskonzentration gemäß einem Vergleichsbeispiel.
    • 5 zeigt ein weiteres Beispiel einer Verteilung einer Dotierungskonzentration in Tiefenrichtung entlang der Linie A-A in 1.
    • 6 zeigt ein weiteres Beispiel einer Verteilung einer Dotierungskonzentration in Tiefenrichtung entlang der Linie A-A in 1.
    • 7 zeigt ein weiteres Beispiel einer Ausgestaltung der Halbleitervorrichtung 100.
    • 8 zeigt einige Schritte eines Fertigungsverfahrens der Halbleitervorrichtung 100.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Im Folgenden wird die vorliegende Erfindung anhand von Ausführungsbeispielen der vorliegenden Erfindung beschrieben, wobei die folgenden Ausführungsbeispiel die vorliegende Erfindung gemäß den Ansprüchen nicht einschränken. Außerdem sind nicht alle Kombinationen von Merkmalen, die im Ausführungsbeispiel beschrieben werden, essenziell für die erfindungsgemäße Lösung.
  • Wie in der vorliegenden Beschreibung verwendet, wird eine Seite in Richtung parallel zu einer Tiefenrichtung eines Halbleitersubstrats als „obere“ und die andere Seite als „untere“ bezeichnet. Eine Oberfläche von zwei Hauptflächen eines Substrats, eine Schicht oder ein anderes Element wird als eine obere Oberfläche und die andere Oberfläche als eine untere Oberfläche bezeichnet. Die „untere“ Richtung und „obere“ Richtung sind nicht auf eine Richtung der Schwerkraft oder auf eine Richtung, in der eine Halbleitervorrichtung montiert ist, beschränkt.
  • Wie hierin verwendet, können technische Sachverhalte mit orthogonalen Koordinatenachsen, die aus einer X-Achse, Y-Achse und Z-Achse bestehen, beschrieben werden. Die orthogonalen Koordinatenachsen bezeichnen lediglich relative Positionen von Komponenten und schränken nicht auf eine bestimmte Richtung ein. Beispielsweise ist die Z-Achse nicht ausschließlich auf eine Höhenrichtung relativ zum Boden beschränkt. Eine +Z-Richtung und eine - Z-Richtung sind einander entgegengesetzte Richtungen. Wenn eine Richtung als „Z-Achsenrichtung“ bezeichnet wird, ohne dass diese „+“ und „-“ Zeichen verwendet werden, bedeutet dies, dass die Z-Achsenrichtung parallel zu den +Z- und -Z-Achsen ist.
  • In der vorliegenden Beschreibung werden orthogonalen Achsen parallel zu einer oberen Oberfläche und zu einer unteren Oberfläche eines Halbleitersubstrats als die X-Achse und die Y-Achse bezeichnet. Außerdem wird eine Achse senkrecht zur oberen Oberfläche und zur unteren Oberfläche des Halbleitersubstrats als die Z-Achse bezeichnet. Eine Richtung der hier verwendeten Z-Achse kann als eine Tiefenrichtung bezeichnet werden. Außerdem kann in der vorliegenden Beschreibung eine Richtung parallel zur oberen Oberfläche und zur unteren Oberfläche des Halbleitersubstrats als eine horizontale Richtung, einschließlich der X-Achsenrichtung und der Y-Achsenrichtung, bezeichnet werden.
  • Außerdem kann der Bereich von der Mitte des Halbleitersubstrats in Tiefenrichtung zur oberen Oberfläche des Halbleitersubstrats als die obere Oberflächenseite bezeichnet werden. In ähnlicher Weise kann ein Bereich von der Mitte des Halbleitersubstrats in Tiefenrichtung zur unteren Oberfläche des Halbleitersubstrats als die untere Oberflächenseite bezeichnet werden.
  • Bezeichnungen wie z.B. „identisch“ oder „gleich“ können hier selbst dann verwendet werden, wenn es eine Abweichung aufgrund einer Schwankung in einem Herstellungsschritt oder dergleichen gibt. Dieser Fehler liegt beispielsweise in einem Bereich von 10% oder weniger.
  • In der vorliegenden Beschreibung wird eine Leitfähigkeitsart eines Dotierungsbereichs, wo eine Dotierung mit einer Verunreinigung durchgeführt wurde, als p-artig oder n-artig bezeichnet. In der vorliegenden Beschreibung kann sich die Verunreinigung insbesondere auf einen beliebigen N-artigen Donator oder einen P-artigen Akzeptor beziehen und kann als Dotierstoff beschrieben werden. In der vorliegenden Beschreibung ist mit Dotierung das Einbringen des Donators oder des Akzeptors in ein Halbleitersubstrat zum Bilden eines Halbleiters mit einem N-artigen Leitfähigkeitstyp oder einem P-artigen Leitfähigkeitstyp gemeint.
  • P+-artig oder N+-artig bedeutet in der vorliegenden Beschreibung, dass eine Dotierungskonzentration höher ist als die von P-artig oder N-artig, und P-artig oder N-artig bedeuten hier, dass eine Dotierungskonzentration niedriger ist als die von P-artig oder N-artig. Außerdem bezeichnen P++-artig oder N++-artig in der vorliegenden Beschreibung eine höhere Dotierungskonzentration als P+-artig oder N+-artig. In der vorliegenden Beschreibung wird, sofern nicht anders angegeben, ein SI-Basiseinheitensystem verwendet. Obwohl eine Längeneinheit in cm angegeben werden kann, können Berechnungen nach Umrechnung in Meter (m) durchgeführt werden.
  • In der vorliegenden Beschreibung bezeichnet eine Dotierungskonzentration eine Konzentration des Donators oder eine Konzentration des Akzeptors in einem thermisch Gleichgewichtszustand. In der vorliegenden Beschreibung bezeichnet eine Netto-Dotierungskonzentration eine Netto-Konzentration, die durch Hinzufügen der Donatorenkonzentration als Konzentration positiver Ionen zur Akzeptorenkonzentration als Konzentration negativer Ionen erhalten wird, wobei die Polaritäten der Ladungen beachtet werden. Wenn beispielsweise die Donatorenkonzentration mit ND bezeichnet wird und die Akzeptorenkonzentration mit NA bezeichnet wird, wird die Netto-Dotierungskonzentration an einer beliebigen Position durch ND - NA angegeben. In der vorliegenden Beschreibung kann die Netto-Dotierungskonzentration einfach als die Dotierungskonzentration bezeichnet werden.
  • Wenn zudem eine Konzentrationsverteilung des Donators, des Akzeptors oder der Nettodotierung einen Peak aufweist, kann ein Wert des Peaks als die Konzentration des Donators, des Akzeptors oder der Nettodotierung in dem Bereich verwendet werden. Wenn die Konzentration des Donators, Akzeptors oder Nettodotierung in einem Bereich ungefähr gleichförmig oder dergleichen ist, kann ein Mittelwert der Konzentration des Donators, Akzeptors oder Nettodotierung im Bereich als die Konzentration des Donators, Akzeptors oder Nettodotierung verwendet werden. In der vorliegenden Beschreibung wird Atome/cm3 oder /cm3 zur Angabe von Konzentrationen pro Einheitsvolumen verwendet. Diese Einheit wird verwendet für eine Donatoren- oder Akzeptorenkonzentration im Halbleitersubstrat. Eine Bezeichnung von Atomen kann weggelassen werden.
  • 1 ist eine Schnittansicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt. Die Halbleitervorrichtung 100 umfasst einen Abschnitt, der als IGBT fungiert. Der Abschnitt, der als IGBT fungiert, wird im Querschnitt der 1 angezeigt.
  • Die Halbleitervorrichtung 100 umfasst ein Halbleitersubstrat 10, einen dielektrischen Zwischenschichtfilm 38, eine Emitterelektrode 52 und eine Kollektorelektrode 24. Das Halbleitersubstrat 10 ist ein Substrat, das aus einem Halbleitermaterial gebildet ist. Das Halbleitersubstrat 10 ist beispielsweise ein Siliziumsubstrat, ohne hierauf beschränkt zu sein. Das Halbleitersubstrat 10 kann ein Halbleitersubstrat aus einer beliebigen Verbindung sein, wie z.B. Siliziumkarbid oder Galliumnitrid.
  • Das Halbleitersubstrat 10 umfasst eine obere Oberfläche 21 und eine untere Oberfläche 23. Die obere Oberfläche 21 und die untere Oberfläche 23 sind zwei Hauptflächen auf dem Halbleitersubstrat 10, die einander zugewandt sind. Die Halbleitervorrichtung 100 des vorliegenden Beispiels ist eine senkrechte Vorrichtung, in der ein Hauptstrom zwischen der oberen Oberfläche 21 und der unteren Oberfläche 23 fließt, wenn der IGBT in einen EIN-Zustand versetzt wird.
  • Der dielektrische Zwischenschichtfilm 38 ist in einer oberen Oberfläche 21 des Halbleitersubstrats 10 angeordnet. Der dielektrische Zwischenschichtfilm 38 ist ein Film, der mindestens eine Schicht eines dielektrischen Films, wie z.B. Silikatglas, dem eine Verunreinigung wie Bor, Phosphor oder dergleichen zugefügt wird, eines thermisch oxidierten Films oder andere dielektrische Filme enthält. Der dielektrische Zwischenschichtfilm 38 umfasst eine Kontaktloch 54, das die obere Oberfläche 21 des Halbleitersubstrats 10 freigibt.
  • Die Emitterelektrode 52 ist über dem dielektrischen Zwischenschichtfilm 38 angeordnet. Die Emitterelektrode 52 ist durch das Kontaktloch 54 des dielektrischen Zwischenschichtfilms 38 mit einer oberen Oberfläche 21 des Halbleitersubstrats 10 verbunden. Die Kollektorelektrode 24 ist auf der unteren Oberfläche 23 des Halbleitersubstrats 10 angeordnet. Die Emitterelektrode 52 und die Kollektorelektrode 24 sind aus einem Metall wie beispielsweise Aluminium gebildet. In der vorliegenden Beschreibung wird eine Richtung, in der die Emitterelektrode 52 mit der Kollektorelektrode 24 verbunden ist (die Z-Achsenrichtung), auch als Tiefenrichtung bezeichnet.
  • Das Halbleitersubstrat 10 weist einen N-artigen Driftbereich 18 auf. Der Driftbereich 18 im Halbleitersubstrat 10 kann ein verbleibender Bereich sein, der ein Bereich ist, wo der Dotierstoff lokal nicht implantiert wird. Das heißt, die Halbleitervorrichtung 100 kann durch lokales Implantieren des Dotierstoffs in ein N-artiges Halbleitersubstrat 10 gefertigt werden.
  • Im Halbleitersubstrat 10 sind ein N+-artiger Emitterbereich 12, ein P-artiger Basisbereich 14, ein N+-artiger Sammelbereich 16 und ein P-artiger unterer Endbereich 90 der Reihe nach von der oberen Oberflächenseite 21 des Halbleitersubstrats 10 angeordnet.
  • Der Emitterbereich 12 liegt zur oberen Oberfläche 21 des Halbleitersubstrats 10 hin frei. Der Emitterbereich 12 ist über das Kontaktloch 54 elektrisch mit der Emitterelektrode 52 verbunden.
  • Der Basisbereich 14 ist zwischen dem Emitterbereich 12 und dem Sammelbereich 16 angeordnet. Der Basisbereich 14 kann einen Abschnitt aufweisen, der zur oberen Oberfläche des Halbleitersubstrats 10 frei liegt. Der Basisbereich 14 ist über das Kontaktloch 54 elektrisch mit der Emitterelektrode 52 verbunden.
  • Der Sammelbereich 16 ist zwischen dem Basisbereich 14 und dem unteren Endbereich 90 angeordnet. Der Sammelbereich 16 ist ein Bereich mit einer höheren Dotierungskonzentration als der Driftbereich 18. Durch Vorsehen des Sammelbereichs 16 mit hoher Konzentration zwischen dem Driftbereich 18 und dem Basisbereich 14 ist es möglich, einen Effekt der Verstärkung der Ladungsträgerimplantation (lE-Effekt) zu erhöhen und eine EIN-Spannung zu reduzieren. Der Sammelbereich 16 kann so angeordnet sein, dass er die gesamte unteren Oberfläche des Basisbereichs 14 bedeckt.
  • Der untere Endbereich 90 ist zwischen dem Sammelbereich 16 und dem Driftbereich 18 angeordnet. Der untere Endbereich 90 ist ein schwebender Bereich, der elektrisch von der Emitterelektrode 52 getrennt ist. Der untere Endbereich 90 ist so angeordnet, dass er mindestens einen Teil des unteren Endes des Gatter-Grabenabschnitts 40 oder des Dummy-Grabenabschnitts 30, die unten beschrieben werden, berührt. In der vorliegenden Beschreibung können der Gatter-Grabenabschnitt 40 oder der Dummy-Grabenabschnitt 30 einfach als ein Grabenabschnitt bezeichnet werden. Falls auf einen Grabenabschnitt Bezug genommen wird, bezieht sich das auf den Gatter-Grabenabschnitt 40 und/oder den Dummy-Grabenabschnitt 30. Durch Anordnen des unteren Endbereichs 90, kann der Driftbereich 18 schnell beim Ausschalten des IGBT verarmt werden, so dass ein Ausschaltverlust reduziert werden kann (siehe Patentdokument 2).
  • Ein N+-artiger Pufferbereich 20 kann unter dem Driftbereich 18 angeordnet sein. Die Dotierungskonzentration des Pufferbereichs 20 ist höher als die Dotierungskonzentration des Driftbereichs 18. Der Pufferbereich 20 kann als eine Feldstoppschicht dienen, um zu verhindern, dass die sich von einem unteren Ende des Basisbereichs 14 zum Driftbereich 18 ausbreitende Verarmungsschicht den P+-artigen Kollektorbereich 22 erreicht.
  • Der P+-artige Kollektorbereich 22 ist unter dem Pufferbereich 20 angeordnet. Eine Dotierungskonzentration des Kollektorbereichs 22 ist höher als eine Dotierungskonzentration des Basisbereichs 14. Der Kollektorbereich 22 liegt auf der unteren Oberfläche 23 des Halbleitersubstrats 10 frei und ist mit der Kollektorelektrode 24 elektrisch verbunden.
  • Ein oder mehrere Gatter-Grabenabschnitte 40 und ein oder mehrere Dummy-Grabenabschnitte 30 sind auf der oberen Oberfläche 21 des Halbleitersubstrats 10 angeordnet. In jeder Zeichnung kann der Gatter-Grabenabschnitt 40 mit einem Zeichen „G” versehen sein und der Dummy-Grabenabschnitt 30 kann mit einem Zeichen „E” versehen sein. Jeder Grabenabschnitt ist an einem vorgegebenen Abstand entlang einer vorgegebenen Anordnungsrichtung (die X-Achsenrichtung in 1) auf der oberen Oberfläche 21 des Halbleitersubstrats 10 angeordnet. Außerdem erstreckt sich jeder Grabenabschnitt mit einer Längslänge in einer vorgegebenen Erstreckungsrichtung (die Y-Achsenrichtung in 1) auf der oberen Oberfläche 21 des Halbleitersubstrats 10.
  • Man beachte, dass in 1 zwei Dummy-Grabenabschnitte 30 zwischen zwei Gatter-Grabenabschnitten 40 gemäß G/E/E/G/ ·· angeordnet sind, aber ein Dummy-Grabenabschnitt 30 kann zwischen zwei Gatter-Grabenabschnitten 40 gemäß G/E/G/E/ · · angeordnet sein. Die Anordnung des Gatter-Grabenabschnitts 40 und des Dummy-Grabenabschnitts 30 kann ein anderes Muster haben.
  • Jeder Grabenabschnitt ist von der oberen Oberfläche 21 des Halbleitersubstrats 10 bis zu einem Abschnitt unter dem Sammelbereich angeordnet. In der vorliegenden Beschreibung kann ein zwischen zwei Grabenabschnitten im Halbleitersubstrat 10 eingefasster Bereich als ein Mesaabschnitt 60 bezeichnet werden. Jeder Mesaabschnitt 60 umfasst einen Emitterbereich 12, einen Basisbereich 14 und einen Sammelbereich 16. Im Mesaabschnitt 60 kann ein Teil des unteren Endbereichs 90 angeordnet sein.
  • Der Gatter-Grabenabschnitt 40 umfasst einen Gattergraben, einen dielektrischen Gatterfilm 42 und einen Gatter-Leitungsabschnitt 44, die auf der oberen Oberfläche 21 des Halbleitersubstrats 10 angeordnet sind. Der Gattergraben ist eine Nut, die sich in einer vorgegebenen Erstreckungsrichtung (die Y-Achsenrichtung in 1) auf der oberen Oberfläche 21 des Halbleitersubstrats 10 erstreckt.
  • Der dielektrische Gatterfilm 42 ist die innere Wand des Gattergrabens bedeckend angeordnet. Der dielektrische Gatterfilm 42 kann durch Oxidieren oder Nitrieren eines Halbleiters auf der inneren Wand des Gattergrabens ausgebildet werden. Der Gatter-Leitungsabschnitt 44 ist auf einer inneren Seite des dielektrischen Gatterfilms 42 im Gattergraben angeordnet. Das heißt, dass der dielektrische Gatterfilm 42 den Gatter-Leitungsabschnitt 44 vom Halbleitersubstrat 10 isoliert. Der Gatter-Leitungsabschnitt 44 ist aus einem leitenden Material wie beispielsweise Polysilizium ausgebildet.
  • Der Gatter-Leitungsabschnitt 44 kann in Tiefenrichtung länger vorgesehen sein als der Basisbereich 14. Der Gatter-Grabenabschnitt 40 im Querschnitt wird auf der oberen Oberfläche 21 des Halbleitersubstrats 10 vom dielektrischen Zwischenschichtfilm 38 bedeckt. Der Gatter-Leitungsabschnitt 44 ist elektrisch mit einem Gatterfeld verbunden, das sich über der oberen Oberfläche 21 des Halbleitersubstrats 10 befindet, und eine Gatterspannung wird daran angelegt. Wenn eine vorgegebene Gatterspannung an den Gatter-Leitungsabschnitt 44 angelegt wird, wird durch eine Elektroneninversionsschicht in einer Oberflächenschicht des Basisbereichs 14 an einer Schnittstelle, die den Gatter-Grabenabschnitt 40 berührt, ein Kanal ausgebildet.
  • Die Dummy-Grabenabschnitte 30 können im Querschnitt denselben Aufbau wie die Gatter-Grabenabschnitte 40 haben. Der Dummy-Grabenabschnitt 30 umfasst einen Dummygraben, einen dielektrischen Dummyfilm 32 und einen Dummy-Leitungsabschnitt 34, die in der oberen Oberfläche 21 des Halbleitersubstrats 10 angeordnet sind. Der Dummy-Leitungsabschnitt 34 ist elektrisch mit der Emitterelektrode 52 verbunden. Der Dummy-Leitungsabschnitt 34 kann ein Schwebepotenzial sein. Der dielektrische Dummy-Film 32 ist eine innere Wand des Dummygrabens bedeckend angeordnet. Der Dummy-Leitungsabschnitt 34 ist im Dummygraben und auf einer inneren Seite des dielektrischen Dummyfilms 32 angeordnet. Der dielektrische Dummyfilm 32 isoliert den Dummy-Leitungsabschnitt 34 vom Halbleitersubstrat 10. Der Dummy-Leitungsabschnitt 34 kann aus demselben Material wie der Gatter-Leitungsabschnitt 44 ausgebildet sein. Beispielsweise ist der Dummy-Leitungsabschnitt 34 aus einem leitenden Material wie beispielsweise Polysilizium ausgebildet. Der Dummy-Leitungsabschnitt 34 kann in Tiefenrichtung dieselbe Länge wie der Gatter-Leitungsabschnitt 44 haben. Durch Anordnen des Dummy-Grabenabschnitts 30 kann der IE-Effekt weiter verbessert werden.
  • Der oben beschriebene untere Endbereich 90 berührt das untere Ende von mindestens einem Gatter-Grabenabschnitt 40. Der untere Endbereich 90 kann das untere Ende einer Vielzahl von Gatter-Grabenabschnitten 40 berühren. In 1 ist Zt eine Tiefenposition des unteren Endes des Gatter-Grabenabschnitts 40 . Der untere Endbereich 90 kann auch das untere Ende von mindestens einem Dummy-Grabenabschnitt 30 berühren. Der untere Endbereich 90 kann das untere Ende einer Vielzahl von Dummy-Grabenabschnitten 30 berühren. Der untere Endbereich 90 kann kontinuierlich über die Vielzahl von Grabenabschnitten angeordnet sein, die entlang der Anordnungsrichtung angeordnet sind. Der untere Endbereich 90 kann sich dort befinden, wo er einen Abschnitt unter einer Vielzahl von Mesaabschnitten 60 bedeckt. Der untere Endbereich 90 kann für alle Mesaabschnitte 60 vorgesehen sein.
  • 2 ist eine vergrößerte Ansicht, die ein Beispiel eines Grabenabschnitts und eines Mesaabschnitts 60 in einer oberen Oberfläche 21 eines Halbleitersubstrats 10 zeigt. Wie oben beschrieben erstreckt sich jeder Grabenabschnitt in Y-Achsenrichtung. Ein zwischen den Grabenabschnitten eingefasster Bereich ist ein Mesaabschnitt 60.
  • Der Mesaabschnitt 60 kann einen Emitterbereich 12 und einen Kontaktbereich 15, der zur oberen Oberfläche 21 des Halbleitersubstrats 10 freiliegt, aufweisen. Der Kontaktbereich 15 ist ein N+-artiger Bereich mit einer höheren Dotierungskonzentration als der Basisbereich 14. Der Kontaktbereich 15 liegt zur oberen Oberfläche 21 des Halbleitersubstrats 10 frei und berührt den Basisbereich auf der unteren Oberfläche. Der Emitterbereich 12 und der Kontaktbereich 15 des vorliegenden Beispiels sind abwechselnd entlang der Erstreckungsrichtung des Grabenabschnitts (Y-Achsenrichtung) angeordnet. Der Querschnitt in 1 ist eine XZ-Ebene, die durch den Emitterbereich 12 geht, der in 2 dargestellt ist.
  • 3 zeigt ein Beispiel einer Verteilung einer Dotierungskonzentration in Tiefenrichtung entlang der Linie A-A in 1. Die horizontale Achse in 3 bezeichnet einen Abstand von der oberen Oberfläche 21 des Halbleitersubstrats 10 und die senkrechte Achse bezeichnet eine Dotierungskonzentration (/cm3). Die Verteilung der Dotierungskonzentration kann eine Verteilung sein, die durch ein Verfahren zum Profilieren des Ausbreitungswiderstands („Spreading Resistance Profiling“, SRP) gemessen wird. Die Linie A-A ist eine Linie, die durch einen Teil des Emitterbereichs 12, Basisbereichs 14, Sammelbereichs 16, den unteren Endbereich 90 und den Driftbereich 18 geht und parallel zur Z-Achse ist. Der Emitterbereich 12, der Basisbereich 14, der Sammelbereich 16 und der untere Endbereich 90 im vorliegenden Beispiel sind Bereiche, die durch lokales Implantieren eines Dotierstoffs in ein N-artiges Halbleitersubstrat 10 gebildet werden. In der vorliegenden Beschreibung kann ein Maximalwert der Dotierungskonzentration in jedem Bereich die Dotierungskonzentration des Bereichs sein.
  • Der Driftbereich 18 ist ein N-artiger Bereich mit einer ungefähr konstanten Dotierungskonzentration in Tiefenrichtung. Ungefähr konstant kann bedeuten, dass beispielsweise der Maximalwert der Dotierungskonzentration gleich groß wie oder kleiner als der doppelte Minimalwert sein kann oder gleich groß wie oder kleiner als das 1,5-fache des Minimalwerts sein kann. In 3 wird die Dotierungskonzentration des Driftbereichs 18 als D18 bezeichnet. Die Dotierungskonzentration D18 kann ein Mittelwert oder Maximalwert der Dotierungskonzentration des Driftbereichs 18 sein. Die Dotierungskonzentration D18 des Driftbereichs 18 kann 1×1013cm3 oder mehr und 1×1015 cm3 oder weniger betragen. Die Dotierungskonzentration D18 kann 1×1014/cm3 oder weniger betragen. Der Driftbereich 18 kann über 1/3 oder mehr der Dicke des Halbleitersubstrats 10 in Z-Achsenrichtung angeordnet sein oder kann über 1/2 oder mehr davon angeordnet sein.
  • Der Emitterbereich 12 ist ein N+-artiger Bereich mit einer höheren Dotierungskonzentration als der Driftbereich 18. Der Emitterbereich 12 kann einen Konzentrationspeak in der Nähe der oberen Oberfläche 21 des Halbleitersubstrats 10 aufweisen. Ein Maximalwert der Dotierungskonzentration des Emitterbereichs 12 kann 1×1018/cm3 oder mehr oder 1×1019/cm3 oder mehr betragen.
  • Der Basisbereich 14 ist ein P-artiger Bereich mit einer höheren Dotierungskonzentration als der Driftbereich 18 und einer niedrigeren Dotierungskonzentration als der Emitterbereich 12. Ein PN-Übergang ist in einer Grenze zwischen dem Basisbereich 14 und dem Emitterbereich 12 ausgebildet, wo die Dotierungskonzentration steil abfällt. Der Basisbereich 14 kann einen Basiskonzentrationspeak 102 in der Nähe der Grenze zwischen dem Emitterbereich 12 und sich selbst aufweisen. In 3 wird ein Maximalwert der Dotierungskonzentration des Basisbereichs 14 (d.h. eine Dotierungskonzentration an einem lokalen Maximum des Basiskonzentrationspeaks 102) als D14 bezeichnet. Die Dotierungskonzentration D14 kann 1×1016/cm3 oder mehr oder kann 1×1017/cm3 oder mehr betragen. Die Dotierungskonzentration D14 kann 1×1019/cm3 oder weniger oder kann 1×1018/cm3 oder weniger betragen.
  • Der untere Endbereich 90 ist ein P-artiger Bereich mit einer höheren Dotierungskonzentration als der Driftbereich 18 und einer niedrigeren Dotierungskonzentration als der Emitterbereich 12. Der untere Endbereich 90 kann eine niedrigere Dotierungskonzentration als der Basisbereich 14 aufweisen. Ein PN-Übergang ist jeweils an einer Grenze zwischen dem unteren Endbereich 90 und dem Driftbereich und einer Grenze zwischen dem unteren Endbereich 90 und dem Sammelbereich 16 ausgebildet, wo eine Dotierungskonzentration steil abfällt. Der untere Endbereich 90 kann einen Konzentrationspeaks 101 aufweisen. Ein Maximalwert der Dotierungskonzentration des unteren Endbereichs 90 (d.h. eine Dotierungskonzentration an einem lokalen Maximum des Konzentrationspeaks 101) wird als D90 bezeichnet. Die Dotierungskonzentration D90 kann 1×1015/cm3 oder mehr oder kann 1×1016/cm3 oder mehr betragen. Die Dotierungskonzentration D90 kann 1×1018/cm3 oder weniger oder kann 1×1017/cm3 oder weniger betragen.
  • Der Sammelbereich 16 ist ein N+-artiger Bereich mit einer höheren Dotierungskonzentration als der Driftbereich 18 und einer niedrigeren Dotierungskonzentration als der Emitterbereich 12. Der Sammelbereich 16 kann eine höhere oder niedrigere Dotierungskonzentration als der Basisbereich 14 aufweisen. Außerdem kann der Sammelbereich 16 eine höhere oder niedrigere Dotierungskonzentration als der untere Endbereich 90 aufweisen. Ein PN-Übergang ist jeweils an einer Grenze zwischen dem Sammelbereich 16 und dem unteren Endbereich 90 und einer Grenze zwischen dem Sammelbereich 16 und dem Basisbereich 14 ausgebildet, wo eine Dotierungskonzentration steil abfällt. Ein Abschnitt, der zwischen zwei PN-Übergängen eingefasst ist und eine höhere Dotierungskonzentration als der Driftbereich 18 aufweist, kann der Sammelbereich 16 sein.
  • Der Sammelbereich 16 umfasst einen ersten Konzentrationspeak 91 in einer Verteilung der Dotierungskonzentration in Tiefenrichtung. Eine Dotierungskonzentration D16 an einem lokalen Maximum des ersten Konzentrationspeaks 91 ist ein Maximalwert der Dotierungskonzentration des Sammelbereichs 16. Der erste Konzentrationspeak 91 hat einen oberen Schwanz, an dem die Dotierungskonzentration vom lokalen Maximum vorwärts zur oberen Oberfläche 21 hin abnimmt, und einen unteren Schwanz, an dem die Dotierungskonzentration vom lokalen Maximum zur unteren Oberfläche 23 hin abnimmt. Der Sammelbereich 16 des vorliegenden Beispiels hat außer dem ersten Konzentrationspeak 91 keinen Konzentrationspeak in Tiefenrichtung. Das heißt, der Sammelbereich 16 hat einen einzelnen Konzentrationspeak in Tiefenrichtung.
  • Durch Erhöhen der Dotierungskonzentration D16 des Sammelbereichs 16 kann der IE-Effekt verbessert werden. Falls andererseits die Dotierungskonzentration D16 erhöht wird, wird die Ausbreitung der Verarmungsschicht vom Basisbereich 14 beim Ausschalten der Halbleitervorrichtung 100 durch den Sammelbereich 16 unterdrückt. Somit konzentriert sich ein elektrisches Feld in der Nähe des ersten Konzentrationspeaks 91 des Sammelbereichs 16.
  • Im vorliegenden Beispiel ist ein Abstand Z1 zwischen dem ersten Konzentrationspeak 91 und dem unteren Endbereich 90 in Tiefenrichtung kleiner als ein Abstand Z2 zwischen dem ersten Konzentrationspeak 91 und dem Basisbereich 14 in Tiefenrichtung. Man beachte, dass eine Position des lokalen Maximums des ersten Konzentrationspeaks 91 eine Position des ersten Konzentrationspeaks 91 in Tiefenrichtung sein kann. Außerdem kann eine Position eines PN-Übergangs zwischen dem ersten Konzentrationspeak 91 und dem unteren Endbereich 90 eine Position eines oberen Endes des unteren Endbereichs 90 sein. Außerdem kann eine Position eines PN-Übergangs zwischen dem ersten Konzentrationspeak 91 und dem Basisbereich 14 eine Position eines unteren Endes des Basisbereichs 14 sein.
  • Gemäß dem vorliegenden Beispiel ist ein Gradient der Dotierungskonzentration in der Nähe des PN-Übergangs graduell, da der erste Konzentrationspeak 91 getrennt vom Basisbereich 14 angeordnet ist, und eine Verarmungsschicht in der Nähe des Basisbereichs 14 kann sich leicht ausbreiten. Somit kann sich eine Position, wo sich das elektrische Feld konzentriert, getrennt vom Basisbereich 14 befinden und eine Durchbruchfestigkeit der Halbleitervorrichtung 100 kann verbessert werden. Man beachte, dass sich der erste Konzentrationspeak 91 dem unteren Endbereich 90 nähert, aber mit Anlegen einer Vorwärtsspannung zwischen dem unteren Endbereich 90 und dem Sammelbereich beim Ausschalten der Halbleitervorrichtung 100, wird eine Durchbruchfestigkeit beim Ausschalten nicht verschlechtert.
  • Der Abstand Z1 kann gleich groß wie oder kleiner als das 0,9-fache, 0,7-fache oder 0,5-fache des Abstands Z2 betragen. Falls der erste Konzentrationspeak 91 zu nah am unteren Endbereich 90 liegt, kann der IE-Effekt unterdrückt werden. Somit kann der Abstand Z1 0,5 µm oder mehr, 0,7 µm oder mehr oder 1 µm oder mehr betragen.
  • Außerdem kann der Abstand Z2 1 µm oder mehr, 1,5 µm oder mehr oder 2 µm oder mehr betragen. Außerdem kann ein Abstand zwischen dem lokalen Maximum des Basiskonzentrationspeaks 102 und dem lokale Maximum des ersten Konzentrationspeaks 91 in Z-Achsenrichtung 2 µm oder mehr, 2,5 µm oder mehr oder 3 µm oder mehr betragen.
  • Die Dotierungskonzentration D16 des ersten Konzentrationspeaks kann 1×1015/cm3 oder mehr oder kann 1×1016/cm3oder mehr betragen. Falls die Dotierungskonzentration D16 des ersten Konzentrationspeaks 91 zu hoch ist, nimmt die elektrische Feldstärke am ersten Konzentrationspeak 91 zu. Falls das elektrische Feld am ersten Konzentrationspeak 91 das elektrische Feld am unteren Ende des Grabenabschnitts übersteigt, nimmt die Durchbruchfestigkeit der Halbleitervorrichtung 100 ab. Die Dotierungskonzentration D16 kann 1×1018/cm3 oder weniger oder kann 1×1017/cm3 oder weniger betragen.
  • Eine Halbwertsbreite W1 des ersten Konzentrationspeaks 91 in Tiefenrichtung kann 2 µm oder mehr betragen. Die Halbwertsbreite ist eine Breite eines Bereichs einschließlich dem lokalen Maximum des ersten Konzentrationspeaks 91 mit einer Dotierungskonzentration von 0,5×D16 oder mehr. Durch Erhöhen der Halbwertsbreite W1 wird eine integrierte Konzentration des Sammelbereichs 16 leicht erhöht, ohne die Dotierungskonzentration D16 zu erhöhen. Somit wird eine lokale elektrische Feldstärke einfach unterdrückt. Eine Halbwertsbreite W1 kann 2,5 µm oder mehr oder 3 µm oder mehr betragen. Außerdem kann die Halbwertsbreite W1 die Hälfte oder mehr eines Abstands vom Basisbereich 14 zum unteren Endbereich 90 betragen (Z1 + Z2 in 3).
  • Außerdem kann eine integrierte Konzentration, die sich durch Integrieren der Dotierungskonzentration des ersten Konzentrationspeaks 91 in Tiefenrichtung ergibt, 1×1015/cm2 oder mehr, oder 1,5×1017/cm2 oder weniger betragen. Die integrierte Konzentration kann 5×1015/cm2 oder mehr betragen. Die integrierte Konzentration kann 1×1017/cm2 oder weniger betragen. Die integrierte Konzentration kann einen Wert verwenden, der sich durch Integrieren der Dotierungskonzentration in einem Bereich der Halbwertsbreite W1 des ersten Konzentrationspeaks 91 ergibt. Der IE-Effekt nimmt ab, falls die integrierte Konzentration niedrig ist und die Durchbruchfestigkeit wird einfach verringert, falls die integrierte Konzentration hoch ist.
  • Man beachte, dass beim Vergleich der Klemmen-Durchbruchfestigkeit beim Ausschalten einer Halbleitervorrichtung 100 mit einer Dotierungskonzentration D16 des ersten Konzentrationspeaks 91, die größer ist als die Dotierungskonzentration D90 des unteren Endbereichs 90, mit der Klemmen-Durchbruchfestigkeit beim Ausschalten einer Halbleitervorrichtung 100 mit einer Dotierungskonzentration D16 des ersten Konzentrationspeaks 91, die kleiner ist als die Dotierungskonzentration D90 des unteren Endbereichs 90, die Klemmen-Durchbruchfestigkeit der ersteren verbessert wurde. Vorzugsweise ist die Dotierungskonzentration D16 des ersten Konzentrationspeaks 91 größer als die Dotierungskonzentration D90 des unteren Endbereichs 90. Die Dotierungskonzentration D16 kann um das 1,5-fache oder mehr größer, um das Doppelte oder mehr größer oder um das Fünffache oder mehr größer als die Dotierungskonzentration D90 sein.
  • Außerdem kann der Sammelbereich 16 den Basisbereich 14 berühren. Das heißt, kein Driftbereich 18 verbleibt zwischen dem Sammelbereich 16 und dem Basisbereich 14 und kein Bereich der Dotierungskonzentration D18, die dem Driftbereich 18 entspricht, wird angeordnet. Ebenso kann der Sammelbereich 16 den unteren Endbereich 90 berühren. Das heißt, kein Driftbereich 18 verbleibt zwischen dem Sammelbereich 16 und dem unteren Endbereich 90 und kein Bereich der Dotierungskonzentration D18, die dem Driftbereich 18 entspricht, wird angeordnet. Ein Verteilung der Dotierungskonzentration mit Spitzenform im PN-Übergang zwischen jedem Bereich kann jedoch einen Punkt enthalten, der eine Dotierungskonzentration D18 hat.
  • Im Beispiel der 3 wird eine Tiefenposition der Grenze zwischen dem unteren Endbereich 90 und dem Sammelbereich 16 als Zj bezeichnet. Falls der Sammelbereich 16 bis zu einem Abschnitt niedriger als das untere Ende des Gatter-Grabenabschnitts 40 ausgebildet wird, nimmt eine statische Durchbruchspannung der Halbleitervorrichtung 100 ab. Die Tiefenposition Zj kann näher an der oberen Oberflächenseite 21 des Halbleitersubstrats 10 angeordnet sein als die Tiefenposition Zt des unteren Endes des Gatter-Grabenabschnitts 40. Ein Abstand zwischen der Tiefenposition Zj und der Tiefenposition Zt in Z-Achsenrichtung kann 0,1 µm oder mehr, kann 0,2 µm oder mehr oder kann 0,3 µm oder mehr betragen.
  • 4 zeigt eine Verteilung der Dotierungskonzentration gemäß einem Vergleichsbeispiel. Im vorliegenden Beispiel ist der Abstand Z2 kleiner als der Abstand Z1. Das heißt, der erste Konzentrationspeak 91 ist näher am Basisbereich 14 angeordnet. Außerdem ist ein Bereich 110 mit derselben Dotierungskonzentration wie der Driftbereich 18 zwischen dem Sammelbereich 16 und dem unteren Endbereich 90 angeordnet.
  • In der Halbleitervorrichtung des vorliegenden Beispiels liegt der erste Konzentrationspeak 91 in der Nähe des Basisbereichs 14. Somit ist eine Klemmen-Durchbruchfestigkeit beim Ausschalten der Halbleitervorrichtung kleiner als eine Klemmen-Durchbruchfestigkeit beim Ausschalten der Halbleitervorrichtung 100 im Beispiel der 3.
  • 5 zeigt ein weiteres Beispiel einer Verteilung einer Dotierungskonzentration in Tiefenrichtung entlang der Linie A-A in 1. Die Verteilung der Dotierungskonzentration des vorliegenden Beispiels unterscheidet sich darin vom Beispiel der 3, dass sie den Bereich 110 umfasst. Bis auf den Bereich 110 ist die Verteilung der Dotierungskonzentration im vorliegenden Beispiel ähnliche wie das Beispiel der 3.
  • Der Bereich 110 ist zwischen dem Sammelbereich 16 und dem Basisbereich 14 angeordnet. Der Bereich 110 ist ein Bereich mit der gleichen Dotierungskonzentration wie der Driftbereich 18. Man beachte, dass eine Dotierungskonzentration mit einem Fehler innerhalb von ±10% für die Dotierungskonzentration D18 dieselbe Dotierungskonzentration sein kann wie die des Driftbereichs 18. Der Bereich 110 kann ein Bereich sein, wo ein Driftbereich 18 verbleibt, ohne dass ein Basisbereich 14 und ein Sammelbereich 16 ausgebildet werden. Eine Länge in Z-Achsenrichtung des Bereichs 110 wird als Z3 bezeichnet. Die Länge Z3 kann 0,3 µm oder mehr oder 0,5 µm oder mehr betragen.
  • Durch Anordnen des Bereichs 110 wird ein Abstand zwischen dem ersten Konzentrationspeak 91 und dem Basisbereich 14 einfach erhöht. Auf diese Weise kann die Klemmen-Durchbruchfestigkeit beim Ausschalten der Halbleitervorrichtung 100 verbessert werden.
  • 6 zeigt ein weiteres Beispiel einer Verteilung einer Dotierungskonzentration in Tiefenrichtung entlang der Linie A-A in 1. Die Verteilung der Dotierungskonzentration des vorliegenden Beispiels unterscheidet sich darin vom Beispiel der 3, dass sie einen zweite Konzentrationspeak 92 aufweist. Bis auf den zweiten Konzentrationspeak 92 ist die Verteilung der Dotierungskonzentration im vorliegenden Beispiel ähnliche wie das Beispiel der 3. Im vorliegenden Beispiel kann der in 5 angezeigte Bereich 110 auch angeordnet sein.
  • Der zweite Konzentrationspeak 92 liegt in Tiefenrichtung an einer anderen Stelle als der erste Konzentrationspeak 91. Die Position von jedem Konzentrationspeak kann als Position eines lokalen Maximums verwendet werden. Jedes lokale Maximum des zweiten Konzentrationspeaks 92 kann in einem Bereich der Halbwertsbreite W1 des ersten Konzentrationspeaks 91 liegen. Das heißt, eine Dotierungskonzentration eines Bereichs zwischen dem ersten Konzentrationspeak 91 und dem zweiten Konzentrationspeak 92 ist größer als das 0,5-fache der Dotierungskonzentration des ersten Konzentrationspeaks 91. Ein lokales Maximum des zweiten Konzentrationspeaks 92 kann außerhalb eines Bereichs der Halbwertsbreite W1 des ersten Konzentrationspeaks 91 liegen.
  • Eine Dotierungskonzentration D16-2 des zweiten Konzentrationspeaks 92 ist gleich groß wie oder kleiner als eine Dotierungskonzentration D16-1 des ersten Konzentrationspeaks 91. Im Beispiel der 6 ist die Dotierungskonzentration D16-2 niedriger als die Dotierungskonzentration D16-1. Die Dotierungskonzentration D16-2 kann das 0,1-fache oder mehr der Dotierungskonzentration D16-1 betragen oder kann das 0,5-fache oder mehr der Dotierungskonzentration D16-1 betragen.
  • Das Anordnen des zweiten Konzentrationspeaks 92 bewirkt, dass eine integrierte Konzentration im Sammelbereich 16 leicht beibehalten werden kann, während jeder Konzentrationspeak reduziert wird. Somit kann eine elektrische Feldstärke für einen Konzentrationspeak reduziert werden.
  • Man beachte, dass der zweite Konzentrationspeak 92 zwischen dem ersten Konzentrationspeak 91 und dem Basisbereich 14 liegen kann. Das heißt, ein größerer Konzentrationspeak kann weiter vom Basisbereich 14 entfernt angeordnet sein. Auf diese Weise kann eine Position, wo die elektrische Feldstärke einfach verursacht werden kann, getrennt vom Basisbereich 14 angeordnet sein. Man beachte, dass der Sammelbereich 16 drei oder mehr Konzentrationspeaks in Tiefenrichtung aufweisen kann. Auch in diesem Fall kann die Dotierungskonzentration umso größer sein,je weiter der Konzentrationspeak vom Basisbereich 14 entfernt ist.
  • 7 zeigt ein weiteres Beispiel einer Ausgestaltung der Halbleitervorrichtung 100. Die Halbleitervorrichtung 100 des vorliegenden Beispiels umfasst den Transistorabschnitt 70 und einen Diodenabschnitt 80. Die Halbleitervorrichtung 100 des vorliegenden Beispiels ist ein rückwärtsleitender IGBT (RC-IGBT), in dem ein IGBT und eine Rücklaufdiode rückwärts parallel angeordnet sind.
  • Der Transistorabschnitt 70 und der Diodenabschnitt 80 können abwechselnd entlang der X-Achsenrichtung angeordnet sein. Der Transistorabschnitt 70 hat eine ähnliche Struktur wie die Halbleitervorrichtung 100 in 1.
  • Im Diodenabschnitt 80 sind ein P-artiger Basisbereich 14, ein N+-artiger Sammelbereich 16 und ein P-artiger unterer Endbereich 90 der Reihe nach von der oberen Oberflächenseite 21 des Halbleitersubstrats 10 angeordnet. Der Basisbereich 14 im Diodenabschnitt 80 kann zur oberen Oberfläche 21 des Halbleitersubstrats 10 freiliegen. In einem anderen Beispiel kann ein P+artiger Kontaktbereich 15 zwischen dem Basisbereich 14 und der oberen Oberfläche 21 angeordnet sein. Der Sammelbereich 16 und der untere Endbereich 90 im Diodenabschnitt 80 sind ähnlich wie der Sammelbereich 16 und der untere Endbereich 90 im Transistorabschnitt 70. Das heißt, der Diodenabschnitt 80 kann die in 3, 5 oder 6 beschriebene Verteilung der Dotierungskonzentration aufweisen, bis auf die Tatsache, dass darin kein Emitterbereich 12 angeordnet ist.
  • Man beachte, dass der Diodenabschnitt 80 einen N+-artigen Kathodenbereich 82 anstelle des Kollektorbereichs 22 des Transistorabschnitts 70 aufweist. Eine Dotierungskonzentration des Kathodenbereichs 82 ist höher als die Dotierungskonzentration des Driftbereichs 18. Der Kathodenbereich 82 liegt auf der unteren Oberfläche 23 des Halbleitersubstrats 10 frei und ist mit der Kollektorelektrode 24 elektrisch verbunden.
  • In der oberen Oberfläche 21 des Halbleitersubstrats 10 sind im Diodenabschnitt 80 ein oder mehrere Dummy-Grabenabschnitte 30 angeordnet. Im Diodenabschnitt 80 kann der Gatter-Grabenabschnitt 40 nicht angeordnet sein. Der untere Endbereich 90 im Diodenabschnitt 80 berührt das untere Ende von mindestens einem Dummy-Grabenabschnitt 30. Der untere Endbereich 90 kann das untere Ende einer Vielzahl von Dummy-Grabenabschnitten 30 berühren.
  • Die RC-IGBT-Struktur wird in 7 beschrieben aber die Halbleitervorrichtung 100 kann ein rückwärts sperrender IGBT sein („reverse blocking IGBT“, RB-IGBT). Der RB-IGBT ist eine Halbleitervorrichtung 100, in dem ein P-artiger Bereich in einem Bereich ausgebildet ist, der eine Seitenfläche des Halbleitersubstrats 10 berührt, so dass der PN-Übergang nicht zur Seitenfläche des Halbleitersubstrats 10 freiliegt. Strukturen bis auf den P-artigen Bereich sind ähnlich wie die in 1 bis 6 beschriebene Halbleitervorrichtung 100.
  • 8 ist ein Schaubild, das einige Schritte eines Fertigungsverfahrens der Halbleitervorrichtung 100 zeigt. In 8 wird ein Vorgang zum Ausbilden des Basisbereichs 14 und des Sammelbereichs 16 gezeigt. Andere Strukturen als der Basisbereich 14 und der Sammelbereich 16 können vor dem in 8 gezeigten Vorgang ausgebildet werden oder können nach dem in 8 gezeigten Vorgang ausgebildet werden.
  • Als erstes wird im ersten Implantierschritt S802 ein Dotierstoffion zum Ausbilden des Basisbereichs 14 von der oberen Oberfläche 21 des Halbleitersubstrats 10 implantiert. Das Dotierstoffion ist beispielsweise Bor, ohne darauf beschränkt zu sein.
  • Dann wird im zweiten Implantierschritt S804 ein Dotierstoffion zum Ausbilden des Sammelbereichs 16 von der oberen Oberfläche 21 des Halbleitersubstrats 10 implantiert. Das Dotierstoffion ist beispielsweise Phosphor oder Stickstoff, ohne darauf beschränkt zu sein. Im zweiten Implantierschritt S804 wird ein Dotierstoffion an eine Position implantiert, wo ein lokales Maximum des in 3 beschriebenen ersten Konzentrationspeaks 91 oder dergleichen ausgebildet werden soll.
  • Dann wird das Halbleitersubstrat 10 im Glühschritt S806 geglüht. Das Halbleitersubstrat 10 braucht zwischen dem ersten Implantierschritt S802 und dem zweiten Implantierschritt S804 nicht geglüht werden. Das heißt, im Glühschritt S806 werden ein Dotierstoff zum Ausbilden des Basisbereichs 14 und ein Dotierstoff zum Ausbilden des Sammelbereichs 16 ausgebreitet und aktiviert. Durch so einen Vorgang können der Basisbereich 14 und der Sammelbereich 16 ausgebildet werden. Man beachte, dass das Halbleitersubstrat 10 zwischen dem ersten Implantierschritt S802 und dem zweiten Implantierschritt S804 geglüht werden kann.
  • Während die vorliegende Erfindung anhand der Ausführungsformen beschrieben wurde, ist der technische Rahmen der vorliegenden Erfindung nicht auf die oben genannten Ausführungsformen beschränkt. Für den Fachmann ist es offensichtlich, dass zu den oben beschriebenen Ausführungsformen verschiedene Änderungen und Verbesserungen hinzugefügt werden können. Aus dem Schutzbereich der Ansprüche ergibt sich auch, dass die mit solchen Änderungen oder Verbesserungen hinzugefügten Ausführungsformen in den technischen Umfang der vorliegenden Erfindung einbezogen werden können.
  • Die Vorgänge, Prozeduren, Schritte und Stufen jedes Prozesses, die von einer Vorrichtung, einem System, einem Programm und einem Verfahren durchgeführt werden, die in den Ansprüchen, Ausführungsbeispielen oder Zeichnungen dargestellt sind, können in beliebiger Reihenfolge ausgeführt werden, solange die Reihenfolge nicht durch „vorher“, „vor“ oder ähnlichen Begriffen angegeben ist und solange die Ausgabe eines vorhergehenden Prozesses nicht in einem späteren Prozess verwendet wird. Selbst wenn der Prozessablauf im Geltungsbereich der Ansprüche, der Beschreibung oder der Zeichnungen durch Ausdrücke wie „erste“ oder „nächste“ beschrieben wird, bedeutet dies nicht unbedingt, dass der Prozess in dieser Reihenfolge durchgeführt werden muss.
  • BEZUGSZEICHENLISTE
    • 10
    Halbleitersubstrat
    12
    Emitterbereich
    14
    Basisbereich
    15
    Kontaktbereich
    16
    Sammelbereich
    18
    Driftbereich
    20
    Pufferbereich
    21
    Obere Oberfläche
    22
    Kollektorbereich
    23
    untere Oberfläche
    24
    Kollektorelektrode
    30
    Dummy-Grabenabschnitt
    32
    dielektrischer Dummyfilm
    34
    Dummy-Leitungsabschnitt,
    38
    dielektrischer Zwischenschichtfilm
    40
    Gatter-Grabenabschnitt
    42
    dielektrischer Gatterfilm
    44
    leitender Gatterabschnitt,
    52
    Emitterelektrode
    54
    Kontaktloch
    60
    Mesaabschnitt
    70
    Transistorabschnitt
    80
    Diodenabschnitt
    82
    Kathodenbereich
    90
    unterer Endbereich
    91
    erster Konzentrationspeak
    92
    zweiter Konzentrationspeak
    100
    Halbleitervorrichtung
    101
    Konzentrationspeak
    102
    Basiskonzentrationspeak
    110
    Bereich
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2019/142706 [0002]
    • JP 2017028250 [0002]

Claims (12)

  1. Bipolartransistor mit isolierter Gatterelektrode, umfassend: ein Halbleitersubstrat mit einer oberen Oberfläche und einer unteren Oberfläche, das einen Driftbereich eines ersten Leitfähigkeitstyps aufweist; einen Emitterbereich eines ersten Leitfähigkeitstyps, der zwischen der oberen Oberfläche des Halbleitersubstrats und dem Driftbereich angeordnet ist, und der eine Dotierungskonzentration aufweist, die höher als die des Driftbereichs ist; einen Basisbereich eines zweiten Leitfähigkeitstyps, der zwischen dem Emitterbereich und dem Driftbereich angeordnet ist; einen Sammelbereich eines ersten Leitfähigkeitstyps, der zwischen dem Basisbereich und dem Driftbereich angeordnet ist, und der eine Dotierungskonzentration aufweist, die höher als die des Driftbereichs ist; einen Gatter-Grabenabschnitt, der von der oberen Oberfläche des Halbleitersubstrats bis zu einem Abschnitt unter dem Sammelbereich angeordnet ist; und einen unteren Endbereich eines zweiten Leitfähigkeitstyps, der in Berührung mit einem unteren Ende des Gatter-Grabenabschnitts angeordnet ist; wobei der Sammelbereich einen ersten Konzentrationspeak aufweist, in dem die Dotierungskonzentration einen Maximalwert in Tiefenrichtung angibt; und ein Abstand zwischen dem ersten Konzentrationspeak und dem unteren Endbereich in Tiefenrichtung kleiner ist als ein Abstand zwischen dem ersten Konzentrationspeak und dem Basisbereich in Tiefenrichtung.
  2. Bipolartransistor mit isolierter Gatterelektrode nach Anspruch 1, wobei der Sammelbereich den Basisbereich berührt.
  3. Bipolartransistor mit isolierter Gatterelektrode nach Anspruch 1, wobei ein Bereich mit derselben Dotierungskonzentration wie der Driftbereich zwischen dem Sammelbereich und dem Basisbereich angeordnet ist.
  4. Bipolartransistor mit isolierter Gatterelektrode nach einem der Ansprüche 1 bis 3, wobei die Dotierungskonzentration des ersten Konzentrationspeaks 2×1018/cm3 oder weniger beträgt.
  5. Bipolartransistor mit isolierter Gatterelektrode nach einem der Ansprüche 1 bis 4, wobei eine integrierte Konzentration, die sich durch Integrieren der Dotierungskonzentration des ersten Konzentrationspeaks in Tiefenrichtung ergibt, 1×1015/cm2 oder mehr, oder 1,5×1017/cm2 oder weniger beträgt.
  6. Bipolartransistor mit isolierter Gatterelektrode nach einem der Ansprüche 1 bis 5, wobei eine Halbwertsbreite des ersten Konzentrationspeaks in Tiefenrichtung 2 µm oder mehr beträgt.
  7. Bipolartransistor mit isolierter Gatterelektrode nach einem der Ansprüche 1 bis 6, wobei der Basisbereich einen Basiskonzentrationspeak aufweist, in dem eine Dotierungskonzentration einen Maximalwert in Tiefenrichtung angibt; und ein Abstand zwischen dem ersten Konzentrationspeak und dem Basiskonzentrationspeak in Tiefenrichtung 2 µm oder mehr beträgt.
  8. Bipolartransistor mit isolierter Gatterelektrode nach einem der Ansprüche 1 bis 7, ferner umfassend einen Dummy-Grabenabschnitt, der von der oberen Oberfläche des Halbleitersubstrats bis zu einem Abschnitt unter dem Sammelbereich angeordnet ist; wobei der untere Endbereich ein unteres Ende des Dummy-Grabenabschnitt berührt.
  9. Bipolartransistor mit isolierter Gatterelektrode nach einem der Ansprüche 1 bis 8, wobei der ferner einen zweiten Konzentrationspeak umfasst, der in Tiefenrichtung an einer anderen Position als der erste Konzentrationspeak angeordnet ist, wobei der zweite Konzentrationspeak eine Dotierungskonzentration aufweist, die gleich groß wie oder kleiner als die des ersten Konzentrationspeaks ist.
  10. Bipolartransistor mit isolierter Gatterelektrode nach Anspruch 9, wobei die Dotierungskonzentration des zweiten Konzentrationspeaks kleiner als die Dotierungskonzentration des ersten Konzentrationspeaks ist; und der zweite Konzentrationspeak zwischen dem ersten Konzentrationspeak und dem Basisbereich liegt.
  11. Bipolartransistor mit isolierter Gatterelektrode nach einem der Ansprüche 1 bis 10, wobei der Maximalwert der Dotierungskonzentration des Sammelbereichs größer als ein Maximalwert einer Dotierungskonzentration des unteren Endbereichs ist.
  12. Bipolartransistor mit isolierter Gatterelektrode nach einem der Ansprüche 1 bis 11, wobei eine Grenze zwischen dem unteren Endbereich und dem Sammelbereich näher an der oberen Oberflächenseite des Halbleitersubstrats angeordnet ist als das untere Ende des Gatter-Grabenabschnitts.
DE112022000506.8T 2021-09-16 2022-08-25 Bipolartransistor mit isolierter gatterelektrode Pending DE112022000506T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-151593 2021-09-16
JP2021151593 2021-09-16
PCT/JP2022/032121 WO2023042638A1 (ja) 2021-09-16 2022-08-25 絶縁ゲート型バイポーラトランジスタ

Publications (1)

Publication Number Publication Date
DE112022000506T5 true DE112022000506T5 (de) 2024-03-07

Family

ID=85602157

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112022000506.8T Pending DE112022000506T5 (de) 2021-09-16 2022-08-25 Bipolartransistor mit isolierter gatterelektrode

Country Status (5)

Country Link
US (1) US20230395706A1 (de)
JP (1) JPWO2023042638A1 (de)
CN (1) CN116888741A (de)
DE (1) DE112022000506T5 (de)
WO (1) WO2023042638A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028250A (ja) 2015-07-16 2017-02-02 富士電機株式会社 半導体装置及びその製造方法
WO2019142706A1 (ja) 2018-01-17 2019-07-25 富士電機株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101694850B (zh) * 2009-10-16 2011-09-14 电子科技大学 一种具有p型浮空层的载流子存储槽栅igbt
CN105593997A (zh) * 2013-10-04 2016-05-18 三菱电机株式会社 碳化硅半导体装置及其制造方法
JP6715567B2 (ja) * 2014-12-16 2020-07-01 富士電機株式会社 半導体装置
JP6702423B2 (ja) * 2016-08-12 2020-06-03 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2019012762A (ja) * 2017-06-30 2019-01-24 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028250A (ja) 2015-07-16 2017-02-02 富士電機株式会社 半導体装置及びその製造方法
WO2019142706A1 (ja) 2018-01-17 2019-07-25 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2023042638A1 (de) 2023-03-23
WO2023042638A1 (ja) 2023-03-23
CN116888741A (zh) 2023-10-13
US20230395706A1 (en) 2023-12-07

Similar Documents

Publication Publication Date Title
DE102015221061B4 (de) Halbleitervorrichtung
DE112013007363B4 (de) Halbleitervorrichtung
CH638928A5 (de) Halbleiteranordnung.
DE10297349T5 (de) Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE102017126853B4 (de) Halbleitervorrichtung mit Puffergebiet
DE112013002352T5 (de) Halbleitervorrichtung
DE112018000050T5 (de) Halbleitervorrichtung
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE112020002227T5 (de) Halbleitervorrichtung
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE112020001040T5 (de) Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
DE112021002169T5 (de) Halbleitervorrichtung
DE112021004603T5 (de) Halbleitervorrichtung
DE102022102392A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einerHalbleitervorrichtung
DE102021114181A1 (de) Halbleitervorrichtung
DE19534154C2 (de) Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE112021000166T5 (de) Halbleitervorrichtung
DE112021000105T5 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE102018200916A1 (de) Halbleiterschaltelement und Verfahren zum Herstellen desselben
DE102020128891A1 (de) Halbleitervorrichtung
DE3832750A1 (de) Leistungshalbleiterbauelement
DE112021004621T5 (de) Halbleitervorrichtung
DE2044863A1 (de) Verfahren zur Herstellung von Schottkydioden

Legal Events

Date Code Title Description
R012 Request for examination validly filed