CN107611026B - 一种深硅刻蚀工艺 - Google Patents

一种深硅刻蚀工艺 Download PDF

Info

Publication number
CN107611026B
CN107611026B CN201610539981.6A CN201610539981A CN107611026B CN 107611026 B CN107611026 B CN 107611026B CN 201610539981 A CN201610539981 A CN 201610539981A CN 107611026 B CN107611026 B CN 107611026B
Authority
CN
China
Prior art keywords
etching
groove width
deep silicon
protective layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610539981.6A
Other languages
English (en)
Other versions
CN107611026A (zh
Inventor
胡竞之
谢秋实
蒋中伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN201610539981.6A priority Critical patent/CN107611026B/zh
Publication of CN107611026A publication Critical patent/CN107611026A/zh
Application granted granted Critical
Publication of CN107611026B publication Critical patent/CN107611026B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种深硅刻蚀工艺，包括：沉积步骤，生成保护层以对图形底部和侧壁进行保护；刻蚀步骤，对图形底部和侧壁进行刻蚀；重复沉积步骤和刻蚀步骤至整个深硅刻蚀工艺结束；在沉积步骤中，加载下电极功率，以使在图形底部生成的保护层的厚度大于在图形侧壁生成的保护层的厚度。不同槽宽尺寸图形内，大尺寸槽宽图形底部生成的保护层的厚度加重比例高于小尺寸槽宽图形。随刻蚀深度增加，在刻蚀速率不变的情况下，缩小同一尺寸槽宽图形内侧壁和底部刻蚀时间的差值，改善图形的刻蚀槽底部收的状态；不同尺寸槽宽图形内，缩小大尺寸槽宽图形和小尺寸槽宽图形单步刻蚀步骤速率差值，可有效改善刻蚀过程中负载效应。

Description

一种深硅刻蚀工艺
技术领域
本发明属于半导体制造技术领域，具体涉及一种深硅刻蚀工艺。
背景技术
深硅刻蚀中，交替进行沉积聚合物步骤和刻蚀步骤，对硅基材料进行刻蚀，这种方法已广泛应用于MEMS深硅刻蚀和TSV封装工艺。
在MEMS或TSV的HAR刻蚀应用中，具有宽尺寸变化的不同图形深孔必须同时刻蚀，即在一张晶圆上同时刻蚀尺寸不同的图形，这需要具备承受不同尺寸变化，且后续尽量减少或避免修正的工艺过程。如图1所示，在TSV工艺中，不同的图形尺寸深宽比从通常3:1变化到10:1，槽宽(或孔径)从1um变化到20um，MEMS器件中甚至有深宽比达到30：1，槽宽(或孔径)从2um变化到100um的图形尺寸。在具备多尺寸变化且高深宽比结构的刻蚀工艺过程中需要特别要考虑的一个因素即负载效应。
深硅刻蚀工艺中，刻蚀槽中包括大尺寸槽宽(或孔径)图形和小尺寸槽宽(或孔径)，大尺寸槽宽(或孔径)图形比小尺寸槽宽(或孔径)图形刻蚀快，即通常所说的微观负载效应(micloading effect)，如图2所示，相同工艺时间下，大尺寸槽宽(或孔径)图形2较小尺寸槽宽(或孔径)图形1刻蚀深度深，这可能导致至对刻蚀层下方或刻蚀截止层的刻蚀，甚至是刻蚀至晶圆穿孔导致晶圆下方通入的背吹气体的泄露。物质的运输是导致负载效应的重要原因，越高的深宽比，对于反应物到达沟槽底部和副产物的溢出越困难。如图3a所示，刻蚀到一定程度的大尺寸槽宽图形2和小尺寸槽宽图形1中的这些反应物和副产物的传输效率随着刻蚀的进行而变化，导致刻蚀速率随着刻蚀深度的增加而下降，再刻蚀一段时间后，如图3b所示，小尺寸槽宽图形1刻蚀速率比大尺寸槽宽图形2刻蚀速率下降快,从而小尺寸槽宽图形1的平均刻蚀速率比大尺寸槽宽图形2的平均刻蚀速率小,相同工艺时间下，小尺寸槽宽图形1刻蚀速率比大尺寸槽宽图形2刻蚀深度浅。
同时，深硅刻蚀工艺中常见的，因硅的暴露面积，导致的刻蚀速率变化，即宏观负载效应(macloading effect)。对于相同尺寸和不同尺寸的样品都会发生，反应物消耗是负载效应的根源。当宏观负载效应和微观负载效应一起发生时，要生产兼具备高深宽比、形貌合格以及不同槽宽(或孔径)图形尺寸的器件就变得困难。
在正常保证形貌的深硅刻蚀工艺中，如图4所示，沉积刻蚀循环的基本步骤为，第一个循环S1：S101沉积聚合物保护层，在单步沉积标准厚度聚合物保护层的时间td内所沉积的聚合物保护层的厚度为h；S102刻蚀聚合物保护层，刻蚀聚合物保护层的速率为v1，则刻蚀聚合物保护层的时间为t1＝h/v1；S103刻蚀硅层，其中，单步刻蚀聚合物保护层和刻蚀硅层的时间为t，则刻蚀硅层的时间为t3＝t-t1；第二个循环S2：S201重复S101、S202重复S102；S203重复S103……循环至结束。现有技术一，在深硅刻蚀过程中，为了获得不同尺寸下高深宽比的图形，通常采用增加沉积步骤时间的方法来改善负载效应，如图5所示，第一个循环S1’：S101’沉积聚合物保护层，S102’增加单步沉积时间，沉积步骤除标准沉积层时间td外，还增加了过沉积增加聚合物保护层时间t2，总的沉积步骤时间为td+t2，所沉积的聚合物保护层的厚度为h’；S103’刻蚀聚合物保护层，刻蚀聚合物保护层的速率为v1，则刻蚀聚合物保护层的时间增加为t1+y，且t1+y＝h’/v1；S104’刻蚀硅层，其中，单步刻蚀聚合物保护层和刻蚀硅层的时间不变仍旧为t，则刻蚀硅层的时间为t3’＝t-t1-y；第二个循环S2’：S201’重复S101’、S202’重复S102’，S203’重复S103’，S204’重复S104’；……循环至结束。
在如图6a中的大尺寸槽宽图形2和小尺寸槽宽图形1内分别进行沉积聚合物保护层3，采用加沉积步骤时间改善负载的方法，沉积后如图6b所示，主要是基于聚合物保护层3在大尺寸槽宽图形2中的沉积速率远大于小尺寸槽宽图形1，且沉积时间相同的状况下，大尺寸槽宽图形2内的沉积厚度大于小尺寸槽宽图形1内的沉积厚度，h宽’>h窄’。而在聚合物保护层3的去除中，如图6c所示，大尺寸槽宽图形2和小尺寸槽宽图形1刻蚀速率相差不大v1宽≈v1窄，因此，对刻蚀完聚合物保护层3的时间t1＝h’/v1有t1宽>t1窄。增加单步聚合物保护层3沉积时间，可以显著增加大尺寸槽宽图形2的单步沉积层厚度h宽’>>h窄’，相应的在后续刻蚀步骤中刻蚀完聚合物保护层3所用的时间t1宽+y宽>>t1窄+y窄，同时，刻蚀硅层时间t3＝t-t1-y有t3宽<＜t3窄，因此大尺寸槽宽图形2在单步刻蚀硅层的深度显著减小，如图6c，从而减小因尺寸引起的负载效应。
现有技术的缺点主要表现为增加聚合物保护层3的沉积时间优化负载效应的同时会引起底部收缩，且这种情况无法通过进一步增加刻蚀时间改善。这是因为单纯通过增加沉积步骤的沉积时间，聚合物保护层3沉积在刻蚀槽的侧壁和底部的厚度相近h侧≈h底，而对于聚合物保护层3的去除，底部的去除速率远大于侧壁的去除速率v侧<＜v底。随着刻蚀深度的增加，在刻蚀聚合物保护层3与刻蚀硅层的速率随刻蚀深度的增加均有所下降，如图6c，当刻蚀聚合物保护层3的速率降低到一定层度，底部聚合物保护层较侧壁聚合物保护层先刻蚀干净，即在t1+y的时间内侧壁聚合物保护层3未去除干净即进入底部硅层的刻蚀，导致下步刻蚀的底部初始尺寸变小，如图7所示，多个沉积刻蚀循环累积后的效果即呈现底部收缩的现象。如图8a、8b所示，若在此情况下，增加刻蚀时间，沉积与刻蚀的循环又将进入正常深硅刻蚀工艺的循环流程中，此时仅能保证形貌的恢复，而前期增加沉积时间后改善的负载效应将继续恶化。
发明内容
本发明所要解决的技术问题是针对现有技术中存在的上述不足，提供一种深硅刻蚀工艺，该方法可有效改善深硅刻蚀过程中的负载效应。
解决本发明技术问题所采用的技术方案是提供一种深硅刻蚀工艺，包括：沉积步骤，生成保护层以对图形底部和侧壁进行保护；刻蚀步骤，对图形底部和侧壁进行刻蚀；重复所述沉积步骤和刻蚀步骤至整个深硅刻蚀工艺结束；
在所述沉积步骤中，加载下电极功率，以使在所述图形底部生成的所述保护层的厚度大于在所述图形侧壁生成的所述保护层的厚度。
优选的是，所述沉积步骤的下电极功率为5W～50W。
优选的是，所述刻蚀步骤的反应气体流量为300sccm～1000sccm。高流量的刻蚀步骤的反应气体一方面改善小尺寸槽宽图形刻蚀到深处后的物质传输，另一方面弥补刻蚀后期反应物质的不足，改善随刻蚀深度的增加导致刻蚀速率变慢引起的底部收的现象。
优选的是，所述刻蚀步骤的反应气体流量为350～700sccm。
优选的是，所述沉积步骤的反应气体流量为80～150sccm。
更优选的是，所述沉积步骤的反应气体流量为90～120sccm。一方面改善大尺寸槽宽图形沉积过多造成的长草现象，另一方面改善小尺寸槽宽图形刻蚀到后期反应气体传质困难造成后续的刻蚀步骤反应气体交换困难的现象，而加快小尺寸槽宽图形刻蚀。
优选的是，所述沉积步骤和刻蚀步骤的单步时间为3s～15s。单步的较长的沉积和刻蚀时间，可以使得整个工艺获得较低的速率。
优选的是，所述沉积步骤的反应气体包括C4F8，所述刻蚀步骤的反应气体包括SF6。所述沉积步骤采用C4F8为反应气体，可以提高沉积效率。
优选的是，所述沉积步骤和刻蚀步骤的反应气体压力为30mt～80mt。
更优选的是，所述沉积步骤和刻蚀步骤的反应气体压力为40～70mt。
优选的是，所述刻蚀步骤的下电极功率为40W～200W。刻蚀步骤采用较高的低频功率可以促进反应气体在小尺寸槽宽图形底部的运输。
优选的是，所述沉积步骤和刻蚀步骤的下电极功率源的频率为400～450kHz。
优选的是，以脉冲方式加载所述沉积步骤和刻蚀步骤的下电极功率。
优选的是，所述脉冲的频率为1000Hz，低频占空比为15％～30％。这样可保证低的反应速率。
本发明提供一种深硅刻蚀工艺，在沉积步骤中，加载下电极功率，以使在图形底部生成的保护层的厚度大于在图形侧壁生成的保护层的厚度，不同槽宽尺寸图形内，大尺寸槽宽图形底部生成的保护层的厚度加重比例高于小尺寸槽宽图形。随刻蚀深度增加，在刻蚀速率不变的情况下，缩小同一尺寸槽宽图形内侧壁和底部刻蚀时间的差值，改善图形的刻蚀槽底部收的状态；不同尺寸槽宽图形内，缩小大尺寸槽宽图形和小尺寸槽宽图形单步刻蚀步骤速率差值，可有效改善刻蚀过程中负载效应。
附图说明
图1是背景技术中的宽尺寸变化范围的深硅形貌的剖面图；
图2是背景技术中的具有大尺寸槽宽图形与小尺寸槽宽图形的深硅形貌的剖面图；
图3a是背景技术中的具有大尺寸槽宽图形与小尺寸槽宽图形的深硅形貌的剖面图；
图3b是图3a中的深硅再刻蚀后得到的深硅形貌的剖面图；
图4是背景技术中的正常深硅刻蚀工艺沉积刻蚀循环流程图；
图5是背景技术中的增加沉积步骤时间的深硅刻蚀工艺沉积刻蚀循环流程图；
图6a是背景技术中的具有大尺寸槽宽图形与小尺寸槽宽图形的深硅形貌的剖面图；
图6b是图6a中的深硅沉积后得到的深硅形貌的剖面图；
图6c是图6b中的深硅刻蚀后得到的深硅形貌的剖面图；
图7是图6c中的深硅经过多个沉积刻蚀循环累积后得到的深硅形貌的剖面图；
图8a是背景技术中的增加聚合物保护层沉积时间再优化负载效应的情况下得到的深硅形貌的扫描电镜图；
图8b是背景技术中的增加聚合物保护层沉积时间再优化负载效应的情况下得到的深硅形貌的扫描电镜图；
图9a本发明实施例6中的深硅形貌的扫描电镜图；
图9b本发明实施例6中的深硅形貌的扫描电镜图。
图中：1-小尺寸槽宽图形；2-大尺寸槽宽图形；3-聚合物保护层。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1
本实施例提供一种深硅刻蚀工艺，包括：沉积步骤，生成保护层以对图形底部和侧壁进行保护；刻蚀步骤，对图形底部和侧壁进行刻蚀；重复沉积步骤和刻蚀步骤至整个深硅刻蚀工艺结束；在沉积步骤中，加载下电极功率，以使在图形底部生成的保护层的厚度大于在图形侧壁生成的保护层的厚度。
本实施例提供一种深硅刻蚀工艺，在沉积步骤中，加载下电极功率，以使在图形底部生成的保护层的厚度大于在图形侧壁生成的保护层的厚度，不同槽宽尺寸图形内，大尺寸槽宽图形底部生成的保护层的厚度加重比例高于小尺寸槽宽图形。随刻蚀深度增加，在刻蚀速率不变的情况下，缩小同一尺寸槽宽图形内侧壁和底部刻蚀时间的差值，改善图形的刻蚀槽底部收缩的状态；不同尺寸槽宽图形内，缩小大尺寸槽宽图形和小尺寸槽宽图形单步刻蚀步骤速率差值，可有效改善刻蚀过程中负载效应。
实施例2
本实施例提供一种深硅刻蚀工艺，在刻蚀系统内进行，工艺包括以下步骤：
1)沉积步骤：生成保护层以对晶圆上刻蚀出的图形底部和侧壁进行保护，具体的，晶圆的材质为硅，图形为硅层，保护层为聚合物保护层。
以脉冲方式加载沉积步骤的下电极功率，脉冲的频率为1000Hz，低频占空比为15％。这样可保证较低的刻蚀速率。
沉积步骤的反应气体压力为30mt，沉积步骤的下电极功率为5W，沉积步骤的反应气体包括C4F8，反应气体的流量为80sccm，沉积步骤的单步时间为3s，沉积步骤的下电极功率源的频率为430kHz。沉积步骤采用C4F8为反应气体，可以提高沉积效率。在上述反应气体的流速下，一方面改善大尺寸槽宽图形沉积过多造成的长草现象，另一方面改善小尺寸槽宽图形刻蚀到后期反应气体传质困难造成后续的刻蚀步骤反应气体交换困难的现象，而加快小尺寸槽宽图形刻蚀。
2)刻蚀步骤：对图形底部和侧壁进行刻蚀，
以脉冲方式加载刻蚀步骤的下电极功率，脉冲的频率为1000Hz，低频占空比为15％。这样可保证低的刻蚀速率。
刻蚀步骤的反应气体压力为30mt，刻蚀步骤的下电极功率为40W，刻蚀步骤的反应气体包括SF6，刻蚀步骤的反应气体流量为300sccm，刻蚀步骤的单步时间为3s，刻蚀步骤的下电极功率源的频率为430kHz。高流量的刻蚀步骤的反应气体一方面改善小尺寸槽宽图形刻蚀到深处后的物质传输，另一方面弥补刻蚀后期反应物质的不足，改善随刻蚀深度的增加导致刻蚀速率变慢引起的底部收的现象。
3)重复步骤1)和2)，一共进行50次，深硅刻蚀工艺结束。
上述单步的较长的沉积和刻蚀时间，可以使得整个工艺获得较低的速率。
上述改善的负载效应效果定量表示2um槽宽与10um槽宽的刻蚀深度比为:53.2um:71.6um＝74.36％，较现有技术显著增加。
实施例3
本实施例提供一种改善深硅刻蚀的方法，在刻蚀系统内进行所述方法包括以下步骤：
1)沉积步骤：生成保护层以对晶圆上刻蚀出的图形底部和侧壁进行保护，具体的，晶圆的材质为硅，图形为硅层，保护层为聚合物保护层。
以脉冲方式加载沉积步骤的下电极功率，脉冲的频率为1000Hz，低频占空比为20％。
沉积步骤的反应气体压力为80mt，沉积步骤的下电极功率为30W，沉积步骤的反应气体包括C4F8，反应气体的流量为150sccm，沉积步骤的单步时间为15s，沉积步骤的下电极功率源的频率为400kHz。
2)刻蚀步骤：对图形底部和侧壁进行刻蚀，
以脉冲方式加载刻蚀步骤的下电极功率，脉冲的频率为1000Hz，低频占空比为20％。
刻蚀步骤的反应气体压力为80mt，刻蚀步骤的下电极功率为70W，刻蚀步骤的反应气体包括SF6，刻蚀步骤的反应气体流量为700sccm，刻蚀步骤的单步时间为10s，刻蚀步骤的下电极功率源的频率为400kHz。
3)重复步骤1)和2)，一共进行80次，深硅刻蚀工艺结束。
上述改善的负载效应效果定量表示2um槽宽与10um槽宽的刻蚀深度比为:56.7um:74.5um＝76.12％，较现有技术显著增加。
实施例4
本实施例提供一种改善深硅刻蚀的方法，在刻蚀系统内进行所述方法包括以下步骤：
1)沉积步骤：生成保护层以对晶圆上刻蚀出的图形底部和侧壁进行保护，具体的，晶圆的材质为硅，图形为硅层，保护层为聚合物保护层。
以脉冲方式加载沉积步骤的下电极功率，脉冲的频率为1000Hz，低频占空比为30％。
沉积步骤的反应气体压力为50mt，沉积步骤的下电极功率为50W，沉积步骤的反应气体包括C4F8，反应气体的流量为100sccm，沉积步骤的单步时间为10s，沉积步骤的下电极功率源的频率为450kHz。
2)刻蚀步骤：对图形底部和侧壁进行刻蚀。
以脉冲方式加载刻蚀步骤的下电极功率，脉冲的频率为1000Hz，低频占空比为30％。
刻蚀步骤的反应气体压力为50mt，刻蚀步骤的下电极功率为100W，刻蚀步骤的反应气体包括SF6，刻蚀步骤的反应气体流量为500sccm，刻蚀步骤的单步时间为12s，刻蚀步骤的下电极功率源的频率为450kHz。
3)重复步骤1)和2)，一共进行60次，深硅刻蚀工艺结束。
上述改善的负载效应效果定量表示2um槽宽与10um槽宽的刻蚀深度比为:54.1um:71.9um＝75.28％，较现有技术显著增加。
实施例5
本实施例提供一种改善深硅刻蚀的方法，在刻蚀系统内进行所述方法包括以下步骤：
1)沉积步骤：生成保护层以对晶圆上刻蚀出的图形底部和侧壁进行保护，具体的，晶圆的材质为硅，图形为硅层，保护层为聚合物保护层。
以脉冲方式加载沉积步骤的下电极功率，脉冲的频率为1000Hz，低频占空比为30％。
沉积步骤的反应气体压力为70mt，沉积步骤的下电极功率为35W，沉积步骤的反应气体包括C4F8，反应气体的流速为120sccm，沉积步骤的单步时间为12s，沉积步骤的下电极功率源的频率为420kHz。
2)刻蚀步骤：对图形底部和侧壁进行刻蚀。
以脉冲方式加载刻蚀步骤的下电极功率，脉冲的频率为1000Hz，低频占空比为25％。
刻蚀步骤的反应气体压力为70mt，刻蚀步骤的下电极功率为200W，刻蚀步骤的反应气体包括SF6，刻蚀步骤的反应气体流量为100sccm，刻蚀步骤的单步时间为15s，刻蚀步骤的下电极功率源的频率为420kHz。刻蚀步骤采用较高的低频功率可以促进反应气体在小尺寸槽宽图形底部的运输。
3)重复步骤1)和2)，一共进行40次，深硅刻蚀工艺结束。
上述改善的负载效应效果定量表示2um槽宽与10um槽宽的刻蚀深度比为:56.2um:75.4um＝74.57％，较现有技术显著增加。
实施例6
本实施例提供一种改善深硅刻蚀的方法，在刻蚀系统内进行所述方法包括以下步骤：
1)沉积步骤：生成保护层以对晶圆上刻蚀出的图形底部和侧壁进行保护，具体的，晶圆的材质为硅，图形为硅层，保护层为聚合物保护层。
以脉冲方式加载沉积步骤的下电极功率，脉冲的频率为1000Hz，低频占空比为23％。
沉积步骤的反应气体压力为50mt，沉积步骤的上电极功率为1800W，沉积步骤的下电极功率为10W，沉积步骤的反应气体包括C4F8，反应气体的流速为120sccm，沉积步骤的单步时间为4.5s。在上述反应气体的流速下，一方面改善大尺寸槽宽图形沉积过多造成的长草现象，另一方面改善小尺寸槽宽图形刻蚀到后期反应气体传质困难造成后续的刻蚀步骤反应气体交换困难的现象，而加快小尺寸槽宽图形刻蚀。
2)刻蚀步骤：对图形底部和侧壁进行刻蚀，
以脉冲方式加载刻蚀步骤的下电极功率，脉冲的频率为1000Hz，低频占空比为23％。
刻蚀步骤的反应气体压力为50mt，刻蚀步骤的上电极功率为2200W，刻蚀步骤的下电极功率为50W，刻蚀步骤的反应气体包括SF6，刻蚀步骤的反应气体流量为400sccm，刻蚀步骤的单步时间为4s。刻蚀步骤高流量的反应气体一方面改善小尺寸槽宽图形刻蚀到深处后的物质传输，另一方面弥补刻蚀后期反应物质的不足，改善随刻蚀深度的增加导致刻蚀速率变慢引起的底部收的现象。刻蚀步骤采用较高的低频功率可以促进反应气体在小尺寸槽宽图形底部的运输。
3)重复步骤1)和2)，一共进行90次，深硅刻蚀工艺结束。单步的较长的沉积和刻蚀时间，可以使得整个工艺获得较低的速率。
如图9a、9b所示，上述改善的负载效应效果定量表示2um槽宽与10um槽宽的刻蚀深度比为:55.8um:73.7um＝75.71％，较现有技术1显著增加。
本实施例提供一种深硅刻蚀工艺，在沉积步骤中，加载下电极功率，以使在图形底部生成的保护层的厚度大于在图形侧壁生成的保护层的厚度，不同槽宽尺寸图形内，大尺寸槽宽图形底部生成的保护层的厚度加重比例高于小尺寸槽宽图形。随刻蚀深度增加，在刻蚀速率不变的情况下，缩小同一尺寸槽宽图形内侧壁和底部刻蚀时间的差值，改善图形的刻蚀槽底部收的状态；不同尺寸槽宽图形内，缩小大尺寸槽宽图形和小尺寸槽宽图形单步刻蚀步骤速率差值，可有效改善刻蚀过程中负载效应。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种深硅刻蚀工艺，用于对不同槽宽尺寸图形进行刻蚀；包括：沉积步骤；刻蚀步骤；重复所述沉积步骤和刻蚀步骤至整个深硅刻蚀工艺结束；其特征在于，
在所述沉积步骤中，加载下电极功率，以使在所述图形底部生成的保护层的厚度大于在所述图形侧壁生成的保护层的厚度，所述不同槽宽尺寸图形内，大尺寸槽宽图形底部生成的所述保护层的厚度加重比例高于小尺寸槽宽图形。
2.根据权利要求1所述的一种深硅刻蚀工艺，其特征在于，所述沉积步骤的下电极功率为5W～50W。
3.根据权利要求1所述的一种深硅刻蚀工艺，其特征在于，所述刻蚀步骤的反应气体流量为300sccm～1000sccm。
4.根据权利要求1所述的一种深硅刻蚀工艺，其特征在于，所述沉积步骤和刻蚀步骤的单步时间为3s～15s。
5.根据权利要求1所述的一种深硅刻蚀工艺，其特征在于，所述沉积步骤的反应气体包括C4F8，所述刻蚀步骤的反应气体包括SF6。
6.根据权利要求5所述的一种深硅刻蚀工艺，其特征在于，所述沉积步骤和刻蚀步骤的反应气体压力为30mt～80mt。
7.根据权利要求1所述的一种深硅刻蚀工艺，其特征在于，所述刻蚀步骤的下电极功率为40W～200W。
8.根据权利要求1所述的一种深硅刻蚀工艺，其特征在于，所述沉积步骤和刻蚀步骤的下电极功率源的频率为400～450kHz。
9.根据权利要求1所述的一种深硅刻蚀工艺，其特征在于，以脉冲方式加载所述沉积步骤和刻蚀步骤的下电极功率。
10.根据权利要求9所述的一种深硅刻蚀工艺，其特征在于，所述脉冲的频率为1000Hz，低频占空比为15％～30％。
CN201610539981.6A 2016-07-11 2016-07-11 一种深硅刻蚀工艺 Active CN107611026B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610539981.6A CN107611026B (zh) 2016-07-11 2016-07-11 一种深硅刻蚀工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610539981.6A CN107611026B (zh) 2016-07-11 2016-07-11 一种深硅刻蚀工艺

Publications (2)

Publication Number Publication Date
CN107611026A CN107611026A (zh) 2018-01-19
CN107611026B true CN107611026B (zh) 2020-10-13

Family

ID=61055046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610539981.6A Active CN107611026B (zh) 2016-07-11 2016-07-11 一种深硅刻蚀工艺

Country Status (1)

Country Link
CN (1) CN107611026B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113808929A (zh) * 2020-06-12 2021-12-17 中微半导体设备(上海)股份有限公司 一种半导体结构的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101068013A (zh) * 2006-05-02 2007-11-07 国际商业机器公司 半导体结构及其制造方法
CN103390581A (zh) * 2013-07-26 2013-11-13 中微半导体设备(上海)有限公司 硅通孔刻蚀方法
US8803268B2 (en) * 2009-09-25 2014-08-12 Intel Corporation Vertical mirror in a silicon photonic circuit
CN105097494A (zh) * 2014-05-08 2015-11-25 北京北方微电子基地设备工艺研究中心有限责任公司 刻蚀方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7959819B2 (en) * 2004-06-29 2011-06-14 Shouliang Lai Method and apparatus for reducing aspect ratio dependent etching in time division multiplexed etch processes
US8277670B2 (en) * 2008-05-13 2012-10-02 Lam Research Corporation Plasma process with photoresist mask pretreatment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101068013A (zh) * 2006-05-02 2007-11-07 国际商业机器公司 半导体结构及其制造方法
US8803268B2 (en) * 2009-09-25 2014-08-12 Intel Corporation Vertical mirror in a silicon photonic circuit
CN103390581A (zh) * 2013-07-26 2013-11-13 中微半导体设备(上海)有限公司 硅通孔刻蚀方法
CN105097494A (zh) * 2014-05-08 2015-11-25 北京北方微电子基地设备工艺研究中心有限责任公司 刻蚀方法

Also Published As

Publication number Publication date
CN107611026A (zh) 2018-01-19

Similar Documents

Publication Publication Date Title
TW495868B (en) Method of reducing RIE lag for deep trench silicon etching
JP2012506149A5 (zh)
TW200710988A (en) Method for etching a trench in a semiconductor substrate
TW201521112A (zh) 控制淺溝槽深度微負載效應的蝕刻方法
JP2008306003A (ja) 半導体装置の製造方法
CN103915330A (zh) 基片刻蚀方法
CN108206131B (zh) 半导体结构以及半导体结构的形成方法
CN104285283A (zh) 半导体基板的制造方法
CN103578973B (zh) 氮化硅高深宽比孔的循环刻蚀方法
CN108364867B (zh) 深硅刻蚀方法
CN107611026B (zh) 一种深硅刻蚀工艺
CN107611027A (zh) 一种改善深硅刻蚀侧壁粗糙度的方法
TW201530654A (zh) 蝕刻的方法
CN104952788B (zh) 一种斜孔刻蚀方法
CN110911344A (zh) 半导体衬底浅沟槽制作方法及半导体衬底浅沟槽结构
US20240063025A1 (en) Sacrificial passivation film deposition method, trench etching method and semiconductor processing apparatus using low-temperature ald process
CN105097494B (zh) 刻蚀方法
WO2022100725A1 (zh) 硅片的刻蚀方法
CN111048414B (zh) 一种沟槽刻蚀及侧壁粗化方法和发光二极管
CN106960816B (zh) 双重图形化的方法
TWI564957B (zh) Glass substrate etching method
CN109671665B (zh) 沟槽的制造方法及浅沟槽隔离结构的制造方法
CN113410136A (zh) 一种碳化硅沟槽刻蚀方法
CN105720003B (zh) 深硅孔刻蚀方法
CN104752159B (zh) 基片刻蚀方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant