TW201521112A - 控制淺溝槽深度微負載效應的蝕刻方法 - Google Patents
控制淺溝槽深度微負載效應的蝕刻方法 Download PDFInfo
- Publication number
- TW201521112A TW201521112A TW103140864A TW103140864A TW201521112A TW 201521112 A TW201521112 A TW 201521112A TW 103140864 A TW103140864 A TW 103140864A TW 103140864 A TW103140864 A TW 103140864A TW 201521112 A TW201521112 A TW 201521112A
- Authority
- TW
- Taiwan
- Prior art keywords
- etching
- wafer
- film layer
- shallow trench
- polymer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 153
- 238000005530 etching Methods 0.000 title claims abstract description 102
- 230000000694 effects Effects 0.000 title claims abstract description 44
- 230000008569 process Effects 0.000 claims abstract description 110
- 239000007789 gas Substances 0.000 claims abstract description 53
- 230000008021 deposition Effects 0.000 claims abstract description 46
- 238000012545 processing Methods 0.000 claims abstract description 26
- 230000005284 excitation Effects 0.000 claims abstract description 16
- 239000011261 inert gas Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims description 57
- 229920006254 polymer film Polymers 0.000 claims description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 230000000903 blocking effect Effects 0.000 claims description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 229910052799 carbon Inorganic materials 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 238000004380 ashing Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 3
- 206010036790 Productive cough Diseases 0.000 claims 1
- 210000003802 sputum Anatomy 0.000 claims 1
- 208000024794 sputum Diseases 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本發明揭露了一種控制淺溝槽深度的蝕刻方法。該方法包括如下步驟；對進入製程腔室的晶圓進行掩膜層蝕刻的蝕刻製程，直至晶圓上的開口接觸到晶圓的基底矽；向製程腔室中通入沉積氣體，進行沉積反應，在晶圓上沉積一層對後續蝕刻起阻擋作用的類聚合物膜層；向製程腔室中通入惰性氣體，在電漿激發條件下對類聚合物膜層進行處理；對晶圓進行淺溝槽蝕刻製程直至預設深度。其有效減小或者消除溝槽蝕刻中蝕刻深度微負載效應。且不用增加額外工序，操作簡單，用時較短。針對具體裝置加工可通過時間等製程參數進行調節控制，靈活性大。
Description
本發明涉及半導體裝置製造領域，尤其涉及一種控制淺溝槽深度微負載效應的蝕刻方法。
一般的，對於晶圓上不同開口尺寸的溝槽蝕刻，蝕刻完成後的深度是存在一定差異的，這種微負載效應（Micro-loading effect）是和蝕刻過程的副產物揮發速度隨著蝕刻深寬比的不同而導致的。近年來，隨著半導體製程節點的遞進，對於溝槽蝕刻的深度負載效應的控制要求越來越高。特別對於淺溝槽隔離蝕刻（Shallow Trench Isolation-ETching，STI-ET），這種負載效應會影響到半導體裝置的電性結果。由於反應物消耗和擴散的基本物理原理的存在，這種負載效應很難通過普通的蝕刻過程的製程參數的簡單調節來根除，特別當節點繼續微縮時，該負載效應也持續增大，給蝕刻製程帶來很大的挑戰。傳統技術中對晶圓進行溝槽蝕刻之後，產生的微負載效應如第1圖所示，其中，在晶圓100中，自上到下依次為光阻101，掩膜層102，氧化矽層103，基底矽104，並且晶圓100還包括小開口區域110和大開口區域120。
針對傳統製程中的上述問題，有人提出了改進方案。在淺溝槽蝕刻進行到一定深度之後，通過選擇性地在大開口區域120生長矽來實現負載效應的彌補，後續再進行淺溝槽蝕刻，達到目標深度。但此改進方案工序繁雜，不僅包括蝕刻工序，而且包括外延生長等一系列工序，特別是其需要選擇性進行外延生長的方法過於繁冗。這樣，大大延長了加工生產週期，增加了生產成本。
綜上所述，如何提供一種簡單有效的減小溝槽蝕刻微負載效應的蝕刻方法是一個亟待解決的問題。
基於此，有必要提供一種能夠有效降低晶圓溝槽蝕刻深度微負載效應的蝕刻方法。
為實現本發明目的提供的一種控制淺溝槽深度微負載效應的蝕刻方法，包括以下步驟：對進入製程腔室的晶圓進行掩膜層蝕刻，直至該晶圓上的開口接觸到該晶圓的基底矽；向該製程腔室中通入沉積氣體，進行沉積反應，在該晶圓上沉積一層對後續蝕刻起阻擋作用的類聚合物膜層；向該製程腔室中通入惰性氣體，在電漿激發條件下對該類聚合物膜層進行處理；對該晶圓進行淺溝槽蝕刻製程直至預設深度。
其中，該對後續蝕刻起阻擋作用的類聚合物膜層為具有碳和氫成分的類聚合物膜層。
其中，該對後續蝕刻起阻擋作用的類聚合物膜層為SiO2
類膜層。
其中，在向該製程腔室中通入沉積氣體，進行沉積反應，在該晶圓上沉積一層對後續蝕刻起阻擋作用的類聚合物膜層的步驟中，該類聚合物膜層的厚度為10埃~300埃。
其中，在對該晶圓進行淺溝槽蝕刻製程直至預設深度的步驟之後還包括以下步驟：將殘留在該晶圓的光阻灰化去除。
其中，該沉積氣體為CH4
或者為SiH4
和O2
的組合。
其中，該惰性氣體為Ar和/或He。
其中，該類聚合物膜層的厚度通過沉積時間進行控制。
其中，向該製程腔室中通入惰性氣體，在電漿激發條件下對該類聚合物膜層進行處理，包括以下步驟：向該製程腔室中通入惰性氣體；在電漿激發條件下對該類聚合物膜層進行處理；利用終點檢測法抓取該晶圓的小尺寸開口區域暴露基底矽的瞬間，結束當前步驟，完成對該類聚合物膜層處理的步驟。
其中，該對進入製程腔室的晶圓進行掩膜層蝕刻的蝕刻製程，直至該晶圓上的開口接觸到該晶圓的基底矽的製程步驟的製程條件為：源功率為400~700W，偏壓功率為100~300W，氣壓為3mt~10mt，蝕刻時間每步為10~40s，主氣體為CF4
和CH2
F2
，流量為50~350sccm，輔氣體為O2
、Ar、He，除氧氣外的輔氣體流量為50~150sccm，氧氣流量為5~30scc；
該向該製程腔室中通入沉積氣體，進行沉積反應，在該晶圓上沉積一層對後續蝕刻起阻擋作用的類聚合物膜層的製程步驟的製程條件為：源功率為100~1000W，偏壓功率為0W~50W，沉積氣體流量為10~500sccm，製程氣壓為1~100mT，製程時間為10~60s；
該向該製程腔室中通入惰性氣體，在電漿激發條件下對該類聚合物膜層進行處理的製程步驟的製程條件為：源功率為100~1000W，偏壓功率為50W~300W，Ar流量為10~500sccm，He流量為10~500sccm，製程氣壓為1~100mT，製程時間為10-60s；
該對該晶圓進行淺溝槽蝕刻製程直至預設深度的製程步驟的製程條件為：源功率為700~1200W，偏壓功率為100~200W，氣壓為10mt~25mt，蝕刻時間為70~100s，主氣體為HBr，流量為300-500sccm，輔氣體為Cl2
、NF3
、SF6
、N2
、O2
、HeO2
中的至少一種，流量為5-50sccm。
其中，該向該製程腔室中通入沉積氣體，進行沉積反應，在該晶圓上沉積一層對後續蝕刻起阻擋作用的類聚合物膜層的製程步驟的製程條件為：源功率為300~700W，偏壓功率為0W，沉積氣體流量為100~200sccm，製程氣壓為10~30mT，製程時間為10~30s；
該向該製程腔室中通入惰性氣體，在電漿激發條件下對該類聚合物膜層進行處理的製程步驟的製程條件為：源功率為300~700W，偏壓功率為100W~200W，Ar流量為100~200sccm，He流量為100~200sccm，製程氣壓為5~20mT，製程時間為10-20s。
其中，該將殘留在該晶圓的光阻灰化去除的製程步驟的製程條件為：源功率為700~1200W，偏壓功率為0W，氣壓為10mt~30mt，蝕刻時間為80~120s，氣體為O2
，流量為200~500sccm。
本發明的有益效果包括：
本發明提供的一種控制淺溝槽深度微負載效應的蝕刻方法，通過增加類聚合物膜層的沉積步驟、以及對所沉積的類聚合物膜層的修飾步驟，可以起到與溝槽蝕刻微負載效應相反的結果，從而有效減小或者消除溝槽蝕刻中蝕刻深度微負載效應。而且，本發明提供的控制淺溝槽深度微負載效應的蝕刻方法，不用增加額外工序，操作簡單，用時較短；且能夠針對具體裝置加工可通過時間等製程參數進行調節控制，靈活性大。同時，採用該方法可以在一定程度上幫助平衡減輕晶圓不同開口區域的關鍵尺寸的差異。
為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖對本發明實施例提供的控制淺溝槽深度微負載效應的蝕刻方法進行說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，並不用於限定本發明。
本發明實施例提供的控制淺溝槽深度微負載效應的蝕刻方法，如第2圖所述，包括以下步驟：
S100，對進入製程腔室的晶圓進行掩膜層蝕刻，直至該晶圓上的開口接觸到該晶圓的基底矽。如第3圖所示，對進入製程腔室的晶圓100的掩膜層102進行蝕刻，晶圓100上的開口被蝕刻至接觸到基底矽，則完成掩膜層102的蝕刻。如圖所示，在晶圓100中，自上到下依次為光阻層101，掩膜層102，氧化矽層103，基底矽104，其中該掩膜層102為SIN類硬掩膜層。該晶圓100還包括小開口區域110和大開口區域120。
S200，向該製程腔室中通入沉積氣體，進行沉積反應，在該晶圓上沉積一層對後續蝕刻起阻擋作用的類聚合物膜層。如第4圖所示，在晶圓100表面的光阻層101上方、掩膜層102蝕刻後在開口區域（小開口區域110和大開口區域120）露出的基底矽上方、以及開口側壁上都沉積上一層類聚合物膜層105，該類聚合物膜層105是對後續蝕刻具有一定阻擋作用的類聚合物膜層。
此處需說明的是，該類聚合物膜層105的沉積過程中，同樣開口面積的小開口區域110和大開口區域120中，小開口區域110的接觸總面積（即，所有小開口區域110的底部和側壁的可供沉積類聚合物膜層105的面積之和）大於大開口區域120的接觸總面積（即，所有大開口區域120的底部和側壁的可供沉積類聚合物膜層105的面積之和）。因此，在大開口區域120所沉積的該類聚合物膜層105的厚度大於小開口區域110所沉積的該類聚合物膜層105的厚度。從而在後續溝槽蝕刻中起到互補的作用。而且沉積不僅發生在開口底部，根據沉積過程的等離子反應條件的偏壓值的不同，開口側壁也會沉積上不同厚度的類聚合物膜層105，一般地，開口區域越大，其側壁所沉積的類聚合物膜層105會越厚。該差異也會一定程度上平衡溝槽蝕刻過程的開口尺寸的負載效應。
S300，向該製程腔室中通入惰性氣體，在電漿激發條件下對該類聚合物膜層進行處理。如第5圖所示，利用惰性氣體在電漿激發條件下對該類聚合物膜層105進行處理後，在晶圓100所有位置的該類聚合物膜層105都變薄或者消失。此處需要說明的是，該處理為對類聚合物膜層105進行修飾處理，使膜層變薄或者消失。其主要為物理性轟擊，在不同開口處其對沉積的類聚合物膜層105的消耗速度幾近相同。因此，進行本步驟的處理後，大開口區域120沉積的類聚合物膜層105厚度依然大於小開口區域110沉積的類聚合物膜層105的厚度。且經本步驟的處理後，所保留下來的沉積厚度與開口的大小成正比。同時，本步驟中也可以加入少量的其他輔助氣體進行製程加工，如O2
，N2
，H2
等。
S400，對該晶圓進行淺溝槽蝕刻製程直至預設深度。對經過上述S300和S400兩步製程之後，繼續對晶圓100進行淺溝槽蝕刻的製程，直至到預設深度。該預設深度，是根據半導體裝置的實際需求設定的蝕刻深度。此處需要說明的是，由於有類聚合物膜層105的阻擋，大開口區域120的蝕刻速度相對原始狀態會有所放慢，這樣可以使小開口區域110與大開口區域120的蝕刻深度相同或者相差不多，如第6圖所示。
本發明實施例提供的控制淺溝槽深度微負載效應的蝕刻方法，通過增加類聚合物膜層的沉積步驟，以及對該沉積層修飾的步驟，可以起到與溝槽蝕刻微負載效應相反的結果，從而有效減小或者消除溝槽蝕刻中蝕刻深度微負載效應。而且，本發明實施例提供的控制淺溝槽深度微負載效應的蝕刻方法，不用增加額外工序，操作簡單，用時較短，且針對具體裝置加工可通過時間等製程參數進行調節控制，靈活性大。同時，利用該方法可以在一定程度上幫助平衡減輕晶圓不同開口區域的關鍵尺寸的差異。
在其中一個實施例中，該對後續蝕刻起阻擋作用的類聚合物膜層為具有碳和氫成分的類聚合物膜層。主要成分為碳和氫的類聚合物膜層105相當於光阻，對後續的蝕刻起到阻擋作用，從而相當於減慢了蝕刻速度，又由於大開口區域120沉積的類聚合物膜層的厚度較大，因此對大開口區域120蝕刻速度的減慢效果更加明顯。
在本發明的一個實施例中，該對後續蝕刻起一定阻擋作用的類聚合物膜層為SiO2
類膜層。與主要成分為碳和氫的類聚合物膜層作用相同，SiO2
類膜層也能起到相對減緩大開口區域120蝕刻速度的作用。
在其中一個實施例中，該類聚合物膜層105的厚度為10埃~300埃。在其中一個實施例的控制淺溝槽深度微負載效應的蝕刻方法，如第7圖所示，還包括以下步驟：S500，將殘留在該晶圓的光阻灰化去除。
在其中一個實施例中，該沉積氣體為CH4
或者為SiH4
和O2
的組合。使用氣體CH4
進行沉積，則可生成主要成分為碳和氫的類聚合物膜層，使用SiH4
和O2
氣體組合作為沉積氣體，則可生成SiO2
類膜層，都可以起到相對減慢大開口區域蝕刻速度的效果。此處需要說明的是，其他可生成類似沉積膜層的氣體組合在本發明其他實施例中也適用，如其他含碳和氫的氣體。
在其中一個實施例中，該惰性氣體為Ar和/或He。
在其中一個實施例中，該類聚合物膜層的厚度通過沉積時間進行控制。此處需要說明的是，該類聚合物沉積時間可通過前期實驗獲得，可通過先預設一個較短的沉積時間，在溝槽蝕刻完成後進行TEM切片分析，驗證不同開口尺寸處的深度差異，如果差異仍較大，需增加沉積時間。如此反復進行，直至深度差異縮小至可接受的範圍。此為本領域技術人員可直接根據描述進行的簡單製程試驗，此處不再詳細說明。
在本發明的其他實施例中，該類聚合物膜層的厚度也可通過加工製程的其他參數或者參數組合進行調節控制，如源功率、氣壓、以及氣體流量等。
在本發明的其他實施例中，該類聚合物的處理也可通過加工製程的其他參數或者參數組合進行調節控制，如製程加工時間、源功率、氣壓、以及氣體流量等。
較佳地，在其中一個實施例中，步驟S300，包括以下步驟：
S310，向該製程腔室中通入惰性氣體；
S320，在電漿激發條件下對該類聚合物膜層進行處理；
S330，利用終點檢測法抓取該晶圓的小尺寸開口區域暴露基底矽的瞬間，結束當前步驟，完成對該類聚合物膜層處理的步驟。
本發明實施例可準確掌握類聚合物處理的時間，使製程加工更加準確，同時也可減小成本，提高生產效率。
在本發明的其中一個實施例中，該對進入製程腔室的晶圓進行掩膜層蝕刻的蝕刻製程，直至該晶圓上的開口接觸到該晶圓的基底矽的製程步驟（即，步驟S100）的製程條件為：源功率為400~700W，偏壓功率為100~300W，氣壓為3mt~10mt，蝕刻時間每步為10~40s，主氣體為CF4
和CH2
F2
，流量為50~350sccm，輔氣體為O2
、Ar、He，除氧氣外的輔氣體流量為50~150sccm，氧氣流量為5~30sccm。
該向該製程腔室中通入沉積氣體，進行沉積反應，在該晶圓上沉積一層對後續蝕刻起阻擋作用的類聚合物膜層的製程步驟（即，步驟S200）的製程條件為：源功率為100~1000W，偏壓功率為0W~50W，沉積氣體流量為10~500sccm，製程氣壓為1~100mT，製程時間為10~60s。
該向該製程腔室中通入惰性氣體，在電漿激發條件下對該類聚合物膜層進行處理的製程步驟（即，步驟S300）的製程條件為：源功率為100~1000W，偏壓功率為50W~300W，Ar流量為10~500sccm，He流量為10~500sccm，製程氣壓為1~100mT，製程時間為10-60s。
該對該晶圓進行淺溝槽蝕刻製程直至預設深度的製程步驟（即，步驟S400）的製程條件為：源功率為700~1200W，偏壓功率為100~200W，氣壓為10mt~25mt，蝕刻時間為70~100s，主氣體為HBr，流量為300-500sccm，輔氣體為Cl2
、NF3
、SF6
、N2、O2
、HeO2
中的至少一種，流量為5-50sccm。
在本發明的其中一個實施例中，該向該製程腔室中通入沉積氣體，進行沉積反應，在該晶圓上沉積一層對後續蝕刻起阻擋作用的類聚合物膜層的製程步驟（即，步驟S200）的製程條件為：源功率為300~700W，偏壓功率為0W，沉積氣體流量為100~200sccm，製程氣壓為10~30mT，製程時間為10~30s。
該向該製程腔室中通入惰性氣體，在電漿激發條件下對該類聚合物膜層進行處理的製程步驟（即，步驟S300）的製程條件為：源功率為300~700W，偏壓功率為100W~200W，Ar流量為100~200sccm，He流量為100~200sccm，製程氣壓為5~20mT，製程時間為10-20s。
在本發明的其中一個實施例中，該將殘留在該晶圓的光阻灰化去除的製程步驟（即，步驟S500）的製程條件為：源功率為700~1200W，偏壓功率為0W，氣壓為10mt~30mt，蝕刻時間為80~120s，氣體為氧氣，流量為200~500sccm。
以上所述實施例僅表達了本發明的幾種實施方式，其描述較為具體和詳細，但並不能因此而理解為對本發明專利範圍的限制。應當指出的是，對於本領域的普通技術人員來說，在不脫離本發明構思的前提下，還可以做出若干變形和改進，這些都屬於本發明的保護範圍。因此，本發明專利的保護範圍應以所附申請專利範圍為準。
S100、S200、S300、S400、S500‧‧‧步驟
100‧‧‧晶圓
101‧‧‧光阻層
102‧‧‧掩膜層
103‧‧‧氧化矽層
104‧‧‧基底矽
105‧‧‧類聚合物膜層
110‧‧‧小開口區域
120‧‧‧大開口區域
100‧‧‧晶圓
101‧‧‧光阻層
102‧‧‧掩膜層
103‧‧‧氧化矽層
104‧‧‧基底矽
105‧‧‧類聚合物膜層
110‧‧‧小開口區域
120‧‧‧大開口區域
第1圖為傳統製程溝槽蝕刻後的晶圓示意圖； 第2圖為本發明一種控制淺溝槽深度微負載效應的蝕刻方法的一具體實施例的流程圖； 第3圖為採用第2圖所示方法進行步驟S100時的晶圓結構示意圖； 第4圖為採用第2圖所示方法進行步驟S200時的晶圓結構示意圖； 第5圖為採用第2圖所示方法進行步驟S300時的晶圓結構示意圖； 第6圖為採用第2圖所示方法進行步驟S400時的晶圓結構示意圖； 第7圖為本發明一種控制淺溝槽深度微負載效應的蝕刻方法的另一具體實施例的流程圖。
S100、S200、S300、S400‧‧‧步驟
Claims (12)
- 一種控制淺溝槽深度微負載效應的蝕刻方法，其特徵在於，包括以下步驟： 對進入製程腔室的晶圓進行掩膜層蝕刻，直至該晶圓上的開口接觸到該晶圓的基底矽； 向該製程腔室中通入沉積氣體，進行沉積反應，在該晶圓上沉積一層對後續蝕刻起阻擋作用的類聚合物膜層； 向該製程腔室中通入惰性氣體，在電漿激發條件下對該類聚合物膜層進行處理； 對該晶圓進行淺溝槽蝕刻製程直至預設深度。
- 如申請專利範圍第1項所述的控制淺溝槽深度微負載效應的蝕刻方法，其特徵在於，該對後續蝕刻起阻擋作用的類聚合物膜層為具有碳和氫成分的類聚合物膜層。
- 如申請專利範圍第1項所述的控制淺溝槽深度微負載效應的蝕刻方法，其特徵在於，該對後續蝕刻起阻擋作用的類聚合物膜層為SiO2 類膜層。
- 如申請專利範圍第2項或第3項所述的控制淺溝槽深度微負載效應的蝕刻方法，其特徵在於，在向該製程腔室中通入沉積氣體，進行沉積反應，在該晶圓上沉積一層對後續蝕刻起阻擋作用的類聚合物膜層的步驟中，該類聚合物膜層的厚度為10埃~300埃。
- 如申請專利範圍第4項所述的控制淺溝槽深度微負載效應的蝕刻方法，其特徵在於，在對該晶圓進行淺溝槽蝕刻製程直至預設深度的步驟之後還包括以下步驟： 將殘留在該晶圓的光阻灰化去除。
- 如申請專利範圍第4項所述的控制淺溝槽深度微負載效應的蝕刻方法，其特徵在於，該沉積氣體為CH4 或者為SiH4 和O2 的組合。
- 如申請專利範圍第4項所述的控制淺溝槽深度微負載效應的蝕刻方法，其特徵在於，該惰性氣體為Ar和/或He。
- 如申請專利範圍第4項所述的控制淺溝槽深度微負載效應的蝕刻方法，其特徵在於，該類聚合物膜層的厚度通過沉積時間進行控制。
- 如申請專利範圍第4項所述的控制淺溝槽深度微負載效應的蝕刻方法，其特徵在於，向該製程腔室中通入惰性氣體，在電漿激發條件下對該類聚合物膜層進行處理，包括以下步驟： 向該製程腔室中通入惰性氣體； 在電漿激發條件下對該類聚合物膜層進行處理； 利用終點檢測法抓取該晶圓的小尺寸開口區域暴露基底矽的瞬間，結束當前步驟，完成對該類聚合物膜層處理的步驟。
- 如申請專利範圍第7項所述的控制淺溝槽深度微負載效應的蝕刻方法，其特徵在於， 該對進入製程腔室的晶圓進行掩膜層蝕刻的蝕刻製程，直至該晶圓上的開口接觸到該晶圓的基底矽的製程步驟的製程條件為： 源功率為400~700W，偏壓功率為100~300W，氣壓為3mt~10mt，蝕刻時間每步為10~40s，主氣體為CF4 和CH2 F2 ，流量為50~350sccm，輔氣體為O2 、Ar、He，除氧氣外的輔氣體流量為50~150sccm，氧氣流量為5~30scc； 該向該製程腔室中通入沉積氣體，進行沉積反應，在該晶圓上沉積一層對後續蝕刻起阻擋作用的類聚合物膜層的製程步驟的製程條件為： 源功率為100~1000W，偏壓功率為0W~50W，沉積氣體流量為10~500sccm，製程氣壓為1~100mT，製程時間為10~60s； 該向該製程腔室中通入惰性氣體，在電漿激發條件下對該類聚合物膜層進行處理的製程步驟的製程條件為： 源功率為100~1000W，偏壓功率為50W~300W，Ar流量為10~500sccm，He流量為10~500sccm，製程氣壓為1~100mT，製程時間為10-60s； 該對該晶圓進行淺溝槽蝕刻製程直至預設深度的製程步驟的製程條件為： 源功率為700~1200W，偏壓功率為100~200W，氣壓為10mt~25mt，蝕刻時間為70~100s，主氣體為HBr，流量為300-500sccm，輔氣體為Cl2 、NF3 、SF6 、N2 、O2 、HeO2 中的至少一種，流量為5-50sccm。
- 如申請專利範圍第10項所述的控制淺溝槽深度微負載效應的蝕刻方法，其特徵在於， 該向該製程腔室中通入沉積氣體，進行沉積反應，在該晶圓上沉積一層對後續蝕刻起阻擋作用的類聚合物膜層的製程步驟的製程條件為： 源功率為300~700W，偏壓功率為0W，沉積氣體流量為100~200sccm，製程氣壓為10~30mT，製程時間為10~30s； 該向該製程腔室中通入惰性氣體，在電漿激發條件下對該類聚合物膜層進行處理的製程步驟的製程條件為： 源功率為300~700W，偏壓功率為100W~200W，Ar流量為100~200sccm，He流量為100~200sccm，製程氣壓為5~20mT，製程時間為10-20s。
- 如申請專利範圍第5項所述的控制淺溝槽深度微負載效應的蝕刻方法，其特徵在於，該將殘留在該晶圓的光阻灰化去除的製程步驟的製程條件為： 源功率為700~1200W，偏壓功率為0W，氣壓為10mt~30mt，蝕刻時間為80~120s，氣體為O2 ，流量為200~500sccm。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310606952.3A CN104658882B (zh) | 2013-11-25 | 2013-11-25 | 控制浅沟槽深度微负载效应的刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201521112A true TW201521112A (zh) | 2015-06-01 |
| TWI609423B TWI609423B (zh) | 2017-12-21 |
Family
ID=53178991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103140864A TWI609423B (zh) | 2013-11-25 | 2014-11-25 | Etching method for controlling shallow trench depth micro-loading effect |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN104658882B (zh) |
| TW (1) | TWI609423B (zh) |
| WO (1) | WO2015074621A1 (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102480002B1 (ko) * | 2015-09-23 | 2022-12-22 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법, 그리고 패턴 형성 방법 |
| CN105355587B (zh) * | 2015-10-14 | 2018-09-04 | 上海华力微电子有限公司 | 一种避免浅沟槽隔离结构出现深度负载效应的方法 |
| CN107293491A (zh) * | 2016-04-12 | 2017-10-24 | 北大方正集团有限公司 | Vdmos器件的制作方法 |
| CN107134456B (zh) * | 2017-05-10 | 2019-11-26 | 上海格易电子有限公司 | 一种半导体存储器件及其制备方法 |
| CN107968050B (zh) * | 2017-11-24 | 2020-03-13 | 长江存储科技有限责任公司 | 沟道孔的底部刻蚀方法 |
| CN110326089B (zh) * | 2018-01-31 | 2023-07-04 | 株式会社日立高新技术 | 等离子处理方法以及等离子处理装置 |
| CN108565264B (zh) * | 2018-04-13 | 2019-08-20 | 长江存储科技有限责任公司 | 存储串的制备方法及半导体结构刻蚀方法 |
| CN109110726B (zh) * | 2018-07-03 | 2021-06-29 | 北京大学 | 一种提高高深宽比钨合金刻蚀均匀性的方法 |
| CN110911344B (zh) * | 2018-09-14 | 2023-09-05 | 长鑫存储技术有限公司 | 半导体衬底浅沟槽制作方法及半导体衬底浅沟槽结构 |
| US11049844B2 (en) | 2019-07-01 | 2021-06-29 | International Business Machines Corporation | Semiconductor wafer having trenches with varied dimensions for multi-chip modules |
| CN110400749A (zh) * | 2019-07-17 | 2019-11-01 | 上海华力微电子有限公司 | 一种改善晶圆表面微颗粒残留的方法 |
| CN111863705B (zh) * | 2020-07-23 | 2024-04-23 | 中国科学院微电子研究所 | 半导体器件的隔离的形成方法 |
| KR20220014391A (ko) | 2020-07-24 | 2022-02-07 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
| CN112038233B (zh) * | 2020-08-27 | 2022-08-09 | 上海华力集成电路制造有限公司 | 减小不同产品在炉管中的负载效应的方法 |
| CN112951693B (zh) * | 2021-02-09 | 2024-01-05 | 北京北方华创微电子装备有限公司 | 半导体刻蚀设备和刻蚀方法 |
| CN115029681B (zh) * | 2021-03-03 | 2023-07-04 | 和舰芯片制造(苏州)股份有限公司 | Lpcvd工艺中薄膜沉积时负载效应程度表征方法及沉积方法 |
| CN113451126B (zh) * | 2021-07-07 | 2024-02-27 | 北京北方华创微电子装备有限公司 | 晶圆刻蚀方法 |
| CN115939030B (zh) * | 2022-12-27 | 2024-02-20 | 上海铭锟半导体有限公司 | 一种无停止层接触孔刻蚀的方法 |
| CN117219506B (zh) * | 2023-11-09 | 2024-03-12 | 深圳基本半导体有限公司 | 一种消除刻蚀负载效应的方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW564519B (en) * | 2002-10-21 | 2003-12-01 | Nanya Technology Corp | Process for forming shallow trench isolation (STI) with corner protection layer |
| CN1956163A (zh) * | 2005-10-27 | 2007-05-02 | 上海华虹Nec电子有限公司 | 实现浅沟道隔离的工艺方法 |
| US7629255B2 (en) * | 2007-06-04 | 2009-12-08 | Lam Research Corporation | Method for reducing microloading in etching high aspect ratio structures |
| JP2009032872A (ja) * | 2007-07-26 | 2009-02-12 | Sharp Corp | 半導体装置の製造方法 |
| US20100330805A1 (en) * | 2007-11-02 | 2010-12-30 | Kenny Linh Doan | Methods for forming high aspect ratio features on a substrate |
| US8377632B2 (en) * | 2011-05-29 | 2013-02-19 | Nanya Technology Corp. | Method of reducing microloading effect |
-
2013
- 2013-11-25 CN CN201310606952.3A patent/CN104658882B/zh active Active
-
2014
- 2014-11-25 WO PCT/CN2014/092156 patent/WO2015074621A1/zh active Application Filing
- 2014-11-25 TW TW103140864A patent/TWI609423B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104658882B (zh) | 2017-09-01 |
| WO2015074621A1 (zh) | 2015-05-28 |
| TWI609423B (zh) | 2017-12-21 |
| CN104658882A (zh) | 2015-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI609423B (zh) | Etching method for controlling shallow trench depth micro-loading effect | |
| US9991116B1 (en) | Method for forming high aspect ratio patterning structure | |
| KR101691717B1 (ko) | 다중 막층을 갖는 스페이서를 형성하기 위한 에칭 방법 | |
| JP6033496B2 (ja) | 垂直ｎａｎｄ素子のための新規のマスク除去方法 | |
| TWI515790B (zh) | Wafer etching method | |
| EP2378543A2 (en) | Method of forming semiconductor patterns | |
| JP2012506149A5 (zh) | ||
| JP2013254936A (ja) | 半導体基板の製造方法 | |
| US8828882B2 (en) | Method for forming a deep trench in a microelectronic component substrate | |
| CN111243951B (zh) | 一种深硅刻蚀方法 | |
| JP5223364B2 (ja) | プラズマエッチング方法及び記憶媒体 | |
| CN103050396B (zh) | 多层介质刻蚀方法 | |
| JPH04237125A (ja) | ドライエッチング方法 | |
| CN208336151U (zh) | 利用反向间距加倍工艺形成表面平坦化结构 | |
| KR20130063089A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| CN113851376B (zh) | 半导体结构的形成方法 | |
| CN116314006B (zh) | 一种半导体结构的制造方法 | |
| US20230360925A1 (en) | Method For Etching High Aspect Ratio Features Within A Dielectric Using A Hard Mask Stack Having Multiple Hard Mask Layers | |
| CN101752285A (zh) | 沟槽的形成方法 | |
| Choi et al. | Reduction of loading effects with the sufficient vertical profile for deep trench silicon etching by using decoupled plasma sources | |
| KR100728993B1 (ko) | 반도체 소자의 제조방법 | |
| KR100576439B1 (ko) | 반도체 소자의 식각 챔버 클리닝 방법 | |
| CN115602533A (zh) | 掩膜形成方法和半导体器件加工方法 | |
| CN117219503A (zh) | 一种沟槽刻蚀方法及半导体工艺设备 | |
| KR100695438B1 (ko) | 반도체 소자의 제조방법 |