CN112951693B - 半导体刻蚀设备和刻蚀方法 - Google Patents

半导体刻蚀设备和刻蚀方法 Download PDF

Info

Publication number
CN112951693B
CN112951693B CN202110179380.XA CN202110179380A CN112951693B CN 112951693 B CN112951693 B CN 112951693B CN 202110179380 A CN202110179380 A CN 202110179380A CN 112951693 B CN112951693 B CN 112951693B
Authority
CN
China
Prior art keywords
etching
target
gas
process chamber
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110179380.XA
Other languages
English (en)
Other versions
CN112951693A (zh
Inventor
林源为
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN202110179380.XA priority Critical patent/CN112951693B/zh
Publication of CN112951693A publication Critical patent/CN112951693A/zh
Application granted granted Critical
Publication of CN112951693B publication Critical patent/CN112951693B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching
    • H01J37/3053Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching for evaporating or etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/34Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3464Operating strategies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/34Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3476Testing and control
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开一种半导体刻蚀设备和刻蚀方法,半导体刻蚀设备包括工艺腔室,所述工艺腔室的顶壁和/或侧壁上设置有激励线圈,所述工艺腔室内设置有磁控溅射组件,所述磁控溅射组件安装于所述工艺腔室的侧壁上,位于所述工艺腔室中用于承载晶片的承载件上方,所述磁控溅射组件包括基座组件和遮挡组件,所述基座组件用于固定靶材并吸引等离子轰击所述靶材,所述遮挡组件可旋转,用于选择性地遮挡所述靶材。采用上述技术方案提供的半导体刻蚀设备对晶片进行刻蚀,可以解决目前刻蚀过程中,容易产生底部缺口,使半导体器件存在较大漏电风险的问题。

Description

半导体刻蚀设备和刻蚀方法
技术领域
本发明涉及半导体加工技术领域,尤其涉及一种半导体刻蚀设备和刻蚀方法。
背景技术
深硅刻蚀是半导体器件加工过程中的一种重要工艺,为了得到较大的深宽比和较高的垂直度,通常采用干法刻蚀进行深硅刻蚀。在刻蚀过程中,由于反应腔内的等离子体的分布并不是绝对均匀地,因此,对于半导体中位于中心和边缘的部分而言,刻蚀速率往往会存在一定的差异,使半导体的刻蚀存在均匀性较差的问题。
目前,通常在半导体中引入停止层,使刻蚀过程终止在停止层处,从而即便半导体刻蚀过程存在不均匀的情况,也可以使半导体上的不同位置处的刻蚀深度基本一致。但是,在采用上述方案的情况下,为了保证半导体上各位置处均能够达到预设刻蚀深度,半导体上必然有部分区域,如半导体的中间部分处存在过刻现象,从而造成半导体上先刻蚀至停止层处的部分内的等离子体可能会在停止层上发生反射,导致等离子体与侧壁发生反应,产生底部缺口,使半导体器件存在较大的漏电风险。
发明内容
本发明公开一种半导体刻蚀设备和刻蚀方法,以解决目前刻蚀过程中,容易产生底部缺口,使半导体器件存在较大漏电风险的问题。
为了解决上述问题,本发明采用下述技术方案:
第一方面,本发明实施例公开一种半导体刻蚀设备,包括工艺腔室,所述工艺腔室的顶壁和/或侧壁上设置有激励线圈,所述工艺腔室内设置有磁控溅射组件,所述磁控溅射组件安装于所述工艺腔室的侧壁上,位于所述工艺腔室中用于承载晶片的承载件上方,所述磁控溅射组件包括基座组件和遮挡组件,所述基座组件用于固定靶材并吸引等离子轰击所述靶材,所述遮挡组件可旋转,用于选择性地遮挡所述靶材。
第二方面,本发明实施例公开一种刻蚀方法,包括:
主循环刻蚀步,循环执行以下步骤:
主刻蚀步,向工艺腔室中通入刻蚀气体,将所述刻蚀气体激发为等离子体,刻蚀待刻蚀的晶片;
主沉积步,向所述工艺腔室中通入沉积气体,将所述沉积气体激发为等离子体,在所述晶片上刻蚀结构的侧壁上沉积钝化层;
第一判断步,判断所述主刻蚀步和所述主沉积步的执行次数是否达到第一预设阈值,若是,则执行辅循环刻蚀步,若否,则继续执行所述主刻蚀步和所述主沉积步;
所述辅循环刻蚀步,循环执行以下步骤:
辅刻蚀步,向所述工艺腔室中通入所述刻蚀气体,将所述刻蚀气体激发为等离子体,刻蚀所述晶片;
溅射步,旋转遮挡组件,使所述遮挡组件不遮挡靶材,向所述工艺腔室中通入溅射气体,将所述溅射气体激发为等离子体,轰击所述靶材,在所述刻蚀结构的侧壁上沉积防护层;
辅沉积步,旋转遮挡组件,使所述遮挡组件遮挡靶材,向所述工艺腔室中通入所述沉积气体,将所述沉积气体激发为等离子体,在所述刻蚀结构的侧壁上沉积所述钝化层;
第二判断步,判断所述辅刻蚀步、所述溅射步和所述辅沉积步的执行次数是否达到第二预设阈值,若是,则结束,若否,则继续执行所述辅刻蚀步、所述溅射步和所述辅沉积步。
本发明采用的技术方案能够达到以下有益效果:
本申请实施例公开一种半导体刻蚀设备,采用该半导体刻蚀设备可以进行深硅刻蚀,半导体刻蚀设备包括磁控溅射组件,这使得半导体刻蚀设备具备磁控溅射能力,从而可以通过溅射的方式在掩膜和刻蚀结构的侧壁上形成防护层,溅射形成的防护层可以加强对掩膜和刻蚀结构的侧壁的保护,从而使防护层和沉积工艺形成的钝化层一并保护掩膜和刻蚀结构的侧壁,提升了对刻蚀结构的侧壁的保护强度,从而可以缓解甚至防止在深硅刻蚀的过程中,因硅片等晶片中先刻蚀至停止层的区域处容易产生底部缺口的情况,降低甚至消除半导体器件的漏电风险。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本发明的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1为本申请实施例公开的半导体刻蚀设备的结构示意图;
图2为本申请实施例公开的半导体刻蚀设备中磁溅射组件的结构示意图;
图3为本申请实施例公开的半导体刻蚀设备中磁溅射组件中部分结构的分解示意图;
图4为本申请实施例公开的刻蚀方法的流程图。
附图标记说明:
100-工艺腔室、
200-磁控溅射组件、210-基座组件、211-连接件、212-基座本体、213-顶盖、213a-安装孔、214-永磁体、215-螺钉、220-遮挡组件、221-遮挡板、222-旋转驱动件、
310-承载件、330-线圈、
500-靶材。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然,所描述的实施例仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
以下结合附图,详细说明本发明各个实施例公开的技术方案。
如图1-图3所示,本申请实施例公开一种半导体刻蚀设备,其包括工艺腔室100,工艺腔室100的顶壁和/或侧壁上设置有激励线圈330,工艺腔室100内设置有磁控溅射组件200,磁控溅射组件200安装在工艺腔室100的侧壁上,且磁控溅射组件200位于工艺腔室100中用于承载晶片的承载件310的上方,从而保证磁控溅射组件200溅射出的靶材材料能够向下运动以沉积在晶片上。当然,半导体刻蚀设备还可以包括其他部件,考虑文本简洁,此处不再一一介绍。
磁控溅射组件200包括基座组件210和遮挡组件220,基座组件210用于固定靶材500并吸引等离子体轰击靶材500,从而使靶材500发生溅射。遮挡组件220能够旋转,以用于选择性地遮挡靶材500,也就是说,遮挡组件220可以遮挡靶材500,亦可以使靶材500处于暴露状态,在遮挡组件220的遮挡作用下,可以防止等离子体作用在靶材500上,影响靶材500后续的正常溅射过程的进行。具体地,遮挡组件220的旋转方向可以根据实际情况确定,例如,遮挡组件220的旋转方向可以垂直于靶材500的上表面,亦可以平行于靶材500的上表面,这均可以保证遮挡组件220可以为靶材500提供遮挡和暴露作用。
本申请实施例公开一种半导体刻蚀设备,采用该半导体刻蚀设备可以进行深硅刻蚀,半导体刻蚀设备包括磁控溅射组件200,这使得半导体刻蚀设备具备磁控溅射能力,从而可以通过溅射的方式在掩膜和刻蚀结构的侧壁上形成防护层,溅射形成的防护层可以加强对掩膜和刻蚀结构的侧壁的保护,从而使防护层和沉积工艺形成的钝化层一并保护掩膜和刻蚀结构的侧壁,提升了对刻蚀结构的侧壁的保护强度,从而可以缓解甚至防止在深硅刻蚀的过程中,因硅片等晶片中先刻蚀至停止层的区域处容易产生底部缺口的情况,降低甚至消除半导体器件的漏电风险。
进一步地,本申请实施例公开的半导体刻蚀设备中,基座组件210可以包括连接件211、基座本体212、顶盖213和永磁体214,其中,连接件211具体可以采用金属等硬质导电材料制成,从而保证连接件211可以为基座本体212提供稳定的安装作用,使基座本体212可以通过连接件211安装在工艺腔室100的侧壁上并接地。顶盖213设置在基座本体212的顶面上,且顶盖213与基座本体212固定连接。具体地,顶盖213与基座本体212可以通过螺钉215等可以起到连接作用的部件形成固定连接关系,且为了提升二者之间的连接效果,顶盖213和基座本体212之间可以设置有多个螺钉215。顶盖213上开设有安装孔213a,永磁体214设置在安装孔213a的下部,使永磁体214可以支撑在基座本体212上,安装孔213a的上部用于容置靶材500,且使靶材500可以支撑在永磁体214上,永磁体214能够形成吸引等离子体轰击靶材500的磁场,以在等离子体的轰击作用下,使靶材500的材料自顶盖213的安装孔213a中向上溅射而出。
在采用上述技术方案的情况下,由于等离子体的整体移动方向为自上而下,通过使安装孔213a朝上设置,能够增加用于轰击靶材500的等离子体数量,从而在一定程度上提升溅射效率。其中,等离子体为通入半导体刻蚀设备中的溅射气体在线圈330的激励下形成的,溅射气体具体可以为氩气。靶材500具体可以为金属材料,也可以为导电化合物。在溅射用的靶材500为金属等导电性能较好的材料时,可以采用直流的方式启辉;而当溅射用的靶材500不具有良好的导电性时,可以采用射频或者脉冲的方式启辉。
在基座组件210包括连接件211、基座本体212、顶盖213和永磁体214的情况下,顶盖213还可以设置在基座本体212的底面上,在这种情况下,可以使永磁体214固定设置在安装孔213a的上部。具体地,可以通过粘接或卡接等方式,将永磁体214固定在安装孔213a的上部;对应地,安装孔213a的下部则用于容置靶材500,靶材500亦可以通过粘接或卡接等方式固定在安装孔213a的下部,以保证溅射过程的正常进行。
在采用这种技术方案的情况下,亦可以使永磁体214形成用于吸引等离子体轰击靶材500的磁场,从而使靶材500的材料能够自安装孔213a溅射出,且由于安装孔213a朝下,也即,靶材500朝向晶片所在的方向,从而可以使靶材500直接溅射至晶片上,且在掩膜和刻蚀结构的侧壁形成防护层。另外,在采用上述技术方案的情况下,即便遮挡组件220不遮挡靶材500,在半导体刻蚀设备进行刻蚀步骤的过程中,也基本不会有等离子体作用在靶材500上。当然,为了防止因刻蚀工艺产生的等离子体作用在靶材500上而影响溅射工艺的正常进行,在进行刻蚀工艺的过程中,还是需要借助遮挡组件220对靶材500进行遮挡,从而最大化地防止刻蚀工艺过程中产生的等离子体与靶材500发生粘附和反应。
可选地,基座本体212中开设有冷却通道,连接件211中开设有进入通道和排出通道,进入通道与冷却通道的入口连通,排出通道和冷却通道的出口连通。冷却通道、进入通道和排出通道的截面积等参数可以根据实际情况选定,此处不作限定。通过采用上述技术方案,在半导体刻蚀设备的工作过程中,使得冷却液可以通过进入通道被输送至基座本体212中,以为磁控溅射组件200提供冷却作用,保证磁控溅射工艺正常和高效地进行。
可选地,遮挡组件220包括遮挡板221和旋转驱动件222,遮挡板221与旋转驱动件222连接,在遮挡板221遮挡靶材500的情况下,遮挡板221与靶材500相对设置,以保证遮挡板221可以为靶材500提供较好的遮挡效果,且可以尽量减小遮挡板221的面积,降低驱动难度,且可以节省成本。旋转驱动件222安装在工艺腔室100的侧壁上,在旋转驱动件222工作的情况下,可以使遮挡板221转动,以选择性地遮挡靶材500,也即,根据半导体刻蚀设备进行的工艺的不同,使遮挡板221遮挡靶材500或避让靶材500。
具体地,旋转驱动件222可以为旋转电机,其可以通过螺钉等可以起到连接作用的部件安装在工艺腔室100的侧壁上,或者,旋转驱动件222亦可以通过其他安装结构间接地安装在工艺腔室100的侧壁上。
如上所述,遮挡组件220的旋转方向可以与靶材500的上表面平行,亦可以与靶材500的上表面垂直。优选地,旋转驱动件222的旋转驱动方向可以平行于靶材500的上表面,也即,使遮挡板221平行于靶材500的上表面旋转,这可以使遮挡板221的响应速度相对较快,从而在不同的工艺过程切换时,可以使遮挡板221较为迅速且可靠地遮挡靶材500,防止刻蚀工艺过程中产生的等离子体附着至靶材500上;并且,在采用上述技术方案的情况下,可以较为迅速地避让靶材500,保证等离子体可以进入安装孔213a轰击靶材500,使靶材500的材料自安装孔213a溅射出。
更具体地,基座本体212、顶盖213、靶材500和遮挡板221均可以为圆形结构件,且可以使遮挡板221的直径略大于顶盖213的直径,且使遮挡板221高出顶盖213的尺寸为0.1cm~1cm,优选为0.5cm,从而在保证遮挡板221可以提供较好的遮挡效果的同时,尽量降低遮挡组件220和基座组件210占用的空间。另外,可以使顶盖213的直径超过靶材500的直径的尺寸为1cm~10cm,优选为5cm,从而使靶材500可以被稳定地固定在顶盖213和基座本体212之间。
进一步地,本申请实施例公开的半导体刻蚀设备中,工艺腔室100内还可以设置有整流筒,整流筒安装在工艺腔室100的侧壁上,以为工艺腔室100提供整流作用。并且,整流筒设置在承载件310的上方,磁控溅射组件200可以设置在整流筒的上方,也即,整流筒设置在磁控溅射组件200和承载件310之间,从而使溅射出的材料亦可以受整流筒的整流作用,提升溅射效果。
基于上述任一实施例公开的半导体刻蚀设备,如图4所示,本申请实施例还提供一种刻蚀方法,采用该刻蚀方法可以进行深硅刻蚀,刻蚀方法包括主循环刻蚀步和辅循环刻蚀步,其中,主循环刻蚀步循环执行以下步骤:
S1、主刻蚀步,向工艺腔室中通入刻蚀气体,将刻蚀气体激发为等离子体,刻蚀待刻蚀的晶片。工艺腔室为上述半导体刻蚀设备的工艺腔室,通过机械手等传入机构,可以将晶片传入至工艺腔室中,且使晶片被安置在对应的位置处,以便于对晶片后续加工工作的进行。其中,工艺腔室内可以设置有静电卡盘等承载件,晶片可以被吸附固定在承载件上。在晶片为硅片的情况下,刻蚀气体可以包括六氟化硫等气体,刻蚀气体经激发可以产生用于刻蚀硅片等晶片的等离子体,以与晶片反应。
S2、主沉积步,向工艺腔室中通入沉积气体,将沉积气体激发为等离子体,在镜片上刻蚀结构的侧壁上沉积钝化层。具体地,沉积气体可以为碳氟类气体,沉积气体经激发产生的等离子体可以附着沉积在晶片的刻蚀结构的侧壁上,以为刻蚀结构的侧壁提供一定的保护作用。
S3、第一判断步,判断主刻蚀步和主沉积步的执行次数是否达到第一预设阈值,若是,则执行辅循环刻蚀步,若否,则继续执行上述主刻蚀步和主沉积步。具体地,可以根据所要形成的刻蚀结构的深度,以及主刻蚀步和辅刻蚀步在刻蚀过程中所占的比例等参数,确定第一预设阈值的大小,且在刻蚀过程中,实时检测刻蚀结构的深度,且在执行次数达到第一预设阈值的情况下,切换至辅循环刻蚀步,继续对刻蚀结构进行刻蚀。
辅循环刻蚀步循环执行以下步骤:
S4、辅刻蚀步,向工艺腔室中通入刻蚀气体,将刻蚀气体激发为等离子体,刻蚀晶片。具体地,步骤S4采用的刻蚀气体的种类可以与步骤S1采用的刻蚀气体的种类相同,这可以降低刻蚀过程的难度,且可以在一定程度上节省工艺成本。当然,在存在其他需求的情况下,步骤S4采用的刻蚀气体的种类也可以与步骤S1采用的刻蚀气体的种类不同,对此,本文不作限定,仅需保证刻蚀气体激发为的等离子体能够对晶片产生刻蚀效果即可。
S5、溅射步,旋转遮挡组件,使遮挡组件不遮挡靶材,向工艺腔室中通入溅射气体,将溅射气体激发为等离子体,轰击靶材,在刻蚀结构的侧壁上沉积防护层。具体地,溅射气体可以为氩气,氩气作为较为常见的溅射气体,具有较高的工艺稳定性和可靠性等特点,可以降低溅射过程的工作难度。在氩气经激发产生的氩离子的轰击作用下,靶材上可以溅射出靶材材料,且沉积在刻蚀结构的侧壁上,形成防护层,防护层的厚度可以根据实际需求通过控制溅射时间等参数确定,此处不作限定。
S6、辅沉积步,旋转遮挡组件,使遮挡组件遮挡靶材,向工艺腔室中通入沉积气体,将沉积气体激发为等离子体,在刻蚀结构的侧壁上沉积钝化层。相似地,步骤S6中所采用的沉积气体的种类亦可以与步骤S2中所采用的沉积气体的种类相同,以降低整个工艺的难度,且可以在一定程度上节省工艺成本。
S7、第二判断步,判断辅刻蚀步、溅射步和辅沉积步的执行次数是否达到第二预设阈值,若是,则结束,若否,则继续执行辅刻蚀步、溅射步和辅沉积步。同样地,可以根据所要形成的刻蚀结构的深度,以及主刻蚀步和辅刻蚀步在刻蚀过程中所占的比例等参数,确定第二预设阈值的大小,且在刻蚀过程中,实时检测刻蚀结构的深度,且在执行次数达到第二预设阈值的情况下,停止辅循环刻蚀步的进行,结束刻蚀工作。
在上述刻蚀方法中,可以先采用主循环刻蚀步对晶片进行刻蚀,且在主刻蚀步和主沉积步执行次数达到第一预设阈值的情况下,进入辅循环刻蚀步,且在辅刻蚀步、溅射步和辅沉积步的执行次数达到第二预设阈值的情况下,完成刻蚀工作。通过主循环刻蚀步可以形成刻蚀结构的上部分,辅循环刻蚀步则可以形成刻蚀结构的下部分,也即,辅循环刻蚀步的截止时,刻蚀结构亦延伸至停止层,在这种情况下,通过执行溅射步和辅沉积步,可以分别在刻蚀结构的侧壁上形成防护层和钝化层,使得刻蚀结构的侧壁可以得到双重保护,相较于传统的深硅刻蚀工艺而言,本申请实施例提供的上述刻蚀方法,防护层和钝化层均可以为刻蚀结构的侧壁提升保护作用,提升了对刻蚀结构侧壁的保护强度,从而可以缓解甚至防止在深硅刻蚀的过程中,因晶片中先刻蚀至停止层的区域处容易产生底部缺口的情况,降低甚至消除半导体器件的漏电风险。
进一步地,在上述步骤S1中,采用的上电极功率为2200W,下电极功率为35W,腔室压力为40mTorr,工艺时间为1.3~2.6s,具体可以根据循环次数的增加,使工艺时间自1.3s逐渐增加2.6s,刻蚀气体为六氟化硫,刻蚀气体在中心进气孔的流量为350sccm,在边缘进气孔的流量为150sccm。在采用上述工艺参数的情况下,可以保证晶片的刻蚀效率相对较高。
在上述步骤S2中,采用的上电极功率为1800W,下电极功率为0W,腔室压力为40mTorr,工艺时间为1.8s,沉积气体为八氟环丁烷,沉积气体在中心进气孔的流量为150sccm,在边缘进气孔的流量为50sccm。在采用上述工艺参数的情况下,可以保证晶片的沉积效率和沉积效果均相对较好。
在上述步骤S4中,采用的上电极功率为2200W,下电极功率为35W,腔室压力为40mTorr,工艺时间为3s,刻蚀气体为六氟化硫,刻蚀气体在中心进气孔的流量为350sccm,在边缘进气孔的流量为150sccm。在采用上述工艺参数的情况下,可以保证晶片的刻蚀效率相对较高。
在上述步骤S5中,采用的上电极功率为2000W,下电极功率为50W,腔室压力为40mTorr,工艺时间为2s,溅射气体为氩气,溅射气体的流量为200sccm。在采用上述工艺参数的情况下,可以保证靶材的溅射效率和溅射效果均相对较好,以在晶片的刻蚀结构的侧壁上形成较为完整,且较为均匀的防护层。
在上述步骤S6中,采用的上电极功率为1800W,下电极功率为0W,腔室压力为40mTorr,工艺时间为1.8s,沉积气体为八氟环丁烷,沉积气体在中心进气孔的流量为150sccm,在边缘进气孔的流量为50sccm。在采用上述工艺参数的情况下,可以保证晶片的沉积效率和沉积效果均相对较好。
进一步地,可以使防护层的硬度大于钝化层的硬度,在这种情况下,可以进一步加强辅循环刻蚀步过程中防护层对刻蚀结构的侧壁的保护效果,从而进一步防止在刻蚀过程中,因刻蚀结构的中心区域较早刻蚀至停止层,而导致刻蚀气体形成的等离子体在停止层反射至刻蚀结构的侧壁上,而对刻蚀结构的侧壁产生刻蚀效果,保证刻蚀结构的侧壁不会出现底部缺口的现象,提升半导体器件的可靠性。
具体地,可以根据沉积气体的具体种类,对应改变靶材的材质,从而使靶材溅射形成的防护层的硬度大于钝化层的硬度。更具体地,在沉积气体为碳氟类气体的情况下,大多数能够作为溅射靶材的材料,如金属、非金属化合物和金属化合物经溅射形成的防护层的硬度均会大于沉积气体形成的钝化层的硬度。更具体地,靶材可以为铝、钛、镍、铬、铜等常见半导体用金属,或者,靶材可以为上述金属形成的合金,如钛铝合金和铝铬合金等,靶材也可以是氧化硅、氮化硅等非金属化合物,靶材还可以是氮化钛、氮化铬、氮化铝等金属化合物。
可选地,靶材的材质可以为金属或导电化合物,在这种情况下,使得靶材经溅射形成的防护层具备导电性能,从而在防护层溅射沉积在刻蚀结构的侧壁上形成防护层之后,即便刻蚀结构的中心区域处已经刻蚀至停止层,经停止层反射至刻蚀结构的侧壁上的等离子体所附带的电荷亦可以均匀地分散在整个防护层上,从而减缓刻蚀结构的侧壁的底部对等离子体的效果,避免因刻蚀结构的侧壁的底部因电荷累积而引起等离子体散射,实现减小底部缺口形成的目的。
进一步地,上述提供的刻蚀方法中,在判断辅刻蚀步、溅射步和辅沉积步的执行次数达到第二预设阈值之后,还可以包括:
S21、清洁步,采用清洗液去除残余的防护层。具体地,清洗液可以包括稀盐酸和三氯化铁盐酸溶液等,通过清洗液可以对残余的防护层进行清洗,从而使经刻蚀形成的晶片的洁净度更好,且可以防止残余的防护层对半导体器件的后续工作产生不利影响。
进一步地,本申请实施例公开的刻蚀方法中,步骤S1和步骤S2之间还可以包括:
S31,第一气体交换步,停止通入刻蚀气体,开始通入沉积气体,且保持下电极功率为零。通过进行第一气体交换步,可以使工艺腔室内的刻蚀气体被排除干净,且使工艺腔室基本被沉积气体所充满,之后再进行主沉积步时的效果相对较好,且可以防止刻蚀气体对沉积过程产生干扰。
进一步地,上述步骤S4与步骤S5之间还可以包括:
S32、第二气体交换步,停止通入刻蚀气体,开始通入溅射气体,且保持下电极功率为零。通过进行第二气体交换步,可以将工艺腔室内用于进行辅刻蚀步的刻蚀气体排除干净,且使工艺腔室中剩余的气体均为进行溅射步的溅射气体,防止刻蚀气体对晶片进行溅射步产生不利影响,保证溅射步的溅射效果相对较好。
进一步地,上述步骤S5和步骤S6之间还包括:
S33、第三气体交换步,停止通入溅射气体,开始通入沉积气体,且保持下电极功率为零。通过进行第三气体交换步,可以将工艺腔室中用于进行溅射步的溅射气体排出至工艺腔室之外,且使沉积气体基本充满工艺腔室,防止溅射气体对钝化层的沉积过程产生不利影响。
本发明上文实施例中重点描述的是各个实施例之间的不同,各个实施例之间不同的优化特征只要不矛盾,均可以组合形成更优的实施例,考虑到行文简洁,在此则不再赘述。
以上所述仅为本发明的实施例而已,并不用于限制本发明。对于本领域技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本发明的权利要求范围之内。

Claims (11)

1.一种半导体刻蚀设备,包括工艺腔室,其特征在于,所述工艺腔室的顶壁和/或侧壁上设置有激励线圈,所述工艺腔室内设置有磁控溅射组件,所述磁控溅射组件安装于所述工艺腔室的侧壁上,位于所述工艺腔室中用于承载晶片的承载件上方,所述磁控溅射组件包括基座组件和遮挡组件,所述基座组件用于固定靶材并吸引等离子轰击所述靶材,以在所述晶片的掩膜和刻蚀结构的侧壁上形成防护层,所述防护层和沉积工艺形成的钝化层用于保护所述掩膜和所述刻蚀结构的侧壁,所述遮挡组件可旋转,用于选择性地遮挡所述靶材。
2.根据权利要求1所述的半导体刻蚀设备,其特征在于,所述基座组件包括连接件、基座本体、顶盖、永磁体,其中,所述基座本体通过所述连接件安装于所述工艺腔室的侧壁上并接地,所述顶盖设置于所述基座本体的顶面上,与所述基座本体固定连接,所述顶盖上开设有安装孔,所述永磁体设置于所述安装孔的下部,用于形成吸引等离子轰击所述靶材的磁场,所述安装孔的上部用于容置所述靶材。
3.根据权利要求1所述的半导体刻蚀设备,其特征在于,所述基座组件包括连接件、基座本体、顶盖、永磁体,其中,所述基座本体通过所述连接件安装于所述工艺腔室的侧壁上并接地,所述顶盖设置于所述基座本体的底面上,与所述基座本体固定连接,所述顶盖上开设有安装孔,所述永磁体固定设置于所述安装孔的上部,用于形成吸引等离子轰击所述靶材的磁场,所述安装孔的下部用于容置所述靶材。
4.根据权利要求2或3所述的半导体刻蚀设备,其特征在于,所述基座本体中开设有冷却通道,所述连接件中开设有进入通道和排出通道,所述进入通道与所述冷却通道的入口连通,所述排出通道与所述冷却通道的出口连通。
5.根据权利要求2或3所述的半导体刻蚀设备,其特征在于,所述遮挡组件包括遮挡板和旋转驱动件,所述遮挡板与所述旋转驱动件连接,且与所述靶材相对设置,所述旋转驱动件安装于所述工艺腔室的侧壁上,用于驱动所述遮挡板旋转,以选择性地遮挡所述靶材。
6.根据权利要求1-3任一项所述的半导体刻蚀设备,其特征在于,所述工艺腔室内还设置有整流筒,所述整流筒安装于所述工艺腔室的侧壁上,位于所述承载件上方,所述磁控溅射组件位于所述整流筒的上方。
7.一种刻蚀方法,应用于权利要求1-6任一项所述的半导体刻蚀设备中,其特征在于,包括:
主循环刻蚀步,循环执行以下步骤:
主刻蚀步,向工艺腔室中通入刻蚀气体,将所述刻蚀气体激发为等离子体,刻蚀待刻蚀的晶片;
主沉积步,向所述工艺腔室中通入沉积气体,将所述沉积气体激发为等离子体,在所述晶片上刻蚀结构的侧壁上沉积钝化层;
第一判断步,判断所述主刻蚀步和所述主沉积步的执行次数是否达到第一预设阈值,若是,则执行辅循环刻蚀步,若否,则继续执行所述主刻蚀步和所述主沉积步;
所述辅循环刻蚀步,循环执行以下步骤:
辅刻蚀步,向所述工艺腔室中通入所述刻蚀气体,将所述刻蚀气体激发为等离子体,刻蚀所述晶片;
溅射步,旋转遮挡组件,使所述遮挡组件不遮挡靶材,向所述工艺腔室中通入溅射气体,将所述溅射气体激发为等离子体,轰击所述靶材,在所述刻蚀结构的侧壁上沉积防护层;
辅沉积步,旋转遮挡组件,使所述遮挡组件遮挡靶材,向所述工艺腔室中通入所述沉积气体,将所述沉积气体激发为等离子体,在所述刻蚀结构的侧壁上沉积所述钝化层;
第二判断步,判断所述辅刻蚀步、所述溅射步和所述辅沉积步的执行次数是否达到第二预设阈值,若是,则结束,若否,则继续执行所述辅刻蚀步、所述溅射步和所述辅沉积步。
8.根据权利要求7所述的刻蚀方法,其特征在于,所述防护层的硬度大于所述钝化层的硬度。
9.根据权利要求8所述的刻蚀方法,其特征在于,所述靶材的材质为金属或导电化合物。
10.根据权利要求7-9任一项所述的刻蚀方法,其特征在于,判断所述辅刻蚀步、所述溅射步和所述辅沉积步的执行次数达到第二预设阈值之后,所述刻蚀方法还包括:
清洗步,采用清洗液去除残余的所述防护层。
11.根据权利要求7-9任一项所述的刻蚀方法,其特征在于,
所述主刻蚀步和所述主沉积步之间还包括:
第一气体交换步,停止通入所述刻蚀气体,开始通入所述沉积气体,且保持下电极功率为零;
在所述辅刻蚀步和所述溅射步之间还包括:
第二气体交换步,停止通入所述刻蚀气体,开始通入所述溅射气体,且保持所述下电极功率为零;
在所述溅射步和所述辅沉积步之间还包括:
第三气体交换步,停止通入所述溅射气体,开始通入所述沉积气体,且保持所述下电极功率为零。
CN202110179380.XA 2021-02-09 2021-02-09 半导体刻蚀设备和刻蚀方法 Active CN112951693B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110179380.XA CN112951693B (zh) 2021-02-09 2021-02-09 半导体刻蚀设备和刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110179380.XA CN112951693B (zh) 2021-02-09 2021-02-09 半导体刻蚀设备和刻蚀方法

Publications (2)

Publication Number Publication Date
CN112951693A CN112951693A (zh) 2021-06-11
CN112951693B true CN112951693B (zh) 2024-01-05

Family

ID=76244857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110179380.XA Active CN112951693B (zh) 2021-02-09 2021-02-09 半导体刻蚀设备和刻蚀方法

Country Status (1)

Country Link
CN (1) CN112951693B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118431119A (zh) * 2024-06-13 2024-08-02 无锡尚积半导体科技有限公司 多功能晶圆处理装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020027829A (ko) * 2000-10-05 2002-04-15 장성환 파티클 감소 기능을 가지는 대면적 마그네트론스퍼터링장치 및 이를 이용한 마그네트론 스퍼터링방법
CN1606795A (zh) * 2001-11-14 2005-04-13 应用材料有限公司 用于等离子体溅射的与旋转磁控管结合的磁体阵列
CN101962773A (zh) * 2009-07-24 2011-02-02 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
JP2011034888A (ja) * 2009-08-04 2011-02-17 Kobe Steel Ltd イオン源
CN103159163A (zh) * 2011-12-19 2013-06-19 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法及基片处理设备
CN103305800A (zh) * 2012-03-13 2013-09-18 北京北方微电子基地设备工艺研究中心有限责任公司 一种磁控溅射设备
CN104658882A (zh) * 2013-11-25 2015-05-27 北京北方微电子基地设备工艺研究中心有限责任公司 控制浅沟槽深度微负载效应的刻蚀方法
CN111508806A (zh) * 2020-04-17 2020-08-07 北京北方华创微电子装备有限公司 半导体工艺腔室及半导体加工设备
CN211445880U (zh) * 2019-11-27 2020-09-08 深圳市矩阵多元科技有限公司 一种脉冲激光沉积和磁控溅射复合系统

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020027829A (ko) * 2000-10-05 2002-04-15 장성환 파티클 감소 기능을 가지는 대면적 마그네트론스퍼터링장치 및 이를 이용한 마그네트론 스퍼터링방법
CN1606795A (zh) * 2001-11-14 2005-04-13 应用材料有限公司 用于等离子体溅射的与旋转磁控管结合的磁体阵列
CN101962773A (zh) * 2009-07-24 2011-02-02 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
JP2011034888A (ja) * 2009-08-04 2011-02-17 Kobe Steel Ltd イオン源
CN103159163A (zh) * 2011-12-19 2013-06-19 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法及基片处理设备
CN103305800A (zh) * 2012-03-13 2013-09-18 北京北方微电子基地设备工艺研究中心有限责任公司 一种磁控溅射设备
CN104658882A (zh) * 2013-11-25 2015-05-27 北京北方微电子基地设备工艺研究中心有限责任公司 控制浅沟槽深度微负载效应的刻蚀方法
CN211445880U (zh) * 2019-11-27 2020-09-08 深圳市矩阵多元科技有限公司 一种脉冲激光沉积和磁控溅射复合系统
CN111508806A (zh) * 2020-04-17 2020-08-07 北京北方华创微电子装备有限公司 半导体工艺腔室及半导体加工设备

Also Published As

Publication number Publication date
CN112951693A (zh) 2021-06-11

Similar Documents

Publication Publication Date Title
US20200357616A1 (en) High pressure rf-dc sputtering and methods to improve film uniformity and step-coverage of this process
TWI572043B (zh) 具增強的游離及rf功率耦合的低電阻率鎢pvd
JP4159615B2 (ja) バイアススパッタリング方法
TWI443217B (zh) 直流磁控管噴濺系統之設計及使用
EP2991103A1 (en) Etching method
EP3449496B1 (en) Process kit for a plasma processing chamber
EP1114436B1 (en) Physical vapor processing of a surface with non-uniformity compensation
WO2003008659A2 (en) Collimated sputtering of cobalt
CN112951693B (zh) 半导体刻蚀设备和刻蚀方法
JP2016136616A (ja) エッチング方法
CN112921404B (zh) 半导体刻蚀设备和碳化硅晶片的刻蚀方法
EP3046138A1 (en) Etching method
US11072852B2 (en) Pre-conditioned chamber components
KR20220116251A (ko) 펄스형 바이어스를 사용한 오버행 감소
EP3046139A1 (en) Etching method
WO2021011756A1 (en) Em source for enhanced plasma control
KR100351906B1 (ko) 반도체 소자의 제조 방법
EP3046137A1 (en) Etching method
TW202235648A (zh) 物理氣相沉積裝置、沉積薄膜的方法和形成半導體結構的方法
KR19990076332A (ko) 스퍼터링 타겟
JPH10199858A (ja) プラズマ処理装置、それを用いた半導体装置の製造方法およびプラズマ処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant