CN101962773A - 一种深硅刻蚀方法 - Google Patents
一种深硅刻蚀方法 Download PDFInfo
- Publication number
- CN101962773A CN101962773A CN 200910089819 CN200910089819A CN101962773A CN 101962773 A CN101962773 A CN 101962773A CN 200910089819 CN200910089819 CN 200910089819 CN 200910089819 A CN200910089819 A CN 200910089819A CN 101962773 A CN101962773 A CN 101962773A
- Authority
- CN
- China
- Prior art keywords
- etching
- etched
- photoresist layer
- etched surface
- etch step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims abstract description 144
- 238000000034 method Methods 0.000 title claims abstract description 97
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 80
- 239000010703 silicon Substances 0.000 title claims abstract description 80
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 79
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 55
- 230000008021 deposition Effects 0.000 claims abstract description 41
- 230000004888 barrier function Effects 0.000 claims abstract description 14
- 230000000903 blocking effect Effects 0.000 claims description 30
- 230000000694 effects Effects 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 12
- 229910052786 argon Inorganic materials 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 230000005284 excitation Effects 0.000 claims description 9
- 208000027418 Wounds and injury Diseases 0.000 claims description 6
- 208000014674 injury Diseases 0.000 claims description 6
- 238000000151 deposition Methods 0.000 abstract description 38
- 238000012423 maintenance Methods 0.000 abstract description 4
- 239000007789 gas Substances 0.000 description 25
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
- H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种深硅刻蚀方法，首先刻蚀未被光阻层覆盖的硅片表面，以形成刻蚀面和基本垂直于所述刻蚀面的侧壁，还包括以下步骤：沉积步骤：进行各向同性沉积，以在刻蚀面、侧壁和所述光阻层的表面覆盖阻挡层；第一刻蚀步骤：进行各向异性刻蚀，以去除所述刻蚀面上覆盖的阻挡层而使所述刻蚀面暴露，而所述光阻层被其上覆盖的阻挡层保护而不被刻蚀；第二刻蚀步骤：进行各向同性刻蚀，以刻蚀所述暴露的刻蚀面，所述侧壁被其上覆盖的阻挡层保护而不被刻蚀，而所述光阻层在该各向同性刻蚀中不受损伤；循环重复所述沉积步骤、第一刻蚀步骤和第二刻蚀步骤直至达到预定的刻蚀深度。所述方法不需要使用低频脉冲电源等复杂的设备，有利于设备的维护和降低设备成本。
Description
技术领域
本发明涉及等离子体加工技术领域，特别涉及一种深硅刻蚀方法。
背景技术
随着微电子机械器件和微电子机械系统(Micro Electromechanical System，MEMS)被越来越广泛的应用于汽车和消费电子等领域，以及TSV(ThroughSilicon Via)通孔刻蚀(Through Silicon Etch)技术在未来封装领域的广阔前景，深硅刻蚀工艺逐渐成为MEMS制造领域和TSV技术中最炙手可热工艺之一。
深硅刻蚀工艺实际上属于一种等离子体干法刻蚀工艺，相对于一般的硅刻蚀工艺，其主要区别在于：刻蚀深度远大于一般的硅刻蚀工艺。一般的硅刻蚀工艺的刻蚀深度通常小于1微米，而深硅刻蚀工艺的刻蚀深度则为几十微米甚至上百微米。因此，为获得良好的深孔形貌，需要刻蚀去除深度为几十至上百微米的硅材料，就要求深硅刻蚀工艺具有更快的刻蚀速率，更高的选择比和更大的深宽比。
目前常用的深硅刻蚀工艺的主要特点为：整个刻蚀过程为一个刻蚀单元的多次重复，该刻蚀单元包括刻蚀步骤和沉积步骤，换言之，整个刻蚀过程是一个刻蚀步骤和一个沉积步骤的交替循环。典型深硅刻蚀工艺的刻蚀过程如图1A至1G所示，图1A为未刻蚀的状态，待刻蚀硅片101上覆盖有图案化的光阻层102；图1B、图1D和图1F所示为刻蚀步骤，图1C、图1E所示为沉积步骤，一个刻蚀步骤和一个沉积步骤组成一个刻蚀单元，图1G所示为在经过重复多次所述刻蚀单元后最终形成的深孔106形貌。
如图所示，其中刻蚀步骤的工艺气体为SF6，该气体刻蚀硅片具有很高的刻蚀速率，但由于SF6的刻蚀为各向同性(图1C、图1E中空心圆圈表示该等离子体中的粒子)，在接下来的沉积步骤使用CFx等含氟类工艺气体在刻蚀过程中生成阻挡层103来对侧壁104进行保护，以控制侧壁形貌(即较大的深宽比，较少的侧向刻蚀)；该阻挡层103通常为等离子体110与光阻层和/或硅材料发生化学反应形成的聚合物，用来防止刻蚀步骤中的侧向刻蚀，从而只在垂直硅片的方向进行刻蚀，实现了各向异性刻蚀。
实际生产过程中，上述深硅刻蚀工艺的工艺气体还会引入氩气，并在整个刻蚀过程中对硅片施加偏压，刻蚀步骤中偏压的引入使得等离子体具有方向性(图1B、图1D和图1F中实心黑圈表示等该离子体中的粒子)，有利于各向异性刻蚀，但另一方面等离子体在偏压的作用下也会对光阻层进行刻蚀，导致对光阻层的刻蚀选择比下降。沉积步骤中使用氩气，可以在偏压的作用下形成氩气等离子体对刻蚀面上阻挡层103a(见图1C)的轰击作用，从而减少刻蚀面的聚合物沉积有利于在刻蚀步骤中快速的打开刻蚀面105上的阻挡层103a对其下面的硅进行刻蚀，但另一方面也是由于偏压的存在，等离子体与光阻层和/或硅材料发生化学反应形成的聚合物也会优先沉积在被刻蚀面105上，而侧壁104沉积不充分，导致在接下来的刻蚀步骤中产生侧向刻蚀，使侧壁粗糙度增大，刻蚀形貌难以控制。而且，由于氩气等离子体实际上并不能发生刻蚀化学反应，在刻蚀步骤和沉积步都加入氩气轰击，导致整体效率有所降低。
为解决上述问题，业内提出一种改进的深硅刻蚀工艺：刻蚀步骤仍然使用SF6作为工艺气体，而对硅片的偏压采用低频脉冲电源，其功率占空比约为10％～90％，由于低频脉冲电源施加的偏压是间歇式的，既有利于形成各向异性的刻蚀又可避免持续的对光阻层进行轰击，能够有效提高对光阻层的刻蚀选择比，同时能够得到较快的刻蚀速率；沉积步骤使用C4F8作为工艺气体，但是不对硅片施加偏压，可以保证聚合物沉积的各向同性，确保侧壁能够沉积足够的阻挡层，以避免阻挡层不均匀导致的侧向刻蚀，便于控制刻蚀形貌。因此，上述改进的深硅刻蚀工艺具有更快的刻蚀速率、对光阻层更大的刻蚀选择比和更好的刻蚀形貌。
然而问题在于，上述工艺中，采用低频脉冲电源的设备结构相对复杂，不便于维护。
发明内容
本发明的目的是提供一种使用设备结构简单的深硅刻蚀方法。
为解决上述问题，本发明提供一种深硅刻蚀方法，首先刻蚀未被光阻层覆盖的硅片表面，以形成刻蚀面和基本垂直于所述刻蚀面的侧壁，还包括以下步骤：
沉积步骤：进行各向同性沉积，以在刻蚀面、侧壁和所述光阻层的表面覆盖阻挡层；
第一刻蚀步骤：进行各向异性刻蚀，以去除所述刻蚀面上覆盖的阻挡层而使所述刻蚀面暴露，而所述光阻层被其上覆盖的阻挡层保护而不被刻蚀；
第二刻蚀步骤：进行各向同性刻蚀，以刻蚀所述暴露的刻蚀面，所述侧壁被其上覆盖的阻挡层保护而不被刻蚀，而所述光阻层在该各向同性刻蚀中不受损伤；
循环重复所述沉积步骤、第一刻蚀步骤和第二刻蚀步骤直至达到预定的刻蚀深度。
所述沉积步骤使用的工艺气体包括C4F8。
所述沉积步骤中仅施加等离子体激励源而不施加偏压源。
所述第一刻蚀步骤使用的工艺气体包括Ar，He，O2和SF6中的一种或至少两种组合。
所述第一刻蚀步骤中既施加等离子体激励源又施加偏压源。
所述第二刻蚀步骤使用的工艺气体包括SF6。
所述第二刻蚀步骤中仅施加等离子体激励源而不施加偏压源。
所述阻挡层为聚合物，该聚合物通过等离子体与被刻蚀硅片的化学反应产生。
所述偏压源为直流电源，在刻蚀过程中所述偏压源的作用使得等离子体对硅片进行轰击。
该工艺采用的等离子体加工设备包括相对设置的上极板和下极板，所述等离子体激励源通过所述上极板施加，所述偏压源通过所述下极板施加。
上述技术方案具有以下优点：
所述方法由沉积步骤、第一刻蚀步骤和第二刻蚀步骤三个步骤组成一个刻蚀单元，整个刻蚀过程中重复执行所述刻蚀单元直至达到预定的刻蚀深度。
所述沉积步骤中进行等离子体各向同性沉积，以在刻蚀面、侧壁和所述光阻层的表面覆盖阻挡层，保证侧壁上阻挡层的厚度可以对侧壁进行有效的保护，同时刻蚀面也不会沉积过多的阻挡层。
所述第一刻蚀步骤中进行等离子体各向异性刻蚀，以保证较快的刻蚀速率去除所述刻蚀面上覆盖的阻挡层而使所述刻蚀面暴露，同时使侧壁的阻挡层不受损害，而所述光阻层被其上覆盖的阻挡层保护而不被刻蚀。
所述第二刻蚀步骤中进行各向同性刻蚀，以刻蚀暴露的刻蚀面，使得刻蚀面的深度增加，所述侧壁被其上覆盖的阻挡层保护而不被刻蚀，而所述光阻层在该各向同性刻蚀中不受损伤。
综上可见，所述沉积步骤、第一刻蚀步骤和第二刻蚀步骤在传统的等离子体加工设备中即可完成，达到对光阻层的较大选择比、较快的刻蚀速率和较好的侧壁保护效果，不需要使用低频脉冲电源等复杂的设备，有利于设备的维护和降低设备成本。
附图说明
通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1A至1G为典型的深硅刻蚀工艺的刻蚀过程示意图；
图2为本发明实施例中深硅刻蚀方法的流程图；
图3A至图3F为本发明实施例中深硅刻蚀方法的示意图；
图4为本发明实施例中深硅刻蚀方法采用的等离子体加工设备的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示装置结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
深硅刻蚀工艺需要刻蚀去除深度为几十至上百微米的硅材料，为获得良好的深孔或深沟槽形貌，就要求深硅刻蚀工艺具有对光阻层的较大选择比、较快的刻蚀速率和较好的侧壁保护效果。发明人研究发现，目前的深硅刻蚀工艺中，通过刻蚀步骤对硅片的偏压采用低频脉冲电源，而沉积步骤不施加偏压，既有利于形成各向异性的刻蚀又可避免持续的对光阻层进行轰击，能够有效提高对光阻层的刻蚀选择比，同时能够得到较快的刻蚀速率，从而满足深硅刻蚀的工艺要求，然而，低频脉冲电源由于需要连接刻蚀腔室的下电极，对工艺腔室内的等离子体提供脉冲式的偏置电压，因此在整体结构上较之普通的直流偏压电源更为复杂，这样不仅增加了设备成本，也给刻蚀设备的维护带来不便。
基于此，本发明提供一种深硅刻蚀的方法，不需要采用低频脉冲电源也能够满足工艺要求，即对光阻层的较大选择比、较快的刻蚀速率和较好的侧壁保护效果。以下结合附图详细说明所述深硅刻蚀方法的具体实施例。为突出本发明的特点，附图中没有给出与本发明的发明点必然直接相关的部分。
图2为所述深硅刻蚀方法的流程图。如图所示，该方法包括以下步骤：
步骤S1，刻蚀未被光阻层覆盖的硅片表面，以形成刻蚀面和基本垂直于所述刻蚀面的侧壁。其中，所述刻蚀面基本平行于硅片表面(水平面)，未被光阻层覆盖，其为刻蚀反应的主要发生面，深硅刻蚀过程中刻蚀面的深度逐渐增加。
步骤S2，沉积步骤：进行各向同性等离子体沉积，以在刻蚀面、侧壁和所述光阻层的表面覆盖阻挡层。所述阻挡层例如为聚合物，该聚合物通过等离子体与被刻蚀硅片或光阻层的化学反应产生，其化学性质较稳定，不易被腐蚀去除。
步骤S3，第一刻蚀步骤：进行各向异性等离子体刻蚀，以去除所述刻蚀面上覆盖的阻挡层而使所述刻蚀面暴露，而所述光阻层被其上覆盖的阻挡层保护而不被刻蚀。在各向异性等离子体刻蚀过程中，等离子体具有垂直于刻蚀面的方向性，水平面上的刻蚀速率远大于竖直面(例如侧壁)上的刻蚀速率。
步骤S4，第二刻蚀步骤：进行各向同性等离子体刻蚀，以刻蚀所述暴露的刻蚀面，使得所述刻蚀面的深度逐渐增加，所述侧壁被其上覆盖的阻挡层保护而不被刻蚀，而由于此步骤刻蚀为各向同性，对光阻层没有直接的作用，因此所述光阻层在该各向同性刻蚀中不受损伤。
步骤S5，依次循环重复所述沉积步骤、第一刻蚀步骤和第二刻蚀步骤直至刻蚀面达到预定的刻蚀深度，从而完成整个深硅刻蚀过程。
图3A至图3F为本实施例中深硅刻蚀方法的示意图；图4为所述深硅刻蚀方法采用的等离子体加工设备的结构示意图。
如图3A所示，提供一硅片300，该硅片300上覆盖有光阻层301，所述光阻层301中具有刻蚀图案301a，于是所述硅片表面300形成暴露区域300a，即未被光阻层覆盖的硅片表面300a。所述光阻层301可以采用传统的曝光、显影工艺制作，在此不再详述。
如图4所示，等离子体加工设备包括：工艺腔室201，位于所述工艺腔室201内的静电卡盘203和进气喷嘴204，待加工的硅片被静电卡盘203吸附固定，工艺气体由进气喷嘴204输入工艺腔室201，所述进气喷嘴204与静电卡盘203相对设置，它们之间的空间内的工艺气体在上电极(图中未示出)输入功率的激发下，电离形成等离子体205，所述静电卡盘203兼做下电极，用于向等离子体施加偏置电压。所述上电极是喷嘴上方产生等离子体的系统统称，位置接近喷嘴，所述喷嘴除了可以设计在上方进气，还可以采用下部进气或侧壁进气等方式。
进行深硅刻蚀工艺时，所述硅片300被传送入工艺腔室201内的静电卡盘203上，如图3B和图2所示，参照步骤S1，刻蚀未被光阻层覆盖的硅片表面300a，以形成刻蚀面302和基本垂直于所述刻蚀面302的侧壁303。此步骤的刻蚀可以为各向同性等离子体也可以为各向异性等离子体刻蚀，目的是打开硅片300表面以形成刻蚀面。
如图3C和图2所示，参照步骤S2，沉积步骤：进行各向同性等离子体沉积，以在刻蚀面302、侧壁303和所述光阻层301的表面覆盖阻挡层304；该沉积步骤中的工艺气体例如采用C4F8，工艺腔室201只加上电极输入功率，其功率范围为800～2500W，而下电极并不输入偏压功率，这样一来由上电极施加的激励源激发和维持的等离子体205a为各向同性，对所述刻蚀面302、侧壁303和所述光阻层301的表面均有作用，反应生成所述阻挡层304，该阻挡层304例如为聚合物，该聚合物通过等离子体与被刻蚀硅片或光阻层的化学反应产生，其化学性质较稳定，不易被腐蚀去除。图3C中空心圆圈表示等离子体205a中的粒子。
如图3D和图2所示，参照步骤S3，第一刻蚀步骤：进行各向异性等离子体刻蚀，以去除所述刻蚀面302上覆盖的阻挡层304a(见图3C)而使所述刻蚀面302暴露，而所述光阻层301被其上覆盖的阻挡层304c保护而不被刻蚀；在各向异性等离子体刻蚀过程中，等离子体205b具有垂直于刻蚀面的方向性，水平面上的刻蚀速率远大于竖直面(例如侧壁)上的刻蚀速率，因此侧壁303上覆盖的阻挡层304b也不会被刻蚀去除。图3D中实心黑圈表示等离子体205b中的粒子。
所述第一刻蚀步骤使用的工艺气体包括Ar，He，O2和SF6中的一种或至少两种组合，该步骤中既施加等离子体激励源又施加偏压源，例如，上电极功率范围为300～2500W，下电极功率为30～500W，所述偏压源可以为直流电源，在刻蚀过程中，激励源激发并维持等离子体205b，所述偏压源的作用使得等离子体205b对硅片进行物理轰击，从而形成具有方向性的各向异性刻蚀。
如图3E和图2所示，步骤S4，第二刻蚀步骤：进行各向同性等离子体刻蚀，以刻蚀所述暴露的刻蚀面302，使得所述刻蚀面302的深度逐渐增加，所述侧壁303被其上覆盖的阻挡层304b保护而不被刻蚀，而由于此步骤刻蚀为各向同性，对光阻层301没有直接的作用，因此所述光阻层301在该各向同性刻蚀中不受损伤。
所述第二刻蚀步骤中，工艺气体例如为SF6，工艺腔室201内上电极施加激励源，其功率范围为800～2500W，而下电极不施加偏压源以实现各向同性等离子体。
如图3F和图2所示，参照步骤S5：依次循环重复所述沉积步骤(步骤S2)、第一刻蚀步骤(步骤S3)和第二刻蚀步骤(步骤S4)直至刻蚀面302达到预定的刻蚀深度，并去除所述光阻层，从而形成深孔306，完成整个深硅刻蚀过程。
本实施例涉及的等离子体加工设备中，上电极频率为13.56MHz，最大功率为2500W；下电极频率为13.56MHz，最大功率为1200W。
本实施例所述深硅刻蚀方法的一组具体工艺参数为：沉积步骤中工艺气体C4F8流量为80sccm，上电极功率为2500W，压力20mT，处理时间为5s；第一刻蚀步骤中工艺气体Ar的流量为50sccm，上电极功率800W，下电极功率80W，压力7mT，处理时间3s；第二刻蚀步骤中工艺气体SF6的流量为200sccm，上电极功率2500W，压力35mT，处理时间为12s。
本实施例所述深硅刻蚀方法的另一组具体工艺参数为：沉积步骤中工艺气体C4F8流量为80sccm，上电极功率为2500W，压力20mT，处理时间为5s；第一刻蚀步骤中工艺气体O2流量为50sccm，上电极功率400W，下电极功率100W，压力50mT，处理时间3s；第二刻蚀步骤中工艺气体SF6流量为200sccm，上电极功率2500W，压力35mT，处理时间为12s。
除此之外，第一刻蚀步骤使用的工艺气体还可以为Ar，He，O2和SF6中的一种或至少两种组合。
由以上实施例的描述可见，所述沉积步骤(步骤S2)、第一刻蚀步骤(步骤S3)和第二刻蚀步骤(步骤S4)实际上组成一个刻蚀单元，重复执行所述刻蚀单元完成整个深硅刻蚀工艺过程。
所述沉积步骤中进行等离子体各向同性沉积，以在刻蚀面、侧壁和所述光阻层的表面覆盖阻挡层，保证侧壁上阻挡层的厚度可以对侧壁进行有效的保护，同时刻蚀面也不会沉积过多的阻挡层。
所述第一刻蚀步骤中进行等离子体各向异性刻蚀，以保证较快的刻蚀速率去除所述刻蚀面上覆盖的阻挡层而使所述刻蚀面暴露，同时使侧壁的阻挡层不受损害，而所述光阻层被其上覆盖的阻挡层保护而不被刻蚀。
所述第二刻蚀步骤中进行各向同性刻蚀，以刻蚀暴露的刻蚀面，使得刻蚀面的深度增加，所述侧壁被其上覆盖的阻挡层保护而不被刻蚀，而所述光阻层在该各向同性刻蚀中不受损伤。
综上可见，所述沉积步骤、第一刻蚀步骤和第二刻蚀步骤在传统的等离子体加工设备中即可完成，达到对光阻层的较大选择比、较快的刻蚀速率和较好的侧壁保护效果，不需要使用低频脉冲电源等复杂的设备，有利于设备的维护和降低设备成本。
此外，在刻蚀面上覆盖的阻挡层被打开之后，采用低频脉冲偏压的刻蚀工艺仍然会间隙式的刻蚀光阻层，而本发明所述方法的第二刻蚀步骤中的各向同性等离子体不会对光阻层进行刻蚀，能够进一步提高对光阻层的选择比。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。需要说明的是，以上实施例仅示出了覆盖光阻层的硅片的情况，实际上所述硅片上还可以包括刻蚀停止层、减反射层和硬掩膜层等结构，也同样适用所述深硅刻蚀方法，也能够实现本发明的目的。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种深硅刻蚀方法，首先刻蚀未被光阻层覆盖的硅片表面，以形成刻蚀面和基本垂直于所述刻蚀面的侧壁，其特征在于，还包括以下步骤：
沉积步骤：进行各向同性沉积，以在刻蚀面、侧壁和所述光阻层的表面覆盖阻挡层；
第一刻蚀步骤：进行各向异性刻蚀，以去除所述刻蚀面上覆盖的阻挡层而使所述刻蚀面暴露，而所述光阻层被其上覆盖的阻挡层保护而不被刻蚀；
第二刻蚀步骤：进行各向同性刻蚀，以刻蚀所述暴露的刻蚀面，所述侧壁被其上覆盖的阻挡层保护而不被刻蚀，而所述光阻层在该各向同性刻蚀中不受损伤；
循环重复所述沉积步骤、第一刻蚀步骤和第二刻蚀步骤直至达到预定的刻蚀深度。
2.根据权利要求1所述的深硅刻蚀方法，其特征在于，所述沉积步骤使用的工艺气体包括C4F8。
3.根据权利要求1所述的深硅刻蚀方法，其特征在于，所述沉积步骤中仅施加等离子体激励源而不施加偏压源。
4.根据权利要求1所述的深硅刻蚀方法，其特征在于，所述第一刻蚀步骤使用的工艺气体包括Ar，He，O2和SF6中的一种或至少两种组合。
5.根据权利要求1所述的深硅刻蚀方法，其特征在于，所述第一刻蚀步骤中既施加等离子体激励源又施加偏压源。
6.根据权利要求1所述的深硅刻蚀方法，其特征在于，所述第二刻蚀步骤使用的工艺气体包括SF6。
7.根据权利要求1所述的深硅刻蚀方法，其特征在于，所述第二刻蚀步骤中仅施加等离子体激励源而不施加偏压源。
8.根据权利要求1所述的深硅刻蚀方法，其特征在于，所述阻挡层为聚合物，该聚合物通过等离子体与被刻蚀硅片的化学反应产生。
9.根据权利要求3、5或7所述的深硅刻蚀方法，其特征在于，所述偏压源为直流电源，在刻蚀过程中所述偏压源的作用使得等离子体对硅片进行轰击。
10.根据权利要求3、5或7所述的深硅刻蚀方法，其特征在于，该工艺采用的等离子体加工设备包括相对设置的上极板和下极板，所述等离子体激励源通过所述上极板施加，所述偏压源通过所述下极板施加。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910089819 CN101962773B (zh) | 2009-07-24 | 2009-07-24 | 一种深硅刻蚀方法 |
| PCT/CN2010/075435 WO2011009413A1 (zh) | 2009-07-24 | 2010-07-23 | 一种深硅刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910089819 CN101962773B (zh) | 2009-07-24 | 2009-07-24 | 一种深硅刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101962773A true CN101962773A (zh) | 2011-02-02 |
| CN101962773B CN101962773B (zh) | 2012-12-26 |
Family
ID=43498774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910089819 Active CN101962773B (zh) | 2009-07-24 | 2009-07-24 | 一种深硅刻蚀方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN101962773B (zh) |
| WO (1) | WO2011009413A1 (zh) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102910572A (zh) * | 2011-08-05 | 2013-02-06 | 美新半导体（无锡）有限公司 | 释放mems悬桥结构的刻蚀方法 |
| CN103390581A (zh) * | 2013-07-26 | 2013-11-13 | 中微半导体设备(上海)有限公司 | 硅通孔刻蚀方法 |
| CN103730411A (zh) * | 2013-11-15 | 2014-04-16 | 中微半导体设备(上海)有限公司 | 一种深硅通孔刻蚀方法 |
| CN103811408A (zh) * | 2012-11-08 | 2014-05-21 | 中微半导体设备(上海)有限公司 | 一种深硅通孔刻蚀方法 |
| WO2014079315A1 (zh) * | 2012-11-23 | 2014-05-30 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
| CN103896206A (zh) * | 2014-04-09 | 2014-07-02 | 华中科技大学 | 基于硅片刻穿的体硅加工工艺 |
| CN103915330A (zh) * | 2013-01-09 | 2014-07-09 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
| CN103950887A (zh) * | 2014-04-09 | 2014-07-30 | 华中科技大学 | 一种深硅刻蚀方法 |
| CN104671193A (zh) * | 2013-12-03 | 2015-06-03 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 深硅刻蚀方法 |
| CN104743496A (zh) * | 2013-12-29 | 2015-07-01 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 深硅刻蚀方法和用于深硅刻蚀的设备 |
| CN105097494A (zh) * | 2014-05-08 | 2015-11-25 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 刻蚀方法 |
| CN105185704A (zh) * | 2015-08-05 | 2015-12-23 | 成都嘉石科技有限公司 | 深硅刻蚀方法 |
| CN105590847A (zh) * | 2014-11-14 | 2016-05-18 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 微结构释放的方法及深硅刻蚀微结构 |
| CN105609416A (zh) * | 2016-02-16 | 2016-05-25 | 国家纳米科学中心 | 一种硅刻蚀方法 |
| CN105712291A (zh) * | 2014-12-04 | 2016-06-29 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 斜槽刻蚀方法 |
| CN106783584A (zh) * | 2015-11-19 | 2017-05-31 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 衬底刻蚀方法 |
| CN108364867A (zh) * | 2018-02-28 | 2018-08-03 | 清华大学 | 深硅刻蚀方法 |
| CN110171802A (zh) * | 2019-07-11 | 2019-08-27 | 江苏鲁汶仪器有限公司 | 一种mems的深硅刻蚀方法 |
| CN110534425A (zh) * | 2018-09-18 | 2019-12-03 | 北京北方华创微电子装备有限公司 | 深硅刻蚀方法、深硅槽结构及半导体器件 |
| CN112951693A (zh) * | 2021-02-09 | 2021-06-11 | 北京北方华创微电子装备有限公司 | 半导体刻蚀设备和刻蚀方法 |
| CN113666331A (zh) * | 2021-08-23 | 2021-11-19 | 苏州司南传感科技有限公司 | 一种与mems深硅刻蚀工艺相兼容的薄硅释放工艺 |
| TWI784796B (zh) * | 2020-11-16 | 2022-11-21 | 大陸商北京北方華創微電子裝備有限公司 | 矽片的蝕刻方法 |
| WO2024066309A1 (zh) * | 2022-09-30 | 2024-04-04 | 厦门大学 | 一种高深宽比的硅通孔的制备方法及电子电镀芯片 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61135151A (ja) * | 1984-12-05 | 1986-06-23 | Mitsubishi Electric Corp | 半導体記憶装置 |
| EP0729175A1 (en) * | 1995-02-24 | 1996-08-28 | International Business Machines Corporation | Method for producing deep vertical structures in silicon substrates |
| DE19937501A1 (de) * | 1999-08-09 | 2001-03-08 | Siemens Ag | Mikroelektronischer Speicherkondensator und Verfahren zu dessen Herstellung |
| US20020039818A1 (en) * | 2000-01-25 | 2002-04-04 | Lee Szetsen Steven | Wavy-shaped deep trench and method of forming |
| CN100517592C (zh) * | 2006-04-30 | 2009-07-22 | 中芯国际集成电路制造(上海)有限公司 | 改进浅沟槽隔离间隙填充工艺的方法 |
| CN101121499B (zh) * | 2006-08-09 | 2010-04-21 | 探微科技股份有限公司 | 深蚀刻方法 |
| CN101197269B (zh) * | 2006-12-06 | 2010-05-19 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 硅片刻蚀的方法 |
-
2009
- 2009-07-24 CN CN 200910089819 patent/CN101962773B/zh active Active
-
2010
- 2010-07-23 WO PCT/CN2010/075435 patent/WO2011009413A1/zh active Application Filing
Cited By (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102910572B (zh) * | 2011-08-05 | 2015-08-19 | 美新半导体（无锡）有限公司 | 释放mems悬桥结构的刻蚀方法 |
| CN102910572A (zh) * | 2011-08-05 | 2013-02-06 | 美新半导体（无锡）有限公司 | 释放mems悬桥结构的刻蚀方法 |
| CN103811408B (zh) * | 2012-11-08 | 2016-08-17 | 中微半导体设备(上海)有限公司 | 一种深硅通孔刻蚀方法 |
| CN103811408A (zh) * | 2012-11-08 | 2014-05-21 | 中微半导体设备(上海)有限公司 | 一种深硅通孔刻蚀方法 |
| CN103832965B (zh) * | 2012-11-23 | 2017-02-08 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
| CN103832965A (zh) * | 2012-11-23 | 2014-06-04 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
| WO2014079315A1 (zh) * | 2012-11-23 | 2014-05-30 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
| US9478439B2 (en) | 2012-11-23 | 2016-10-25 | Beijing Nmc Co., Ltd. | Substrate etching method |
| CN103915330B (zh) * | 2013-01-09 | 2017-02-08 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
| CN103915330A (zh) * | 2013-01-09 | 2014-07-09 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
| WO2014108001A1 (zh) * | 2013-01-09 | 2014-07-17 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
| CN103390581A (zh) * | 2013-07-26 | 2013-11-13 | 中微半导体设备(上海)有限公司 | 硅通孔刻蚀方法 |
| CN103730411A (zh) * | 2013-11-15 | 2014-04-16 | 中微半导体设备(上海)有限公司 | 一种深硅通孔刻蚀方法 |
| CN103730411B (zh) * | 2013-11-15 | 2017-01-25 | 中微半导体设备(上海)有限公司 | 一种深硅通孔刻蚀方法 |
| CN104671193A (zh) * | 2013-12-03 | 2015-06-03 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 深硅刻蚀方法 |
| CN104743496A (zh) * | 2013-12-29 | 2015-07-01 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 深硅刻蚀方法和用于深硅刻蚀的设备 |
| CN104743496B (zh) * | 2013-12-29 | 2017-03-22 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 深硅刻蚀方法和用于深硅刻蚀的设备 |
| CN103950887B (zh) * | 2014-04-09 | 2016-01-20 | 华中科技大学 | 一种深硅刻蚀方法 |
| CN103896206A (zh) * | 2014-04-09 | 2014-07-02 | 华中科技大学 | 基于硅片刻穿的体硅加工工艺 |
| CN103950887A (zh) * | 2014-04-09 | 2014-07-30 | 华中科技大学 | 一种深硅刻蚀方法 |
| CN103896206B (zh) * | 2014-04-09 | 2015-12-02 | 华中科技大学 | 基于硅片刻穿的体硅加工工艺 |
| CN105097494B (zh) * | 2014-05-08 | 2018-03-06 | 北京北方华创微电子装备有限公司 | 刻蚀方法 |
| CN105097494A (zh) * | 2014-05-08 | 2015-11-25 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 刻蚀方法 |
| CN105590847A (zh) * | 2014-11-14 | 2016-05-18 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 微结构释放的方法及深硅刻蚀微结构 |
| CN105590847B (zh) * | 2014-11-14 | 2020-04-28 | 北京北方华创微电子装备有限公司 | 微结构释放的方法及深硅刻蚀微结构 |
| CN105712291A (zh) * | 2014-12-04 | 2016-06-29 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 斜槽刻蚀方法 |
| CN105712291B (zh) * | 2014-12-04 | 2018-07-06 | 北京北方华创微电子装备有限公司 | 斜槽刻蚀方法 |
| CN105185704A (zh) * | 2015-08-05 | 2015-12-23 | 成都嘉石科技有限公司 | 深硅刻蚀方法 |
| CN106783584A (zh) * | 2015-11-19 | 2017-05-31 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 衬底刻蚀方法 |
| CN105609416A (zh) * | 2016-02-16 | 2016-05-25 | 国家纳米科学中心 | 一种硅刻蚀方法 |
| CN108364867B (zh) * | 2018-02-28 | 2019-04-30 | 清华大学 | 深硅刻蚀方法 |
| CN108364867A (zh) * | 2018-02-28 | 2018-08-03 | 清华大学 | 深硅刻蚀方法 |
| CN110534425A (zh) * | 2018-09-18 | 2019-12-03 | 北京北方华创微电子装备有限公司 | 深硅刻蚀方法、深硅槽结构及半导体器件 |
| CN110171802A (zh) * | 2019-07-11 | 2019-08-27 | 江苏鲁汶仪器有限公司 | 一种mems的深硅刻蚀方法 |
| CN110171802B (zh) * | 2019-07-11 | 2022-02-22 | 江苏鲁汶仪器有限公司 | 一种mems的深硅刻蚀方法 |
| TWI784796B (zh) * | 2020-11-16 | 2022-11-21 | 大陸商北京北方華創微電子裝備有限公司 | 矽片的蝕刻方法 |
| CN112951693A (zh) * | 2021-02-09 | 2021-06-11 | 北京北方华创微电子装备有限公司 | 半导体刻蚀设备和刻蚀方法 |
| CN112951693B (zh) * | 2021-02-09 | 2024-01-05 | 北京北方华创微电子装备有限公司 | 半导体刻蚀设备和刻蚀方法 |
| CN113666331A (zh) * | 2021-08-23 | 2021-11-19 | 苏州司南传感科技有限公司 | 一种与mems深硅刻蚀工艺相兼容的薄硅释放工艺 |
| WO2024066309A1 (zh) * | 2022-09-30 | 2024-04-04 | 厦门大学 | 一种高深宽比的硅通孔的制备方法及电子电镀芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2011009413A1 (zh) | 2011-01-27 |
| CN101962773B (zh) | 2012-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101962773B (zh) | 一种深硅刻蚀方法 | |
| McAuley et al. | Silicon micromachining using a high-density plasma source | |
| JP4796965B2 (ja) | エッチング方法及び装置 | |
| JP4576122B2 (ja) | シリコンに高アスペクト比の異方性エッチングを行う方法および機器 | |
| CN102405512B (zh) | 用于高深宽比的电介质蚀刻的方法及装置 | |
| JP6093929B2 (ja) | 高アスペクト比の凹凸構造を有するシリコン基板の製造方法 | |
| JP2009510750A (ja) | シリコンを促進エッチングする方法 | |
| TW201604958A (zh) | 蝕刻處理方法 | |
| CN101148765B (zh) | 硅片蚀刻方法 | |
| KR102251149B1 (ko) | 반도체 구조물을 제조하는 방법 | |
| Sammak et al. | Deep vertical etching of silicon wafers using a hydrogenation-assisted reactive ion etching | |
| WO2011093258A1 (ja) | ドライエッチング方法 | |
| CN102701141A (zh) | 一种高深宽比微纳复合结构制作方法 | |
| JP6617300B2 (ja) | 半導体基板をランダムにテクスチャリングするための方法 | |
| Li et al. | Technique for preventing stiction and notching effect on silicon-on-insulator microstructure | |
| CN104658962A (zh) | 通孔的形成方法 | |
| JP2017518646A5 (zh) | ||
| Nguyen et al. | Ultrahigh aspect ratio etching of silicon in SF6-O2 plasma: The clear-oxidize-remove-etch (CORE) sequence and chromium mask | |
| Gormley et al. | State of the art deep silicon anisotropic etching on SOI bonded substrates for dielectric isolation and MEMS applications | |
| CN108573867A (zh) | 硅深孔刻蚀方法 | |
| TW201604993A (zh) | 高深寬比結構的蝕刻方法及mems裝置的製作方法 | |
| CN103887164A (zh) | 一种深硅刻蚀方法 | |
| CN108133888B (zh) | 一种深硅刻蚀方法 | |
| KR100933560B1 (ko) | 패턴화된 실리콘 나노팁 제작방법 | |
| JP2005086079A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 100176 8 Wenchang Avenue, Beijing economic and Technological Development Zone Patentee after: Beijing North China microelectronics equipment Co Ltd Address before: 100016 Jiuxianqiao East Road, Chaoyang District, Beijing Patentee before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing |