CN101121499B - 深蚀刻方法 - Google Patents

深蚀刻方法 Download PDF

Info

Publication number
CN101121499B
CN101121499B CN200610114804XA CN200610114804A CN101121499B CN 101121499 B CN101121499 B CN 101121499B CN 200610114804X A CN200610114804X A CN 200610114804XA CN 200610114804 A CN200610114804 A CN 200610114804A CN 101121499 B CN101121499 B CN 101121499B
Authority
CN
China
Prior art keywords
etching method
wafer
runner
deeply
deeply etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610114804XA
Other languages
English (en)
Other versions
CN101121499A (zh
Inventor
蔡德耕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Touch Micro System Technology Inc
Original Assignee
Touch Micro System Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Touch Micro System Technology Inc filed Critical Touch Micro System Technology Inc
Priority to CN200610114804XA priority Critical patent/CN101121499B/zh
Publication of CN101121499A publication Critical patent/CN101121499A/zh
Application granted granted Critical
Publication of CN101121499B publication Critical patent/CN101121499B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种深蚀刻方法,首先提供一晶片,并于该晶片的一表面形成一掩模图案层,该掩模图案层具有至少一开口曝露该晶片的该表面;接着进行一沉积工艺,于该掩模图案上和部分该晶片的该表面形成一聚合物层;随即进行一等离子体蚀刻工艺,移除前一步骤所形成的聚合物层,并藉由该开口蚀刻该晶片以形成一流道,且该等离子体蚀刻工艺中将形成一氧化物于该流道的一侧壁;重复该沉积工艺与该等离子体蚀刻工艺直到该流道具有一预定的深宽比为止,因此本发明的深蚀刻方法可有效地进行各向异性蚀刻,并形成具有亲水性侧壁的流道。

Description

深蚀刻方法
技术领域
本发明涉及一种深蚀刻方法,尤指一种利用交替进行沉积工艺与等离子体蚀刻工艺的深蚀刻方法。
背景技术
微机电系统(micro-electromechanical system,MEMS)是将立体状的微细结构、电路、感测器(sensor)、传动器(actuator)以微积化技术制作于硅晶片上,它具有体积小、可作高难度动作等特征。由于MEMS是以半导体微积电路技术为基础,同时融合电子、机械、光学、材料等多种加工技术,因此又称为微机电技术。常见的微机电系统包含各种不同的微结构,例如一些不可动的探针、流道、孔穴等结构,或是一些可动的(刚体运动或是挠性形变)弹簧、连杆、齿轮等结构,或将上述不同的结构,如利用芯片接合的方式,整合体微加工(bulk micromachining)制造构成多种不同的微流体系统,并和相关的电路相互整合,即可构成各种不同的应用。目前,微机械技术已进入商业化阶段,典型的微机电商品有数字式微镜片元件(digitalmicro-mirror device,DMD)、打印机喷头(ink jet head)、加速感测器、血球数量感测器等等。
目前最常见的微结构大多是以蚀刻硅晶片的方式制作,硅晶片的蚀刻技术,主要是利用湿式的各向异性化学蚀刻(anisotropic wet chemical etching)以及干式的深反应性离子蚀刻(deep reactive ion etching,以下简称DRIE)。其中DRIE则是近年来相当受到重视的各向异性蚀刻技术,其特性和湿式各向异性蚀刻有显著的差异,在制作微元件时,DRIE的蚀刻技术常应用于具有高深宽比的流道蚀刻工艺。请参考图1,图1为利用现有DRIE工艺所蚀刻出的流道结构示意图。提供一硅基底10,其表面覆盖有一图案化的硬掩模层12藉以定义出欲蚀刻的流道结构的位置,硅基底10经现有DRIE工艺蚀刻后,形成具有相当深度的一流道结构14。现有的DRIE工艺虽可在硅基底10形成微机电元件的流道结构14,却也常因蚀刻参数设定不良、蚀刻环境不稳定或硅基底10本身晶格排列的影响,在流道结构14的侧壁上形成数个无法避免的缺陷,例如在硬掩模12下方因底切现象所造成的切口结构(notch-like feature)16和弧形凹角(bowed-like feature)18,都将造成流道结构14线宽过大、元件精密度降低等问题。
发明内容
据此,本发明的一目的在于提供一种深蚀刻方法,特别是一种交替进行沉积聚合物与各向异性等离子体蚀刻的制作方法,以形成具有亲水性侧壁、高深宽比的流道。
为达上述目的,本发明提供一种深蚀刻方法。首先提供一晶片,并形成一掩模图案于该晶片的一表面,且该掩模图案包含有至少一开口曝露出部分该晶片的该表面,接着进行一沉积工艺,于该掩模图案上以及该晶片的该表面形成一聚合物层,随即进行一等离子体蚀刻工艺,透过该开口蚀刻该半导体的该表面以形成一流道,并于进行该等离子体蚀刻工艺的过程中一并通入氧气,以于该流道的侧壁形成氧化物,然后重复交替进行该沉积工艺以及该等离子体蚀刻工艺直至该流道具有一预定深宽比为止。
本发明的深蚀刻方法具有良好的各向异性蚀刻效果、固定流道开口线宽和容易调整工艺等特性,因此适合制作精细的微机电元件。
附图说明
图1为利用现有DRIE  艺所蚀刻出的流道结构示意图。
图2至图5为本发明的深蚀刻方法的一较佳实施例的流程示意图。
图6为本发明的深蚀刻方法的流程示意图。
附图标记说明
10硅基底    12硬掩模层
14流道结构  16切口结构
18弧形凹角  20晶片
22表面      24掩模图案
26开口      28聚合物层
30流道      34侧壁
36氧化物
100、102、104、106、108、100流程步骤
具体实施方式
为了突显本发明的优点及特征,下文列举本发明的数个优选实施例,并配合图示作详细说明如下。
图2至图4为本发明的深蚀刻方法的一优选实施例的方法示意图。首先,请参考图2,提供一晶片20,并于晶片20的一表面22形成一掩模图案24,其中掩模图案24包含有至少一开口26定义欲蚀刻的流道位置及线宽大小,且开口26恰曝露出晶片的表面22。于本优选实施例中,晶片20为一硅晶片,本发明不限制硅晶片的种类,即单晶硅(single crystalline silicon)晶片、非晶硅(amorphous crystalline silicon)晶片或多晶硅(poly crystallinesilicon)晶片均可适用。此外,覆盖于晶片20的表面22的掩模图案24利用光致抗蚀剂、金属、氮化硅(silicon nitride)、四乙氧基硅烷(tetra-ethyl-ortho-silicate,TEOS)或其他符合具有高选择比、具各向异性的掩模材料所形成。
如图3所示,接着将晶片20移至一反应室的下电极上,进行一沉积工艺。于本优选实施例中,该沉积工艺利用八氟环丁烷(C4F8)作为前驱物,藉以在掩模图案24上和开口26所曝露出的部分晶片20的表面22形成一聚合物层28,然而前驱物的种类并不限于此,而可选用其它如四氟化碳(CF4)或其他可产生氟碳聚合物(nCFx)的气体。进行该沉积工艺时,八氟环丁烷的较佳气体流量介于70-120每分钟标准毫升(standard cubic centimeter perminute,sccm)间,该反应室内的较佳气压值介于35-55毫乇(mT)之间,此外,较佳的上、下电极功率分别为500-1500瓦(W)和0W。
在聚合物层28形成后,随即进行一等离子体蚀刻工艺,是利用包含可产生卤素离子的前驱物、增加离子轰击的惰性气体、以及可与硅晶片反应形成氧化物的氧气的一混合气体进行该等离子体蚀刻工艺。于本优选实施例中,可产生卤素离子的前驱物为六氟化硫(SF6)、而较佳的惰性气体则是选择氩气(Ar)来增加物理性的离子轰击效果,各气体的较佳气体流量分别是六氟化硫180-260sccm、氧气40-80sccm和氩气100-400sccm,该反应室内的较佳气压值介于35-55mT之间,且该等离子体蚀刻工艺的较佳上、下电极功率分别为1500-2500W和18-30W。如图4所示,在该等离子体蚀刻工艺中,六氟化硫被分解成氟离子(F-),并配合大量的氩气增加离子轰击效果,迅速移除于前一沉积工艺形成的聚合物层(未图示),再透过开口26蚀刻晶片20的表面22形成一流道30,同时,混合气体内的氧气将先与聚合物层(未图示)进行氧化反应而移除之,之后氧气将会和硅晶片20发生氧化反应,在流道30的一侧壁34产生氧化物36,如硅氧化物(silicon oxide)。由于离子轰击属于物理性的蚀刻方法,其特点在于可以有效移除与其轰击方向垂直的硅晶片20,但对于与其轰击方向平行的侧壁34和形成于侧壁34上的聚合物层(未图示)或氧化物36的移除效果则较差,因此,在该等离子体蚀刻工艺进行期间,仍可藉由氧化物36保护侧壁34,避免蚀刻气体侵蚀,以达到各向异性蚀刻的目的。
上述的沉积工艺与等离子体蚀刻工艺将轮流进行,并重复至流道30达到预定的深度为止。如图5所示,流道30在该沉积工艺与该等离子体蚀刻工艺不断交替进行后,形成近乎垂直的侧壁34,且其深宽比约为10∶1,甚至可以达到35∶1的比例。简言之,本发明的深蚀刻方法先利用沉积工艺所形成的保护层保护流道的侧壁,再利用蚀刻的过程中所形成的氧化物,来防止侧壁被蚀刻,以达到各向异性蚀刻的目的,蚀刻后的结构形状,不会受到晶格面的影响且没有凸角底切的特性,因此可以蚀刻出具有高深宽比的流道或孔洞。
为彰显本发明的方法的特色,以下将本发明的步骤以流程图加以说明。请参考图6,图6为本发明的深蚀刻方法的流程示意图。步骤100开始本发明的流程步骤,接着在步骤102提供一上表面覆有一图案化掩模的一晶片,接着进行步骤104的沉积工艺,在该晶片的该上表面形成聚合物层,然后到步骤106,利用等离子体蚀刻工艺蚀刻该晶片的该上表面形成流道,在步骤108将进行判定,检视蚀刻后的流道是否达到预定深度,若未达预定的深度,将回到步骤104和步骤106并重复这两个步骤,直到流道达到预定的深度为止,最后在步骤110结束整个晶片的深蚀刻方法。由于本发明的深蚀刻方法利用重复沉积、蚀刻的方式进行,因此在操作上,必须选用适当的反应气体,达成二者的平衡而得到具有理想侧壁的流道。
本发明的该沉积工艺除了利用前述的八氟环丁烷、四氟化碳等前驱物外,该沉积工艺亦可利用其他前驱物,如全氟化合物(perfluorinatedcompounds,PFC)、苯乙烯类的单体化合物(styrene-like monomer)、或醚类的氟化合物(ether-like fluorine compounds)等可形成聚合物的前驱物进行该沉积工艺。此外,该等离子体蚀刻工艺所需的蚀刻气体,除了前述的六氟化碳外,亦可利用三氟化氮(nitrogen trifluoride,NF3)、四氟化碳(tetrafluoromethane,CF4)或其他可以产生氟离子的气体进行该等离子体蚀刻工艺,且该等离子体蚀刻工艺所需的卤素离子并不仅限于氟离子,其他种类的卤素离子,如氯离子(Cl-)亦可达成本发明所欲的蚀刻功效,所需的前驱物则依参与蚀刻的卤素离子种类而定。
如上所述,本发明提供一种深蚀刻方法,是于晶片表面重复交替进行沉积与等离子体蚀刻工艺,沉积工艺所形成的聚合物层可提高光致抗蚀剂和硅晶片间的蚀刻选择比,配合等离子体蚀刻工艺其间形成的氧化物层,以形成具有高深宽比、有亲水性侧壁的流道,且流道的临界尺寸(criticaldimension)少有变异,可达到固定线宽的目的。本发明所述的深蚀刻方法除具有各向异性蚀刻的特点外,进行沉积工艺与等离子体蚀刻工艺的各项参数,端视晶片状况、工艺需要而调整,因此兼具容易操作的优点。值得注意的是,依据本发明的深蚀刻方法蚀刻出的流道或孔洞,除了有前述笔直的特征外,流道的侧壁并具有亲水性,特别适用于制作打印机喷头、血球数量感测器、生物芯片等具有流道结构的微机电元件。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。

Claims (9)

1.一种深蚀刻方法,该深蚀刻方法包含:
提供一晶片;
形成一掩模图案于该晶片的一表面,且该掩模图案包含有至少一开口曝露出部分该晶片的该表面;
进行一沉积工艺,于该掩模图案上以及该晶片的该表面形成一聚合物层;
进行一等离子体蚀刻工艺,透过该开口蚀刻该半导体的该表面以形成一流道,并于进行该等离子体蚀刻工艺的过程中一并通入氧气,以于该流道的侧壁形成氧化物;以及
重复交替进行该沉积工艺以及该等离子体蚀刻工艺直至该流道具有一预定深宽比为止。
2.如权利要求1的深蚀刻方法,其中该等离子体蚀刻工艺将移除该沉积工艺所形成的该聚合物层。
3.如权利要求1的深蚀刻方法,其中该聚合物层包含有氟碳聚合物。
4.如权利要求1的深蚀刻方法,其中形成该聚合物层的一前驱物包含八氟环丁烷。
5.如权利要求1的深蚀刻方法,其中于进行该等离子体蚀刻反应工艺时将一并通入产生氟离子的一前驱物。
6.如权利要求5的深蚀刻方法,其中产生氟离子的该前驱物包含六氟化硫。
7.如权利要求1的深蚀刻方法,其中于进行该等离子体蚀刻反应工艺时将一并通入氩气。
8.如权利要求1的深蚀刻方法,其中该流道的该预定深宽比大于10比1。
9.如权利要求1的深蚀刻方法,其中该流道的侧壁具有亲水性。
CN200610114804XA 2006-08-09 2006-08-09 深蚀刻方法 Expired - Fee Related CN101121499B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200610114804XA CN101121499B (zh) 2006-08-09 2006-08-09 深蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200610114804XA CN101121499B (zh) 2006-08-09 2006-08-09 深蚀刻方法

Publications (2)

Publication Number Publication Date
CN101121499A CN101121499A (zh) 2008-02-13
CN101121499B true CN101121499B (zh) 2010-04-21

Family

ID=39084034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610114804XA Expired - Fee Related CN101121499B (zh) 2006-08-09 2006-08-09 深蚀刻方法

Country Status (1)

Country Link
CN (1) CN101121499B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101962773B (zh) * 2009-07-24 2012-12-26 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
CN104743496B (zh) * 2013-12-29 2017-03-22 北京北方微电子基地设备工艺研究中心有限责任公司 深硅刻蚀方法和用于深硅刻蚀的设备
CN107706093A (zh) * 2017-11-08 2018-02-16 上海华力微电子有限公司 一种铝衬垫的制造方法
CN108317233B (zh) * 2018-04-09 2023-06-20 中国工程物理研究院电子工程研究所 应用于mems微纳加工的一体化无装配多层微齿轮结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1431686A (zh) * 2003-02-28 2003-07-23 北京大学 高深宽比硅深刻蚀方法
US6617253B1 (en) * 1999-07-20 2003-09-09 Samsung Electronics Co., Ltd. Plasma etching method using polymer deposition and method of forming contact hole using the plasma etching method
US6746961B2 (en) * 2001-06-19 2004-06-08 Lam Research Corporation Plasma etching of dielectric layer with etch profile control

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617253B1 (en) * 1999-07-20 2003-09-09 Samsung Electronics Co., Ltd. Plasma etching method using polymer deposition and method of forming contact hole using the plasma etching method
US6746961B2 (en) * 2001-06-19 2004-06-08 Lam Research Corporation Plasma etching of dielectric layer with etch profile control
CN1431686A (zh) * 2003-02-28 2003-07-23 北京大学 高深宽比硅深刻蚀方法

Also Published As

Publication number Publication date
CN101121499A (zh) 2008-02-13

Similar Documents

Publication Publication Date Title
US20080023441A1 (en) Method of deep etching
US7476951B2 (en) Selective isotropic etch for titanium-based materials
US20040178171A1 (en) Sloped trench etching process
US7439093B2 (en) Method of making a MEMS device containing a cavity with isotropic etch followed by anisotropic etch
KR101468614B1 (ko) 쓰루 기판 비아 측벽 및 깊게 에칭된 피쳐들을 스무싱하기 위한 사후 에칭 반응성 플라즈마 밀링
JP2007134668A (ja) 半導体素子のトレンチ形成方法及びそれを利用した半導体素子の素子分離方法
KR20160044545A (ko) 하드마스크를 측면으로 트리밍하기 위한 방법
WO2003096392A2 (en) Method of etching a trench in a silicon-on-insulator (soi) structure
EP1259979A2 (en) Method of etching a shaped cavity
US9054045B2 (en) Method for isotropic etching
CN101121499B (zh) 深蚀刻方法
US20110021029A1 (en) Plasma etch method to reduce micro-loading
US20060046329A1 (en) Method for manufacturing a silicon sensor and a silicon sensor
US5116460A (en) Method for selectively etching a feature
US7498266B2 (en) Method for structuring of silicon substrates for microsystem technological device elements and associated silicon substrate
TW201216354A (en) Method for etching high-aspect-ratio features
US6440858B1 (en) Multi-layer hard mask for deep trench silicon etch
JP6512797B2 (ja) 構造化された表面を製作する方法
EP0450302A1 (en) Method of reactive ion etching trenches
US20090156009A1 (en) Method for manufacturing semiconductor device
KR20080017290A (ko) 드라이에칭방법, 미세구조 형성방법, 몰드 및 그 제조방법
CN114121639A (zh) 一种圆滑沟槽的制作方法及圆滑沟槽结构
US20060138085A1 (en) Plasma etching method with reduced particles production
CN116730279A (zh) 一种氧化硅的刻蚀方法
CN104637808B (zh) 一种解决底切问题的刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100421

Termination date: 20140809

EXPY Termination of patent right or utility model