JP6512797B2 - 構造化された表面を製作する方法 - Google Patents

構造化された表面を製作する方法 Download PDF

Info

Publication number
JP6512797B2
JP6512797B2 JP2014233708A JP2014233708A JP6512797B2 JP 6512797 B2 JP6512797 B2 JP 6512797B2 JP 2014233708 A JP2014233708 A JP 2014233708A JP 2014233708 A JP2014233708 A JP 2014233708A JP 6512797 B2 JP6512797 B2 JP 6512797B2
Authority
JP
Japan
Prior art keywords
substrate
method step
etching
plasma
structured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014233708A
Other languages
English (en)
Other versions
JP2015098082A (ja
Inventor
ウアバン アンドレア
ウアバン アンドレア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2015098082A publication Critical patent/JP2015098082A/ja
Application granted granted Critical
Publication of JP6512797B2 publication Critical patent/JP6512797B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00841Cleaning during or after manufacture
    • B81C1/00857Cleaning during or after manufacture after manufacture, e.g. back-end of the line process
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00841Cleaning during or after manufacture
    • B81C1/00849Cleaning during or after manufacture during manufacture
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388Etch mask forming
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523Etching material
    • B81C1/00531Dry etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00Subject matter not provided for in other groups of this subclass
    • B81C99/0005Apparatus specially adapted for the manufacture or treatment of microstructural devices or systems, or methods for manufacturing the same
    • B81C99/0025Apparatus specially adapted for the manufacture or treatment of microstructural devices or systems not provided for in B81C99/001 - B81C99/002
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0118Processes for the planarization of structures
    • B81C2201/0123Selective removal
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0118Processes for the planarization of structures
    • B81C2201/0125Blanket removal, e.g. polishing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0132Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)

Description

本発明は、基板上に構造化もしくはパターン化された表面を製作する方法に関する。このような三次元の構造体は、特に半導体工業およびMEMS工業において、たとえばできるだけ構成スペース節約型のヨーレートセンサまたは加速度センサ、あるいはまた別のマイクロマシニング型のセンサおよび構成素子、たとえばマイクロフォンまたはマイクロミラーを実現するために重要となる。
公知先行技術に基づき、的確に異方性エッチングを行うプラズマエッチング法が知られている。特に独国特許第4241045号明細書に基づき、シリコンを異方性エッチングする方法が公知である。この公知の方法では、それぞれエッチングステップと不働態化(パッシベーション)ステップとが交互に連続的に別個に実施される(シリコントレンチエッチング)。しかし、エッチングガスと不働態化ガスとの混合によって、連続的な、交互ではないプラズマエッチングを用いて、程度の差こそあれ高い異方性を持ってシリコンをエッチングすることも可能である。トレンチエッチングプロセスの場合、Si側壁の保護手段として働くテフロン状のポリマが、C(H)F含有のガス、たとえばC、C、C、CHF、Cから成るプラズマ中で、SFエッチングステップの間に交互に基板に析出される。テフロン状のポリマ層は、シリコンの異方性プラズマエッチングを可能にする。なぜならば、テフロン状のポリマ層は、プラズマからのイオン入射がウェーハ面に対して垂直に行われる個所、すなわちマスク上やトレンチのエッチング底部においてしか除去されないからである。イオン入射が行われないシリコン側壁では、ポリマ層が実質的に維持されたままとなり、こうしてシリコン側壁を保護する。トレンチエッチングの際には、テフロン状のポリマ保護層が、トレンチエッチングプロセスの終了時にシリコン側壁に留まる。典型的には、フォトレジストがトレンチエッチングの際にマスク材料として働く。フォトレジストは、トレンチプロセス後に市販のプラズマストリッパにおいてOプラズマ中でストリッピングされる。
さらに、公知先行技術においては、酸化物または窒化物を構造化するためのプラズマエッチング法が知られている。酸化物または窒化物はC(H)Fガスによってエッチングされる。このタイプのガスは、C:Fの比に応じて多かれ少なかれ著しく重合性である。C:F比が高くなればなるほど、重合傾向はますます強まる。H含量はC:F比を増大させる作用を有する。このプラズマエッチング法の成功は、使用に応じて、プラズマエッチング法により形成されたポリマ残分がどれ位の規模で残るのか、そして特に構造化された表面を有する基板からどれ位の規模で除去され得るのか、に関連している。特に、公知先行技術から知られている方法は、幾何学的に与えられた全ての条件に対しては適していないように思われる。その理由は、プラズマ中での除去のために必要とされる反応性の粒子またはウエットエッチング溶液が、場合によっては溝構造(高いアスペクト比または小幅のギャップの場合)、またはエッチング時に付与されたアンダカットまたは空洞内にはそれほど深く浸入し得ないからである。また、公知先行技術に基づいて知られているMEMSポリマ犠牲層の場合にも、この犠牲層を除去するための反応性粒子またはウエットエッチング溶液の浸入は、小幅の寸法の場合や、広幅のサイドエッチングの場合には、ますます困難となる。さらに、しばしば、構造化された表面は、基板の、プラズマエッチング後に残分を施与された範囲が、イオン入射のためにはアクセス不可能となり、これにより除去が困難にされるか、もしくはそれどころか妨げられてしまうように成形されている。
独国特許第4241045号明細書
本発明の課題は、誘電体、たとえば酸化物および/または窒化物のシリコントレンチエッチングおよび/またはプラズマエッチングから、プラズマ構造化の後に、たとえば側壁、側縁、アンダカットまたは空洞のような面に残るポリマを「クリーニング除去」することである。幾つかの用途については、MEMS構成素子上のポリマ残分がMEMS構成素子の機能を損なう結果となる。さらに、先行した処理ステップからのポリマが、MEMS基板を処理する際の逐次ステップに対して不都合な影響を与える恐れがある(たとえば、次いで析出された層における付着問題または逐次ステップにおけるガス発生)。すなわち、ポリマはしばしば妨害因子となり、したがって除去されなければならない。
先行したプロセスステップおよび/または設備からの残分の除去およびクリーニング除去のための半導体工業およびMEMS工業における背景技術は、前記Oプラズマストリッピングであり、このOプラズマストリッピングは、たいていウエットクリーニングステップとの組合せで行われる。
両方法にとって共通しているのは、これらのプロセス条件下にこれらの媒体によって小幅の溝内にまで十分に侵入することが一般に困難であることである。このことは、ストリッププロセスにおける、この場合に典型的であるTorr圧力範囲での小さな平均自由行程に基づいているか、もしくはウエットエッチング溶液の不十分な侵入、または引き続き行われるすすぎステップにおける、侵入したウエットエッチング剤が毛管力に基づいてもはやすすぎ出され得なくなった場合のウエットエッチング溶液の不十分なすすぎ出しに基づいている。この方法は、できるだけ自在に、すなわち基板の表面構造の形とは無関係に、つまり幾何学的な条件とは無関係に、かつ基板の性質とは無関係に、残分が基板から除去され、そして高いアスペクト比を有する小幅の構造においても、かつクリーニングしたい表面の形状とは無関係に、すなわち任意に成形された溝、程度の差こそあれ急峻な側壁、エッチング側縁、アンダカットまたは空洞の形状とは無関係に除去される。さらに、前記プラズマエッチング法は、たとえばポリイミドのようなMEMSポリマ犠牲層のエッチングのための方法としても適している。さらに、構造化された表面を有する基板の製作を、できるだけ僅かな手間をかけるだけで実現することも重要となる。
この課題は、本発明によれば、マイクロマシニング型の構造体を製作する方法であって、第1の方法ステップでエッチング法によって基板に、構造化された表面を形成し、このときにこのエッチング法により、基板の前記構造化された表面に残る残分が生ぜしめられ、第2の方法ステップで、前記構造化された表面から少なくとも部分的に残分を除去する方法において、第2の方法ステップの間、基板のための周辺圧を、好ましくは60Paよりも低い周辺圧に調節し、基板温度を、好ましくは150℃よりも高い基板温度に調節することにより解決される。
本発明の有利な態様および改良形は、従属項形式の請求項ならびに図面につき説明する実施形態から知ることができる。
別の実施態様では、第2の方法ステップにおいて、周辺圧が60Paよりも小さく、好適には2Paよりも小さいか、または特に好適には0.6〜1.3Paであり、かつ/または基板温度が150℃よりも高く、好適には190℃よりも高いか、または特に好適には200〜400℃である。特に基板温度は、好ましくは基板温度によってマイクロマシニング型の構造体に損傷が生じないように設定されている。
さらに別の実施態様では、残分を除去するために少なくとも部分的にプラズマが使用され、この場合、プラズマは少なくとも部分的にO、H、N、フォーミングガス(N中のH)またはアンモニアを有する。特に、このような反応ガスは純粋の形で、または任意の混合比で使用可能である。特に、OへのHの添加は、残分、特にポリマ残分の灰化を容易にし、ひいては残分の除去をも容易にするので有利である。さらに、このような混合の結果、Oプラズマステップの間にシリコン面に形成されるSiOが還元されることが有利である。また、第3の方法ステップにおいて、たとえば純粋なHプラズマステップにおいて、シリコン面上のSiOの還元を得ることもできる。これにより、残分不含であると同時に酸化物不含のシリコン面が実現可能となるという利点が得られる。
本発明のさらに別の実施態様では、第2の方法ステップの間、O、H、N、フォーミングガスまたはアンモニアが添加される。好ましくは、種々異なる反応ガスが交互に供給される。これにより、残分の除去を基板に適合させることができるので有利である。これにより、残分のできるだけ経済的でかつ/または大規模な除去が実現可能となる。
さらに別の実施態様では、基板が犠牲層を有し、この場合、この犠牲層は少なくとも部分的に第2の方法ステップの間、除去される。特に、この犠牲層が第1の方法ステップにおいて露出され、第2の方法ステップにおいて残分も犠牲層の一部も除去されることが規定されている。これにより、たとえばキャビティおよび/またはアンダカットを簡単に実現することができる。特に、残分および犠牲層の一部の除去が1つの方法ステップにおいて行なわれ得るので、これによりマイクロマシニング型の構造体を製作するためにかかる全体手間が有利に減少されるという利点が得られる。
本発明のさらに別の実施態様では、基板がシリコン、酸化物、金属または窒化物から成っている。好ましくは、基板が多数の種々異なる材料を有しており、それにもかかわらず残分の除去は1つの方法ステップにおいて行なわれ得るので有利である。
本発明のさらに別の実施態様では、時間的に第1の方法ステップの前に、エッチングマスクが基板上に配置され、時間的に第1の方法ステップの後にエッチングマスクが除去される。好ましくは、エッチングマスクはフォトレジストを有している。さらに、エッチングマスクは、このエッチングマスクがほぼ基板の、第1の方法ステップでエッチングしたい部分を規定するように形成されている。これにより、第1の方法ステップにおける基板の表面の構造化が容易にされ得るので有利である。
さらに別の実施態様では、エッチングマスクが、酸素プラズマを用いて第3の方法ステップまたは第2の方法ステップにおいて除去される。好ましくは、エッチングマスクは残分と一緒に1つの共通の第2の方法ステップにおいて除去される。これにより、エッチングマスクだけが除去される付加的な方法ステップを不要にすることができるので有利である。しかし、事情によっては残分およびエッチングマスクの除去の成功率を改善するために、残分の除去とエッチングマスクの除去とをそれぞれ互いに別個に独立して行うことも考えられる。「成功率」とは、第3の方法ステップまたは第2の方法ステップによる除去の後に基板上に残っている残分の量もしくはエッチングマスクの量に関するものであると解される。残った残分の量もしくはエッチングマスクの一部の量が少なければ少ないほど、除去の成功率はますます大きいと云える。
さらに別の実施態様では、基板が、第1の方法ステップおよび/または第2の方法ステップの間、プラズマ中に配置され、この場合、このプラズマは高周波数放電/低周波数放電またはマイクロ波放電により発生させられる。これにより、基板用の表面構造を特に簡単かつ正確に実現するか、もしくは残分を除去するという利点が得られる。特にプラズマ中には、イオン入射および/または温度および/またはプロセス圧によって反応のために必要となる活性化エネルギを提供することができる。この場合、反応は、エッチングおよび/またはエッチングマスクの除去および/または残分の除去のために必要となる。
本発明のさらに別の実施態様では、第1の方法ステップにおいて、構造化された表面が、反応性のイオンディープエッチングにより製作される。特に第1の方法ステップにおいて、異方性のエッチングのための方法が使用され、この場合、異方性のエッチングのための方法では、それぞれ交互に連続してエッチングステップと重合ステップとが別個に実施される。さらに、エッチングのためにエッチングガス、たとえばSFを使用することが考えられる。反応性のイオンディープエッチングにより、基板において特に小幅でかつ深い表面構造を実現することができるので有利である。
本発明のさらに別の実施態様では、第1の方法ステップと第2の方法ステップとが、基板の構造化された表面を形成するための1つの装置において実施される。これにより、通常では第1の方法ステップと第2の方法ステップとの間での基板の搬送のために必要となる時間を節約することができるので有利である。さらに、これによって別の設備技術への投資が回避可能となる。
本発明の別の対象は、表面構造化された基板を製作しかつ表面構造体から残分を除去する装置であり、この場合、当該装置は、基板のための周辺圧が調節可能となり、ただし該周辺圧は60Paよりも小さく、かつ基板の基板温度が調節可能となり、ただし該基板温度は150℃よりも高くなるように形成されている。
本発明には、公知先行技術に比べて、低い圧力に基づき、たとえば基板の構造化された表面からの残分の除去のために働くプラズマ中のラジカルである粒子が、高いアスペクト比を有する、形成された小幅の構造体内へ、より高い圧力における同一の粒子よりもはるかに深くにまで侵入し得る、という利点がある。すなわち、残分は、好ましくはポリマ残分、特にC(H)Fプロセスガスを用いたプラズマエッチングの際に面に残るCポリマである。特に本発明によれば、ウエットエッチングが不要となる。さらに、高い温度に基づき、事情によっては前記粒子と残分との反応のための別の活性化エネルギが必要とならないか、もしくは極めて僅かな活性化エネルギしか必要とならないことが可能となる。それゆえに、残分の除去を可能にするために、プラズマによるイオン入射は必要とならない。このことは、たとえば基板に構造化されたキャビティにおいてそうであるように、特に残分がイオン入射によって到達可能でない場合に有利である。全体的には、本発明による方法には、自在に使用可能であって、しかも、構造化された表面から残分を除去することに関して、構造化された表面の形成された形状の影響を受けないという利点がある。特に本発明は、第1の方法ステップから残った残分を有しないマイクロマシニング型の構造体を実現することを目標としており、この場合、このマイクロマシニング型の構造体は、極めて深くかつ小幅の溝(高いアスペクト比)にもかかわらず、この溝から、第1のエッチング法により付与された残分を第2の方法ステップにおいて除去することができたので、機能性を維持している。
好ましくは、この構造体は、少なくとも部分的にマイクロマシニング型の構成素子、たとえば加速度センサまたはヨーレートセンサまたはマイクロフォンまたはマイクロミラーとして働くマイクロマシニング型の構造体である。また、基板が、導体路、電極および/または評価装置を有することも考えられる。好ましくは、導体路、電極および/または評価装置は、エッチング法によって少なくとも部分的に露出される。
さらに、本発明による装置は公知先行技術に比べて、次のような利点を有する。すなわち、第1の方法ステップと第2の方法ステップとが1つの装置において実施可能であり、第2の方法ステップによってできるだけ自在に、構造化された表面から残分が除去可能である。特にこの点で、本発明による装置は、とりわけ高い温度および高い圧力で作動する、エッチングマスクもしくはポリマ残分を除去するための従来技術により公知のプラズマ装置または低い圧力および低い温度で作動される従来技術により公知のプラズマ装置、またはプラズマ装置に対して択一的にウエットエッチング溶液を使用する従来技術とは異なっている。
第1の実施形態による、例示的な構造化された第1の表面を有する基板を、第1の方法ステップの後の状態で示す断面図である。 第1の実施形態による、例示的な構造化された第1の表面を有する基板を、第2の方法ステップの後の状態で示す断面図である。 第2の実施形態による、例示的な構造化された第1の表面を有する基板を、第2の方法ステップの後の状態で示す断面図である。 例示的な構造化された第2の表面を有する基板を、本発明における第1の方法ステップの後の状態で示す断面図である。 例示的な構造化された第2の表面を有する基板を、本発明における第2の方法ステップの後の状態で示す断面図である。 例示的な構造化された第3の表面を有する基板を、本発明における第1の方法ステップの後の状態で示す断面図である。 例示的な構造化された第3の表面を有する基板を、本発明における第2の方法ステップの後の状態で示す断面図である。 例示的な構造化された第4の表面と、犠牲層とを有する基板を示す断面図である。 例示的な構造化された第4の表面と、部分的に除去された犠牲層とを有する基板を示す断面図である。
以下に、本発明を実施するための形態を図面につき詳しく説明する。
種々の図面において、同一の部分には常に同じ符号が付されており、したがって同一の部分についてはそれぞれ一回しか説明しない場合もある。
図1には、基板1の表面が第1の方法ステップにおいてプラズマエッチング法により構造化された後の状態が図示されている。目的は、たとえばマイクロマシニング型の装置もしくは構成素子のために使用され得るような、できるだけ構成スペース節約型の表面構造を実現することである。このためには、第1の方法ステップに時間的に前置された方法ステップにおいて、基板1の、構造化したい側にエッチングマスク5が塗布されている。典型的には、プラズマエッチング法においてイオンが表面へ運動させられ、好ましくは表面へ加速され、これによってエッチング過程の化学的な反応のために必要となる活性化エネルギを提供する。特に、必要とされるプラズマは高周波数放電もしくはマイクロ波放電によりエッチングガスから発生させられる。たとえばエッチングガスは六フッ化硫黄である。特に不働態化ガスはC(H)F含有のガス、たとえばC、C、C、CHFまたはCを有する。好ましくは基板1はさらに電極として働く。これにより、プラズマのイオンが基板1に向かって運動され得るようになり、これによって生ぜしめられたエッチングステップが少なくとも部分的に方向付けられる。しかし、高いアスペクト比を有する小幅で深い溝を実現するためには、一般に、エッチングステップと重合ステップとがそれぞれ交互に別個に実施されるような方法が必要となる。典型的には、重合ステップにおいて基板の表面全体が、テフロン状の不働態化層(パッシベーション層)によって覆われる。この不働態化層は、通常では後続のエッチングステップにおいて、プラズマからのイオン入射が基板へ垂直に行われる場所において除去され、すなわち不働態化層は、マスクと構造体のエッチング底部とにおいて除去される。したがって、不導体化部は溝の側壁に残り、ひいては基板上の、次のエッチングステップでエッチングしたくない方向に位置する個所に残る。これにより、シリコン基板1に、たとえば特に小幅の構造体を形成することができる。例示的な構造化された第1の表面を有する図示の基板1は、引き続き行われるエッチングステップに対する保護のためにテフロン状のポリマが析出されている側壁を有するシリコン基板である。これにより、シリコンの異方性プラズマエッチングが可能となる。なぜならば、テフロン状のポリマ層は、イオン入射が基板1の表面に対して垂直に行われる個所(すなわち、エッチングマスクおよび先行したエッチングステップにより生ぜしめられた溝のエッチング底部)でしか除去されないからである。ポリマ層なしでは、シリコンがプラズマ中でフッ素ラジカルと自発的に、つまり純化学的に、反応してしまい、これにより基板が完全に等方性にエッチングされてしまい、この場合、エッチングステップにおけるSFガスのプラズマ励起の際にフッ素ラジカルが遊離される。たしかに、溝の側壁におけるポリマ層なしに、クライオエッチング法の枠内で異方性エッチングを実現することは可能であるが、しかしそのためには、フッ素ラジカルとシリコンとの一般的な等方性の反応を抑制し、かつプラズマから基板表面への垂直なイオン入射による反応の意図的な活性化のために、−120℃よりも低い温度が必要となる。このような方法は、極端に大きな手間をかけないと実現可能とならない。プラズマエッチング設備の標準シールリング材料は、このような低い温度では脆くなって、そのシール作用を失う。フォトレジストマスクはこのような低い温度には耐えられず、亀裂を発生し、こうして、マスクの下に位置する保護すべき基板のエッチング作用に対する保護作用を少なくとも部分的に失う。クライオエッチングの場合、基板はプラズマエッチングチャンバ内部の最も低温の部分を成すので、基板表面上にプロセスチャンバからの成分が凝縮する危険が生じ、このことはマイクロマスキングを招き、最悪の場合にはエッチング進行の完全な停止を招く。したがって、基板1における構造化された表面は、好ましくはテフロン状のポリマ層を用いて実現され、この場合、テフロン状のポリマ層は第1の方法ステップの後にシリコン側壁に残分として留まる。特定の使用事例に関しては、この残分が機能性を損ない、かつ/または後加工性を損なう。このような場合に、たとえば第1の方法ステップで構造化された基板1から機能性のある表面を得るためには、第1の方法ステップの枠内で形成された残分が、構造化された表面から除去されなければならない。公知先行技術では、クリーニングのために湿式法または別の方法が知られているが、これらの方法は大きなアスペクト比の場合には、もはや構造化された表面3からの残分2の除去を容易に保証することができない。
図2には、第1の例示的な構造化された表面を有する基板1が、第2の方法ステップの後の状態で図示されている。第2の方法ステップの後に、基板1は図示の実施形態では、引き続きエッチングマスク5を有しているが、しかし第1の方法ステップの間のプラズマエッチングにより生じた残分2は存在していない。特に、広幅の溝および小幅の溝の側壁は残分2を有していない。残分2を除去するためには、基板1のための周辺圧が、第1の閾値よりも小さくなるように調節され、温度が、第2の閾値よりも大きくなるように調節される。低い圧力に基づき、残分の除去のために役立つプラズマ中の反応性の粒子が、小幅の構造、側壁、側縁、アンダカットおよび/またはキャビティもしくは空洞内に到達し得ることが可能になるので有利である。このことは、
Figure 0006512797
に基づいた平均自由行程
Figure 0006512797
により可能となる。この場合、kはボルツマン定数であり、dは反応性の粒子の直径であり、pはガス圧である。250℃および7.5mTorrの周辺圧において、120pmの直径を有するプラズマ中の酸素ラジカルについて、約11.28cmの平均自由行程が得られる。この平均自由行程は、公知先行技術に基づき知られているような1.5Torrの周辺圧を有するOストリッピング法の場合よりも200倍大きい。これによって、衝突による反応性のラジカルとプラズマの別の粒子との再結合を生じさせる確率は減少され、小幅の構造、アンダカットおよびキャビティ内への侵入が可能となる。それと同時に、高い温度には、プラズマからのイオン入射が行われない個所においても、物質変換のための活性化エネルギを提供するという利点がある。圧力が0.6〜1.3Paであり、基板温度は150〜400℃であることが好ましい。この点で、本発明は、公知先行技術、すなわち周辺圧および基板温度がそれぞれ極めて高い(たとえば市販のOプラズマストリッパ:250℃および200Pa)か、またはそれぞれ極めて低い(たとえばRIEまたはデカップルド・プラズマエッチング設備:20℃および26Pa)公知先行技術とは相違する。特に、基板温度および周辺圧の適当な設定に基づき、基板の構造化された表面の形状および幾何学的な特性とは無関係に、残分の除去が実現可能となる。
図3には、第1の例示的な構造化された表面を有する基板1が、第2の方法ステップの後の状態でエッチングマスクなしに図示されている。典型的には、フォトレジストがエッチングマスクのための材料として用いられ、エッチングマスクは、基板を構造化したい形状を規定し、この形状に沿って基板が構造化される。好ましい形態では、エッチングマスクの除去が第2の方法ステップにおける残分の除去と同時に行われる。残分を除去する際にエッチングマスクをこのように灰化させることには次のような利点がある。すなわち、付加的な方法ステップを不要にすることができ、ひいては構造化された表面を有する基板の製造にかかる時間および手間を減少させることができる。
図4には、例示的な構造化された第2の表面を有する基板が図示されている。特に、図4に示した基板は酸化物層または窒化物層を有している。酸化物層または窒化物層のエッチングは、たとえばイオン衝撃下に、C(H)F含有のガスからのプラズマ、すなわちたとえば次のエッチングガスのうちの1種からのプラズマにより行われる:C、C、C、CHF、CまたはCF。酸化物および窒化物のプラズマエッチングは、典型的には、上記エッチングガスのプラズマからの反応性の粒子がイオン衝撃下に酸化物層もしくは窒化物層と反応させられて、このときに生じた反応生成物を、構造化された表面から脱着させる個所においてしか行われない。フッ素ラジカルの存在下でのシリコンのエッチングの場合と同様のエッチングガスの自発的な反応は、一般に酸化物層または窒化物層のプラズマエッチングの場合には生じない。特に、酸化物層または窒化物層のエッチング時では、エッチング反応を活性化させるために著しく高いエネルギが必要とされ、この場合、典型的には、高められたエネルギ所要量が、相応する増幅されたイオン衝撃によって実現可能となる。側面、側縁および特にアンダカットまたはキャビティにはイオン入射が行われ得ないので、これらの個所にはやはり、上で挙げたエッチングガスの、程度の差こそあれ強力な重合傾向から生ぜしめられる残分が溜まる。特に重合傾向は、C:F比が増大するにつれて強くなる。さらに、エッチングガス中の水素含量も、C:F比の増大と同様に作用する。
図5には、例示的な構造化された第2の表面を有する基板1が、第2の方法ステップの後の状態で図示されている。この場合、本発明における第2の方法ステップでは、残分が除去されると同時に、エッチングマスクも除去されるか、もしくは灰化されている。特に図5から判るように、多層の基板も構造化され得る。
図6には、例示的な構造化された第3の表面を有する基板1が図示されている。図6に示した基板は、時間的に第1の方法ステップの後でキャビティもしくは空洞を有する。この場合、残分は、キャビティもしくは空洞の側壁にも構造体下面にも堆積し得る。これらの個所は、イオン衝撃もしくはイオン入射によって到達され得ない。さらに、基板は金属マスクまたは酸化物マスクまたは両者の組合せをエッチングマスクとして有していてよい。
図7には、例示的な構造化された第3の表面を有する基板1が、第2の方法ステップの後の状態で図示されている。第2の方法ステップにより、イオン衝撃もしくはイオン入射によって到達され得ない基板範囲からも残分が除去可能であることが判る。特に、第2の方法ステップの間、エッチングマスクの金属が、たとえばアルミニウム層の場合に溶融してしまうことを回避するために、基板温度は400℃を上回らないことが規定されている。
図8には、例示的な構造化された第4の表面と、組み込まれた犠牲層6とを有する基板が図示されている。特に犠牲層はポリマ犠牲層である。この場合、第1の方法ステップにおいて、プラズマエッチング法またはウエットエッチング法により、少なくとも、組み込まれた犠牲層の範囲が露出される。
図9には、例示的な構造化された第4の表面と、組み込まれた犠牲層6とを有する基板が、第2の方法ステップの後の状態で図示されている。高い基板温度および低い周辺圧に基づき、第2の方法ステップにおいて犠牲層を少なくとも部分的に除去することが可能となる。特に、これによって、付加的な方法ステップにおいて手間をかけて少なくとも部分的に犠牲層を除去することなしに、中空室およびアンダカットが実現可能となる。特に、こうして構成スペース節約的に、加速度センサまたはヨーレートセンサまたは別のマイクロマシニング型の構成素子またはセンサ素子の構成要素になり得る構造体を実現することができる。
1 基板
2 残分
3 表面
5 エッチングマスク
6 犠牲層

Claims (14)

  1. マイクロマシニング型の構造体を製作する方法であって、第1の方法ステップでエッチング法によって基板に、構造化された表面(3)を形成し、第2の方法ステップで、前記構造化された表面(3)から少なくとも部分的に残分(2)を除去する方法において、第2の方法ステップで、基板(1)のための周辺圧を、60Paよりも低い周辺圧に調節し、基板温度を、150℃よりも高い基板温度に調節し、
    前記基板が犠牲層(6)を有し、該犠牲層(6)を第2の方法ステップの間、少なくとも部分的に除去することを特徴とする、マイクロマシニング型の構造体を製作する方法。
  2. 第2の方法ステップで、
    前記周辺圧は3Paよりも低く、かつ/または
    前記基板温度は175℃よりも高い、
    請求項1記載の方法。
  3. 第2の方法ステップで、前記周辺圧は2Paよりも低い、請求項2記載の方法。
  4. 第2の方法ステップで、前記周辺圧は0.6〜1.3Paである、請求項3記載の方法。
  5. 第2の方法ステップで、前記基板温度は190℃よりも高い、請求項2から4までのいずれか1項記載の方法。
  6. 第2の方法ステップで、前記基板温度は200〜400℃である、請求項2から4までのいずれか1項記載の方法。
  7. 残分を除去するために、少なくとも部分的にプラズマを使用し、該プラズマは少なくとも部分的にO、H、N、フォーミングガスまたはアンモニアを有する、請求項1から6までのいずれか1項記載の方法。
  8. 第2の方法ステップの間、O、H、N、フォーミングガスまたはアンモニアを供給する、請求項1から7までのいずれか1項記載の方法。
  9. 前記基板(1)が少なくとも部分的にシリコン、酸化物、金属または窒化物から成っている、請求項1からまでのいずれか1項記載の方法。
  10. 時間的に第1の方法ステップの前に、前記基板にエッチングマスク(5)を配置し、時間的に第1の方法ステップの後に、前記エッチングマスク(5)を除去する、請求項1からまでのいずれか1項記載の方法。
  11. 前記エッチングマスク(5)を、酸素プラズマによって第3の方法ステップまたは第2の方法ステップで除去する、請求項10記載の方法。
  12. 前記基板(1)を、第1の方法ステップの間および/または第2の方法ステップの間、プラズマ内に配置し、この場合、該プラズマを高周波数放電、低周波数放電またはマイクロ波放電により発生させる、請求項1から11までのいずれか1項記載の方法。
  13. 第1の方法ステップで、前記構造化された表面を、反応性のイオンディープエッチングにより形成する、請求項1から12までのいずれか1項記載の方法。
  14. 第1の方法ステップと第2の方法ステップとを、基板(1)の構造化された表面(3)を形成するための1つの装置で実施する、請求項1から13までのいずれか1項記載の方法。
JP2014233708A 2013-11-18 2014-11-18 構造化された表面を製作する方法 Active JP6512797B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013223490.2A DE102013223490B4 (de) 2013-11-18 2013-11-18 Verfahren zur Herstellung einer strukturierten Oberfläche
DE102013223490.2 2013-11-18

Publications (2)

Publication Number Publication Date
JP2015098082A JP2015098082A (ja) 2015-05-28
JP6512797B2 true JP6512797B2 (ja) 2019-05-15

Family

ID=52248527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014233708A Active JP6512797B2 (ja) 2013-11-18 2014-11-18 構造化された表面を製作する方法

Country Status (5)

Country Link
US (1) US9233843B2 (ja)
JP (1) JP6512797B2 (ja)
DE (1) DE102013223490B4 (ja)
GB (1) GB2523435B (ja)
TW (1) TWI654133B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180261464A1 (en) * 2017-03-08 2018-09-13 Tokyo Electron Limited Oxide film removing method, oxide film removing apparatus, contact forming method, and contact forming system
JP6956551B2 (ja) * 2017-03-08 2021-11-02 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
CN109148258B (zh) * 2017-06-16 2022-05-03 联华电子股份有限公司 形成氧化层的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JP3649797B2 (ja) * 1995-12-01 2005-05-18 株式会社半導体エネルギー研究所 半導体装置製造方法
DE19847455A1 (de) * 1998-10-15 2000-04-27 Bosch Gmbh Robert Verfahren zur Bearbeitung von Silizium mittels Ätzprozessen
US6479396B1 (en) 2001-02-28 2002-11-12 Infineon Technologies Richmond, Lp Dry polymer and oxide veil removal for post etch cleaning
JP2003303808A (ja) 2002-04-08 2003-10-24 Nec Electronics Corp 半導体装置の製造方法
US6984585B2 (en) 2002-08-12 2006-01-10 Applied Materials Inc Method for removal of residue from a magneto-resistive random access memory (MRAM) film stack using a sacrificial mask layer
US20040209468A1 (en) * 2003-04-17 2004-10-21 Applied Materials Inc. Method for fabricating a gate structure of a field effect transistor
US7094613B2 (en) * 2003-10-21 2006-08-22 Applied Materials, Inc. Method for controlling accuracy and repeatability of an etch process
CN100565815C (zh) 2004-10-08 2009-12-02 西尔弗布鲁克研究有限公司 从蚀刻沟槽中移除聚合物涂层的方法
US7294279B2 (en) 2005-03-17 2007-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method for releasing a micromechanical structure
CN101291972B (zh) 2005-10-21 2012-04-04 日本化药株式会社 环氧树脂、可固化树脂组合物及其固化物
US7807579B2 (en) * 2007-04-19 2010-10-05 Applied Materials, Inc. Hydrogen ashing enhanced with water vapor and diluent gas
US20130298942A1 (en) 2012-05-14 2013-11-14 Applied Materials, Inc. Etch remnant removal

Also Published As

Publication number Publication date
DE102013223490A1 (de) 2015-05-21
JP2015098082A (ja) 2015-05-28
GB2523435A (en) 2015-08-26
TW201522203A (zh) 2015-06-16
TWI654133B (zh) 2019-03-21
DE102013223490B4 (de) 2023-07-06
GB2523435B (en) 2020-10-07
US20150140717A1 (en) 2015-05-21
US9233843B2 (en) 2016-01-12
GB201420473D0 (en) 2014-12-31

Similar Documents

Publication Publication Date Title
JP4518453B2 (ja) エッチングプロセスを用いたシリコンの処理方法
KR101941312B1 (ko) 보쉬 에칭 프로세스 이후 평활한 측벽들을 달성하기 위한 방법
US8012365B2 (en) Deep anisotropic silicon etch method
US20080023441A1 (en) Method of deep etching
Kolari et al. Deep plasma etching of glass for fluidic devices with different mask materials
JP2008205436A (ja) 微細構造体の製造方法
TWI490943B (zh) 乾式蝕刻方法
JP6512797B2 (ja) 構造化された表面を製作する方法
US20060099811A1 (en) Method for structuring of silicon substrates for microsystem technological device elements and associated silicon substrate
JP2010263132A (ja) ドライエッチング方法
KR101948186B1 (ko) 드라이 에칭 방법 및 드라이 에칭제
US8232143B2 (en) Device formed using a hard mask and etch stop layer
JPS6356312B2 (ja)
JP2009206130A (ja) ドライエッチング方法及びドライエッチング装置
CN105448697B (zh) 高深宽比结构的刻蚀方法及mems器件的制作方法
CN101121499B (zh) 深蚀刻方法
JP2003151954A5 (ja)
Zhu et al. Dry etch release processes for micromachining applications
JP2010098101A (ja) 半導体装置の製造方法
CN108133888B (zh) 一种深硅刻蚀方法
US7005385B2 (en) Method for removing a resist mask with high selectivity to a carbon hard mask used for semiconductor structuring
JP2007134660A (ja) ドライエッチング方法
Sung et al. Critical Characteristics During Silicon Deep Etching for Microelectromechanical Systems Application-Based Bosch Process
JP5207296B2 (ja) 腐刻方法
JP6421480B2 (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190409

R150 Certificate of patent or registration of utility model

Ref document number: 6512797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250