TWI654133B - 製造構造化表面的方法 - Google Patents

製造構造化表面的方法

Info

Publication number
TWI654133B
TWI654133B TW103139693A TW103139693A TWI654133B TW I654133 B TWI654133 B TW I654133B TW 103139693 A TW103139693 A TW 103139693A TW 103139693 A TW103139693 A TW 103139693A TW I654133 B TWI654133 B TW I654133B
Authority
TW
Taiwan
Prior art keywords
processing step
substrate
etching
plasma
structured surface
Prior art date
Application number
TW103139693A
Other languages
English (en)
Other versions
TW201522203A (zh
Inventor
安德列亞 烏爾邦
Original Assignee
德商羅伯特博斯奇股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德商羅伯特博斯奇股份有限公司 filed Critical 德商羅伯特博斯奇股份有限公司
Publication of TW201522203A publication Critical patent/TW201522203A/zh
Application granted granted Critical
Publication of TWI654133B publication Critical patent/TWI654133B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00841—Cleaning during or after manufacture
    • B81C1/00857—Cleaning during or after manufacture after manufacture, e.g. back-end of the line process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00841—Cleaning during or after manufacture
    • B81C1/00849—Cleaning during or after manufacture during manufacture
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0005—Apparatus specially adapted for the manufacture or treatment of microstructural devices or systems, or methods for manufacturing the same
    • B81C99/0025—Apparatus specially adapted for the manufacture or treatment of microstructural devices or systems not provided for in B81C99/001 - B81C99/002
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0118—Processes for the planarization of structures
    • B81C2201/0123—Selective removal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0118—Processes for the planarization of structures
    • B81C2201/0125—Blanket removal, e.g. polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling

Abstract

一種製造微機械結構的方法，其中，在第一處理步驟中透過蝕刻法在基板中產生構造化表面，以及，在第二處理步驟中至少部分地將殘留物自該構造化表面移除，其特徵在於，在該第二處理步驟之過程中，針對該基板設置小於60Pa的環境壓力，以及設置大於150℃的基板溫度。

Description

製造構造化表面的方法
本發明係有關於一種在基板上製造構造化表面的方法。特定言之，較佳在半導體及MEMS工業領域中採用此類三維結構，以便實現例如儘可能節省空間的轉速感測器或加速度感測器或者其他微機械感測器及構件，例如麥克風或微鏡。
先前技術中公開過針對性實施非等向性蝕刻的電漿蝕刻法。特定言之，DE 42 41 045公開過一種對矽進行非等向性蝕刻的方法，其中以交替相繼之方式分別實施蝕刻步驟及鈍化步驟(矽溝槽蝕刻)。但透過將蝕刻氣體與鈍化氣體混合，亦能藉由連續而非交替之電漿蝕刻以或多或少的非等向性對矽進行蝕刻。在溝槽蝕刻過程中，將用作Si側壁之保護的聚四氟乙烯類聚合物在由含有Cx(H)Fy(例如C4F8、C3F8、C2F6、CHF3、C2H2F2)之氣體構成的電漿中，以在SF6蝕刻步驟中交替的方式沈積在基板上。採用聚四氟乙烯類聚合物層後，便能對矽進行非等向性電漿蝕刻，因為僅在離子自電漿垂直地入射至晶圓面的位置上，即在遮罩上及在溝槽之蝕刻底上，才會將矽移除。在未發生離子入射的矽側壁上，聚合物層基本保持不變從而對矽側壁進行防護。實施溝槽蝕刻時，聚四氟乙烯類聚合物防護層 在溝槽蝕刻過程之末尾階段殘留在矽側壁上。光阻材料在溝槽蝕刻中通常用作遮罩材料，其在溝槽過程結束後在市售電漿去光阻機中在O2電漿中受到脫除處理。
先前技術中還公開過用Cx(H)Fy氣體進行蝕刻來對氧化物或氮化物進行構造化的電漿蝕刻法。此種類型之氣體會視C：F比而或多或少地發生聚合。C：E比愈高，愈容易發生聚合。H含量之作用相當於提高C：F比。此種電漿蝕刻法之成果可能與藉由該電漿蝕刻法所產生之聚合物殘餘可能的殘留程度及其特別是可自含構造化表面之基板移除的程度相關，視具體應用而定。特定言之，先前技術中公開過的方法看上去並非適用於所有幾何情形，因為電漿中之移除操作所需的反應性粒子或濕式蝕刻液(在縱橫比較高或間隙較窄的情形下)可能無法足夠深地滲入溝槽結構，或者滲入在蝕刻期間構建的底切部或空腔。即便採用先前技術中公開的MEMS聚合物犧牲層，在尺寸較小及發生基蝕之情形下，反應粒子或濕式蝕刻液更加難以滲入來將該MEMS聚合物犧牲層移除。此外，構造化表面常以某種方式成形，使得在實施電漿蝕刻後，基板之設有殘餘物的區域無法供離子入射，從而難以甚或無法實施移除。
本發明之目的在於，對因矽溝槽蝕刻及/或介電質(如氧化物及/或氮化物)之電漿蝕刻而產生的，在電漿蝕刻後殘留於例如側壁、側邊、底切部或空腔等面上之聚合物進行“清洗”。就某些應用而言，聚合物殘餘會對MEMS構件之功能造成負面影響。此外，源自先前處理步驟的聚合物對MEMS基板之處理過程中的後續步驟有負面作用(例如隨後沈積的層的附著問題，或後續步驟中的氣體釋放)。亦即，聚合物常造成干擾，因 而必須被移除。
在半導體及MEMS領域之先前技術中，採用上述O2電漿脫除來對此前之處理步驟及/或設備中的殘留物進行移除及清洗，該項工藝通常係與濕式清洗步驟結合進行。
此類方法之共同之處在於，一般難以在此類工藝條件下藉由此類媒介充分滲入狹窄之溝槽。其原因在於，在典型Torr壓力範圍內的脫除過程中之平均自由路徑長度較小，以及，濕蝕刻解決方案之滲入程度不足，或者，在滲入之濕蝕刻介質因毛細力無法被衝出之情況下，隨後之沖洗步驟過程中之衝出程度不足。此種方法極具普遍適用性，亦即，以與基板之表面結構的形狀無關的方式，即與幾何條件無關及與基板之特性無關的方式，即便在具有高縱橫比之狹窄結構中，以與待清洗表面(即任意形狀之溝槽、或多或少傾斜之側壁、蝕刻側邊、底切部或空腔)無關的方式，將殘留物自此表面結構移除。此外，該電漿蝕刻法亦適宜用作對MEMS聚合物犧牲層，例如聚醯亞胺進行蝕刻的方法。此外還有助於以儘可能低的複雜度實現對包含構造化表面之基板的最終加工。
本發明用以達成上述目的之解決方案為一種製造微機械結構的方法，其中，在第一處理步驟中透過蝕刻法在該基板中產生構造化表面。在此情形下，該蝕刻法造成殘留於該基板之構造化表面中的殘留物。在第二處理步驟中，將該等殘留物自該基板移除，其中，在該第二處理步驟期間，針對該基板設置較佳小於60Pa的環境壓力，以及設置較佳大於150℃的基板溫度。
與先前技術相比，本發明之優點在於，由於壓力較小，該等粒子(例如為電漿中負責移除殘留物的基)自該基板之構造化表面滲入所產生的具較高縱橫比之狹窄結構的程度比較高壓力條件下要高得多。該等殘留物較佳為聚合物殘餘，特別是在使用Cx(H)Fy處理氣體進行電漿蝕刻時殘留在該等面上的CxFy聚合物。特定言之，本發明不採用濕蝕刻。此外，由於溫度較高，視具體情形，上述粒子與該等殘留物之反應毋需更多或僅需較少激活能量，因而毋需透過電漿進行離子入射來將該等殘留物移除。最後，在離子無法入射至該等殘留物之情形下，例如在該基板中構建有空穴結構時，本發明尤其具有優勢。整體而言，在將殘留物自構造化表面移除方面，本發明之方法的優點在於普遍適用並且與所產生之構造化表面的形狀無關。特定言之，本發明之目的在於，在無自該第一處理步驟殘餘之殘留物的情況下實現微機械結構，儘管溝槽極深且狹窄(縱橫比較高)，該等微機械結構仍保持良好功能，因為可在第二處理步驟中將因該第一蝕刻法產生之殘留物自該等微機械結構移除。
此處較佳係指至少部分用作微機械構件，如用作加速度感測器或轉速感測器或者用作麥克風或微鏡之微機械結構。該基板亦可包括若干導電通路、電極及/或分析裝置。較佳透過該蝕刻法將導電通路、電極及/或分析裝置至少部分曝露出來。
本發明之有利設計方案及改進方案參閱附屬項及結合附圖的說明。
根據另一實施方式，在該第二處理步驟中，該環境壓力小於60Pa，較佳小於2Pa，或尤佳為0.6Pa至1.3Pa，以及/或者，該基板溫度大 於150℃，較佳大於190℃，或尤佳為200℃至400℃。特定言之，該基板溫度係以某種方式選擇，使得該微機械結構不會因該基板溫度而受損。
根據另一實施方式，至少部分地使用電漿將該等殘留物移除，其中，該電漿至少部分具有O2、H2、N2、合成氣體(N2中的H2)或氨。特定言之，可以純粹形式或任意混合比例使用此類反應氣體。特定言之，向O2添加H2能有利地簡化對該等殘留物，特別是聚合物殘餘的灰化，進而亦有助於將殘留物移除。此外，此種混合物能在O2電漿蝕刻步驟期間有利地減少在矽面上產生的SiO2。亦可在第三處理步驟中例如完全透過H2電漿蝕刻步驟來減少矽面上的SiO2。因此具備以下優點：能實現無殘留物且同時無氧化物的矽面。
根據本發明之另一實施方式，在該第二處理步驟期間輸入O2、H2、N2、合成氣體或氨。較佳以交替方式輸入不同的反應氣體。如此便能有利地根據基板對殘留物之移除進行調整，從而以儘可能經濟及/或全面之方式將該等殘留物移除。
根據另一實施方式，該基板包括犧牲層，其中，在該第二處理步驟期間至少部分地將該犧牲層移除。特定言之，在該第一處理步驟中將該犧牲層曝露出來，以及，在該第二處理步驟中既將殘留物又將該犧牲層之部分移除。如此便能以簡單之方式實現例如若干空穴及/或底切部。特定言之，優點在於能在一處理步驟中將殘留物及該犧牲層之部分移除，從而有利地降低製造該微機械結構時的整體複雜度。
根據本發明之另一實施方式，該基板由矽、氧化物、金屬或氮化物構成。較佳地，該基板包括多個不同的材料，以及，即便如此仍能 有利地在一處理步驟中將該等殘留物移除。
根據本發明之另一實施方式，在該第一處理步驟前在該基板上佈置蝕刻遮罩，以及，在該第一處理步驟後將該蝕刻遮罩移除。該蝕刻遮罩較佳具有光阻材料。此外，該蝕刻遮罩採用以下設計方案：該蝕刻遮罩大體給出該基板1之在該第一處理步驟中受到蝕刻的部分。如此便能有利地簡化在該第一處理步驟中實施的對該基板之表面的構造化。
根據另一實施方式，在第三處理步驟中或在該第二處理步驟中藉由氧電漿將該蝕刻遮罩移除。較佳在共用的第二處理步驟中將該蝕刻遮罩與該等殘留物一同移除。如此便能有利地避免另一僅對蝕刻遮罩進行移除的處理步驟。但視具體情形，亦可以相互獨立之方式分別將該等殘留物及該蝕刻遮罩移除，以便改進殘留物及蝕刻遮罩之移除成果。成果應當理解為：藉由該第三或第二處理步驟進行移除後，殘留在該基板上之殘留物或蝕刻遮罩的量。所殘留的殘留物或蝕刻遮罩部分愈少，移除成果便愈大。
根據另一實施方式，在該第一處理步驟及/或該第二處理步驟期間，將該基板佈置在電漿中，其中，藉由高頻放電/低頻放電或微波放電產生該電漿。如此一來便具有以下優點：以極簡單及準確之方式實現用於該基板的表面結構，以及將殘留物移除。特定言之，可在該電漿中透過離子入射，及/或溫度，及/或過程壓力來提供反應所需的激活能量，其中，該反應為蝕刻及/或蝕刻遮罩移除及/或殘留物移除所必需。
根據本發明之另一實施方式，在該第一處理步驟中藉由反應性離子深蝕刻來製造該構造化表面。特定言之，在該第一處理步驟中採用 非等向性蝕刻法，其中，在採用該非等向性蝕刻法時，以交替相繼之方式分別實施蝕刻步驟及聚合步驟。此外，亦可使用蝕刻氣體，如SF6來實施蝕刻。藉由該反應性離子深蝕刻便能以有利之方式在該基板中實現極窄且深的表面結構。
根據本發明之另一實施方式，在一用於產生基板之構造化表面的裝置中實施該第一處理步驟及該第二處理步驟。如此便能有利地節省在該第一處理步驟與該第二處理步驟間運輸基板所需的時間。還可避免針對其他系統工程的投資。
本發明亦有關於一種裝置，其用於製造表面經過構造化之基板，以及用於將殘留物自該表面結構移除，其中，該裝置以某種方式構建，使得用於該基板之環境壓力可調，其中該環境壓力小於60Pa，以及，該基板之基板溫度可調，其中該基板溫度大於150℃。
與先前技術相比，此種裝置之優點在於，可在一個裝置中實施第一及第二處理步驟，以及，可藉由該第二處理步驟儘可能普遍地將殘留物自該構造化表面移除。特定言之，與先前技術中習知的在高溫及高壓下工作的用於移除蝕刻遮罩的電漿裝置、在低溫及低壓下工作的此類裝置，或者用於替代電漿裝置的濕蝕刻解決方案相比，該裝置有所區別。
1‧‧‧基板
2‧‧‧殘留物
3‧‧‧構造化表面
5‧‧‧蝕刻遮罩
6‧‧‧犧牲層
圖1為具有示範性第一構造化表面之基板在第一處理步驟完畢後的視圖，係採用第一實施方式；圖2為具有示範性第一構造化表面之基板在第二處理步驟完畢後的視 圖，係採用第一實施方式；圖3為具有示範性第一構造化表面之基板在第二處理步驟完畢後的視圖，係採用第二實施方式；圖4為具有示範性第二構造化表面之基板在本發明之第一處理步驟完畢後的視圖；圖5為具有示範性第二構造化表面之基板在本發明之第一處理步驟完畢後的視圖；圖6為具有示範性第三構造化表面之基板在本發明之第一處理步驟完畢後的視圖；圖7為具有示範性第三構造化表面之基板在本發明之第二處理步驟完畢後的視圖；圖8為具有示範性第四構造化表面及犧牲層之基板；及圖9為具有示範性第四構造化表面及被部分移除之犧牲層的基板。
不同附圖中的相同部件總是用同一元件符號表示，故通常僅命名或列出一次。
圖1示出表面已在第一處理步驟中透過電漿蝕刻法被構造化的基板1。目標係實現儘可能節省空間的、例如可用於微機械裝置或構件的表面結構。為此，在該第一處理步驟前的一處理步驟中，將一蝕刻遮罩5鍍覆至基板1之需要構造化的一面。通常藉由電漿蝕刻法使離子運動至表面，較佳在該等表面上進行加速，從而提供該蝕刻過程之化學反應所需的激活能量。特定言之，透過高頻放電或微波放電自蝕刻氣體產生所需之電 漿。該蝕刻氣體例如係指六氟化硫。特定言之，鈍化氣體包括含Cx(H)Fy之氣體，如C4F8、C3F8、C2F6、CHF3或C2H2F2。此外，基板1較佳用作電極，以便使電漿之離子朝基板1運動，以及將因而造成之蝕刻步驟至少部分校準。但為實現具有高縱橫比的窄而深的溝槽，通常需要採用以交替方式分別實施蝕刻步驟及聚合步驟之方法。在實施聚合步驟時，通常藉由聚四氟乙烯類鈍化物將基板之整個表面覆蓋。通常在下個蝕刻步驟中，在粒子自該電漿垂直入射至基板的位置上，即在遮罩上及在該等結構之蝕刻底上，將此鈍化層移除。因此，該鈍化物殘留在該等側壁上，從而殘留在基板上的某些位置上，下個蝕刻步驟不朝該位置進行蝕刻。如此便能在矽基板1中產生例如極窄之結構。所示包含示範性第一構造化表面之基板1為在側壁上沈積有聚四氟乙烯類聚合物以對隨後之蝕刻步驟進行防護的矽基板，以便實現對矽的非等向性蝕刻，因為僅在離子垂直於基板1之表面入射之位置上(即在蝕刻遮罩上，以及在透過先前的蝕刻步驟造成之溝槽的蝕刻底上)將該聚四氟乙烯類聚合物層移除。若無聚合物層，矽會在電漿中自發地，即以純化學方式與氟基發生反應，從而對基板澈底實施等向性蝕刻，其中，在SF6氣體之電漿激發過程中，會在蝕刻過程中將氟基釋出。儘管能在低溫蝕刻法之範圍內在溝槽之側壁上無聚合物層之情形下實現非等向性蝕刻，但為此需要低於-120°之溫度來抑制氟基與矽的一般性等向性反應，以及透過離子自電漿朝基板表面的垂直入射來針對性地激活該反應。此種方法之實施複雜度過高。在此類低溫下，電漿蝕刻設備之標準密封圈材料易碎且失去密封作用。光阻遮罩無法承受此種低溫，會發生皸裂，進而至少部分失去防止位於該遮罩下之待保護基板受到侵蝕的防護作用。採用低 溫蝕刻時，該基板為電漿蝕刻室內溫度最低的零件，因此，存在源自該處理室之組分在該基板表面上冷凝的危險，進而產生微遮罩，以及在最不利之情形下，造成蝕刻進度完全受阻。因此，較佳藉由聚四氟乙烯類聚合物層實現基板1中之構造化表面，其中，在該第一處理步驟完畢後，該聚四氟乙烯類聚合物層作為殘餘物殘留在該等矽側壁上。就某些應用實例而言，此種殘餘物會對工作方式及/或進一步處理能力造成負面影響。在此類情形下，為在透過第一處理步驟被構造化之基板1中實現例如功能可靠的表面，必須將於該第一處理步驟之範圍內產生的殘留物自該構造化表面移除。為進行清洗，先前技術公開過濕法或其他方法，在縱橫比較大之情形下此類方法無法再輕易地將殘留物2自構造化表面3移除。
圖2為具有該示範性第一構造化表面之基板1在第二處理步驟完畢後的視圖。該第二處理步驟完畢後，採用所示實施方式之基板1儘管仍具有蝕刻遮罩5，但不存在透過電漿蝕刻在該第一處理步驟期間產生的殘留物2。特定言之，該較寬及該較窄溝槽之側壁皆無殘留物2。為移除殘留物2，將用於基板1之環境壓力設置為小於第一閾值，以及將溫度設置為大於第二閾值。由於壓力較小，電漿中的該等負責移除殘留物的反應性粒子能夠以有利之方式進入狹窄結構、側壁、側邊、底切部及/或空穴及空腔。此點係透過根據以下公式的平均自由路徑長度|實現：，其中，k為波茲曼常數，d為該反應性粒子的直徑，p為氣壓。在250℃及環境壓力為7.5mTorr的情形下，針對電漿中直徑為120pm的氧基得到約為11.28cm的平均自由路徑長度。與先前技術中習知的在1.5Torr的環境壓力下的O2脫除法相比，此種平均自由路徑長度約為200倍。如此便能透過衝擊降低 反應性基與電漿的其他粒子發生複合的可能性，並有助於滲入狹窄結構、底切部及空穴。同時，高溫之優點在於，即便在無離子自電漿入射之位置上，亦提供用於物質反應的激活能量。較佳地，壓力為0.6Pa至1.3Pa，基板溫度為150℃至400℃。因此，本發明有別於環境壓力及基板溫度要麼皆極高(例如市售O2電漿去光阻機：200℃及200Pa)要麼皆極低(例如RIE或去耦合電漿蝕刻設備：20℃及26Pa)的先前技術。特定言之，藉由適宜地選擇基板溫度及環境壓力，便能以與基板之構造化表面的形狀及幾何比例無關的方式實現移除。
圖3示出第二處理步驟完畢後的，具有該示範性第一構造化表面且無蝕刻遮罩的基板。光阻材料通常用作針對蝕刻遮罩之材料，且該蝕刻遮罩給定了對該基板進行構造化時所遵循的形狀。較佳地，在該第二處理步驟之過程中在移除該蝕刻遮罩的同時將該等殘留物移除。此種在移除殘留物期間將該蝕刻遮罩灰化的優點在於毋需另一處理步驟，從而降低製造包含構造化表面之基板時的耗時及複雜度。
圖4示出具有該示範性第二構造化表面之基板。特定言之，圖4所示基板包括氧化物層或氮化物層。舉例言之，透過由含有Cx(H)Fy氣體，即例如下列蝕刻氣體C4F8、C3F8、C2F6、CHF3、C2H2F2或CF4中的一種構成的電漿，藉由離子轟擊對氧化物層或氮化物層進行蝕刻。通常僅在該等反應性粒子自上述蝕刻氣體之電漿藉由離子轟擊與該氧化物或氮化物層發生反應，且隨之產生的反應產物被該構造化表面解吸的位置上，才發生對氧化物及氮化物的電漿蝕刻。在氧化物層或氮化物層之電漿蝕刻過程中，蝕刻氣體通常不會如同存在氟基時的矽蝕刻那樣發生自發性反應。特定言 之，對氧化物層或氮化物層進行蝕刻時，用於激活蝕刻反應的能量要高得多，其中，通常可通過相應增強離子轟擊來提高能量需求。在側面、側邊，以及特別是底切部或空穴中不會發生離子入射，因此，此類位置同樣會堆積因上述蝕刻氣體或多或少的聚合傾向而產生的殘留物。特定言之，該聚合傾向隨C：F比的升高而提昇。該蝕刻氣體中之氫含量繼續起到提高C：F比的作用。
圖5為具有該示範性第二構造化表面之基板在第二處理步驟完畢後的視圖，其中，在本發明之第二處理步驟中，在移除該等殘留物的同時將該蝕刻遮罩移除或灰化。如圖5所示，特定言之亦可對多層基板進行構造化。
圖6示出具有示範性第三構造化表面之基板。圖6所示基板包括在該第一處理步驟後設有的空穴或空腔，其中，殘留物既積聚在側壁上，又積聚在該空穴或空腔之結構底面上。離子轟擊或離子入射無法到達此類位置。此外，該基板可包括金屬遮罩，或氧化物遮罩，或由此二者結合而成之蝕刻遮罩。
圖7為具有該示範性第三構造化表面之基板在第二處理步驟完畢後的視圖。實踐證明，藉由該第二處理步驟，亦能將離子轟擊或離子入射所無法到達之基板區域的殘留物移除。特定言之，在該第二處理步驟期間基板溫度不超過400℃，從而防止該蝕刻遮罩之金屬例如在採用鋁層的情形下發生熔化。
圖8示出具有示範性第四構造化表面及整合式犧牲層之基板。特定言之，係指聚合物犧牲層。在此情形下，在該第一處理步驟中藉 由電漿蝕刻法或濕蝕刻法至少將該整合式犧牲層之區域曝露出來。
圖9為具有該示範性第四構造化表面及整合式犧牲層之基板在第二處理步驟完畢後的視圖。透過較高的基板溫度及較低的環境壓力便能在該第二處理步驟中將該犧牲層至少部分移除。特定言之，藉此實現若干空腔及底切部，而不必以複雜的方式透過另一處理步驟將該犧牲層至少部分移除。特定言之，如此便能實現節省空間之結構，該等結構可為加速度感測器或轉速感測器之組成部分，或為另一微機械構件或感測器元件之組成部分。

Claims (14)

  1. 一種製造微機械結構的方法，其中，在第一處理步驟中透過蝕刻法在基板中產生構造化表面(3)，以及，在第二處理步驟中至少部分地將殘留物(2)自該構造化表面(3)移除，其中，在該第二處理步驟之過程中，針對該基板(1)設置小於60Pa的環境壓力，以及設置大於150℃的基板溫度，其中，在該第二處理步驟期間輸入O2、H2、N2、合成氣體或氨。
  2. 如申請專利範圍第1項之方法，其中，在該第二處理步驟中該環境壓力小於3Pa，且該基板溫度大於175℃。
  3. 如申請專利範圍第2項之方法，其中，該環境壓力小於2Pa。
  4. 如申請專利範圍第3項之方法，其中，該環境壓力在0.6Pa~1.3Pa間。
  5. 如申請專利範圍第2項之方法，其中，該基板溫度高於190℃。
  6. 如申請專利範圍第5項之方法，其中，該基板溫度在200℃~400℃之間。
  7. 如前述申請專利範圍中任一項之方法，其中，至少部分地使用電漿來將該等殘留物移除，其中，該電漿至少部分具有O2、H2、N2、合成氣體或氨。
  8. 如申請專利範圍第1或2項之方法，其中，該基板包括犧牲層(6)，其中，在該第二處理步驟期間至少部分地將該犧牲層(6)移除。
  9. 如申請專利範圍第1項之方法，其中，該基板(1)至少部分由矽、氧化物、金屬或氮化物構成。
  10. 如申請專利範圍第1項之方法，其中，在該第一處理步驟前將蝕刻遮罩(5)佈置在該基板上，以及，在該第一處理步驟後將該蝕刻遮罩(5)移除。
  11. 如申請專利範圍第7項之方法，其中，在第三處理步驟中或在該第二處理步驟中藉由氧電漿將該蝕刻遮罩(5)移除。
  12. 如申請專利範圍第1項之方法，其中，在該第一處理步驟及/或在該第二處理步驟期間將該基板(1)佈置在電漿中，其中，藉由高頻放電、低頻放電或微波放電產生該電漿。
  13. 如申請專利範圍第1項之方法，其中，在該第一處理步驟中藉由反應性離子深蝕刻來製造該構造化表面。
  14. 如申請專利範圍第1項之方法，其中，在一用於產生基板(1)之構造化表面的裝置中實施該第一處理步驟及該第二處理步驟。
TW103139693A 2013-11-18 2014-11-17 製造構造化表面的方法 TWI654133B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013223490.2A DE102013223490B4 (de) 2013-11-18 2013-11-18 Verfahren zur Herstellung einer strukturierten Oberfläche
??102013223490.2 2013-11-18

Publications (2)

Publication Number Publication Date
TW201522203A TW201522203A (zh) 2015-06-16
TWI654133B true TWI654133B (zh) 2019-03-21

Family

ID=52248527

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139693A TWI654133B (zh) 2013-11-18 2014-11-17 製造構造化表面的方法

Country Status (5)

Country Link
US (1) US9233843B2 (zh)
JP (1) JP6512797B2 (zh)
DE (1) DE102013223490B4 (zh)
GB (1) GB2523435B (zh)
TW (1) TWI654133B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6956551B2 (ja) * 2017-03-08 2021-11-02 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
US20180261464A1 (en) * 2017-03-08 2018-09-13 Tokyo Electron Limited Oxide film removing method, oxide film removing apparatus, contact forming method, and contact forming system
CN109148258B (zh) * 2017-06-16 2022-05-03 联华电子股份有限公司 形成氧化层的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030190807A1 (en) 2002-04-08 2003-10-09 Nec Electronics Corporation Method for manufacturing semiconductor device
US20090117388A1 (en) 2005-10-21 2009-05-07 Masataka Nakanishi Epoxy Resin, Curable Resin Composition and Cured Product Thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JP3649797B2 (ja) * 1995-12-01 2005-05-18 株式会社半導体エネルギー研究所 半導体装置製造方法
DE19847455A1 (de) * 1998-10-15 2000-04-27 Bosch Gmbh Robert Verfahren zur Bearbeitung von Silizium mittels Ätzprozessen
US6479396B1 (en) 2001-02-28 2002-11-12 Infineon Technologies Richmond, Lp Dry polymer and oxide veil removal for post etch cleaning
US6984585B2 (en) 2002-08-12 2006-01-10 Applied Materials Inc Method for removal of residue from a magneto-resistive random access memory (MRAM) film stack using a sacrificial mask layer
US20040209468A1 (en) * 2003-04-17 2004-10-21 Applied Materials Inc. Method for fabricating a gate structure of a field effect transistor
US7094613B2 (en) * 2003-10-21 2006-08-22 Applied Materials, Inc. Method for controlling accuracy and repeatability of an etch process
CN100565815C (zh) * 2004-10-08 2009-12-02 西尔弗布鲁克研究有限公司 从蚀刻沟槽中移除聚合物涂层的方法
US7294279B2 (en) 2005-03-17 2007-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method for releasing a micromechanical structure
US7807579B2 (en) * 2007-04-19 2010-10-05 Applied Materials, Inc. Hydrogen ashing enhanced with water vapor and diluent gas
US20130298942A1 (en) 2012-05-14 2013-11-14 Applied Materials, Inc. Etch remnant removal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030190807A1 (en) 2002-04-08 2003-10-09 Nec Electronics Corporation Method for manufacturing semiconductor device
US20090117388A1 (en) 2005-10-21 2009-05-07 Masataka Nakanishi Epoxy Resin, Curable Resin Composition and Cured Product Thereof

Also Published As

Publication number Publication date
JP6512797B2 (ja) 2019-05-15
US9233843B2 (en) 2016-01-12
JP2015098082A (ja) 2015-05-28
US20150140717A1 (en) 2015-05-21
DE102013223490A1 (de) 2015-05-21
GB2523435A (en) 2015-08-26
DE102013223490B4 (de) 2023-07-06
GB201420473D0 (en) 2014-12-31
TW201522203A (zh) 2015-06-16
GB2523435B (en) 2020-10-07

Similar Documents

Publication Publication Date Title
JP4518453B2 (ja) エッチングプロセスを用いたシリコンの処理方法
KR101941312B1 (ko) 보쉬 에칭 프로세스 이후 평활한 측벽들을 달성하기 위한 방법
US8791021B2 (en) Silicon germanium mask for deep silicon etching
EP0987745B1 (en) Metallization etching method using a hard mask layer
JP5575648B2 (ja) クラスタ噴射式加工方法
TW200806567A (en) Method of deep etching
TWI490943B (zh) 乾式蝕刻方法
TWI654133B (zh) 製造構造化表面的方法
US20200098583A1 (en) Method of fabricating semiconductor strucutre
Chan et al. Gas phase pulse etching of silicon for MEMS with xenon difluoride
WO2005071721A1 (en) Plasma etching process
Gormley et al. State of the art deep silicon anisotropic etching on SOI bonded substrates for dielectric isolation and MEMS applications
US8232143B2 (en) Device formed using a hard mask and etch stop layer
CN105448697B (zh) 高深宽比结构的刻蚀方法及mems器件的制作方法
JP2009147000A (ja) 半導体装置の製造方法
Subasinghe et al. High aspect ratio plasma etching of bulk lead zirconate titanate
Shul et al. Selective deep-Si-trench etching with dimensional control
KR100327336B1 (ko) 미세 구조물 제조에 사용되는 물질층 식각 방법 및 이를 이용한 리소그래피 마스크 제조 방법
CN108133888B (zh) 一种深硅刻蚀方法
Wang et al. Sub-0.25 micron silicon via etching for 3D interconnects
Ayón et al. Application of the footing effect in the micromachining of self-aligned, free-standing, complimentary metal–oxide–semiconductor compatible structures
JPH0677175A (ja) 酸化シリコン上の窒化シリコンのエッチング方法
TW201808784A (zh) 製造半導體裝置的方法
Puech et al. Achievements and perspectives of the DRIE technology for the microsystems market
Summanwar et al. Etching Burried Oxide at the Bottom of High Aspect Ratio Structures