KR101948186B1 - 드라이 에칭 방법 및 드라이 에칭제 - Google Patents

드라이 에칭 방법 및 드라이 에칭제 Download PDF

Info

Publication number
KR101948186B1
KR101948186B1 KR1020160118350A KR20160118350A KR101948186B1 KR 101948186 B1 KR101948186 B1 KR 101948186B1 KR 1020160118350 A KR1020160118350 A KR 1020160118350A KR 20160118350 A KR20160118350 A KR 20160118350A KR 101948186 B1 KR101948186 B1 KR 101948186B1
Authority
KR
South Korea
Prior art keywords
dry etching
etching
sih
etching agent
alkylsilane
Prior art date
Application number
KR1020160118350A
Other languages
English (en)
Other versions
KR20170034346A (ko
Inventor
히로유키 오모리
아키후미 야오
Original Assignee
샌트랄 글래스 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌트랄 글래스 컴퍼니 리미티드 filed Critical 샌트랄 글래스 컴퍼니 리미티드
Publication of KR20170034346A publication Critical patent/KR20170034346A/ko
Application granted granted Critical
Publication of KR101948186B1 publication Critical patent/KR101948186B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

(과제) 본 발명은, 상기의 문제점을 감안하여 이루어진 것이며, 어모퍼스 카본을 에칭할 때에, 보잉이나 측벽 표면의 거칠어짐 등의 에칭 형상 이상의 발생을 억제할 수 있는 에칭 방법을 제공한다.
(해결 수단) 챔버 내에 설치된, 어모퍼스 카본막을 갖는 기판에 대하여, 적어도 산소와 알킬실란을 포함하는 드라이 에칭제를 플라즈마화하여 얻어지는 플라즈마 가스를 이용하고, 무기막을 마스크로 하여 상기 어모퍼스 카본막을 플라즈마 에칭하는 드라이 에칭 방법을 이용한다. 상기 알킬실란이, (CH3)4Si, (CH3)3SiH, (CH3)2SiH2 및 (CH3)SiH3으로 이루어지는 군으로부터 선택되는 적어도 1종인 것이 바람직하다.

Description

드라이 에칭 방법 및 드라이 에칭제{DRY ETCHING METHOD AND DRY ETCHING AGENT}
본 발명은 유기계 하드 마스크로서 이용되는 어모퍼스 카본의 드라이 에칭 방법 등에 관한 것이다.
요즘, 반도체 제조에 있어서는, 미세화가 진행됨에 따라, 노광에 의해 패턴이 형성되어 에칭 마스크로서 사용되는 포토레지스트층은 박막화가 진행되고 있다. 그러나, 박막화한 포토레지스트층에서는, 에칭 대상에 패턴을 형성하기 위해서는, 에칭 내성이 충분하지 않은 경우가 있었다. 이 문제는, 애스팩트비(패턴 치수와 깊이의 비)가 큰 패턴을 형성하는 경우에 보다 현저하다. 그 때문에, 포토레지스트층의 패턴을 별도의 두꺼운 하층부에 전사(轉寫)하고, 하층부를 마스크로 하여 피(被)에칭 대상에 패턴을 형성하는, 다층 레지스트 프로세스가 최근 채용되고 있다.
다층 레지스트 프로세스의 일 예를, 도 2를 이용하여 설명한다. 도 2에 나타내는 피처리 기판(1)에 있어서, 예를 들면 실리콘계의 하지층(3)에 고(高)애스팩트비의 홀 패턴이나 라인 패턴을 형성하는 것을 목적으로 하는 경우를 나타내고 있다. 우선, 도 2(a)에 나타내는 바와 같이, 기판(2) 상에, 에칭 대상인 하지층(3)을 형성하고, 추가로 어모퍼스 카본(a-C)층(4), 무기 중간층(5), 포토레지스트층(6)을 순서대로 적층한다. 다음으로, 도 2(b)에 나타내는 바와 같이, 도시하지 않는 포토 마스크 등을 이용하여 포토레지스트층(6)을 노광하고, 추가로 현상을 행함으로써, 포토레지스트층(6)에 소정의 개구 패턴을 형성한다. 다음으로, 도 2(c)에 나타내는 바와 같이, 포토레지스트층(6)을 마스크로 하여 무기 중간층(5)을 에칭하고, 무기 중간층(5)에 포토레지스트층(6)의 개구 패턴을 전사한다. 다음으로, 도 2(d)에 나타내는 바와 같이, 무기 중간층(5)을 마스크로 하여 a-C층(4)을 에칭하고, a-C층(4)에, 무기 중간층(5)의 개구 패턴(즉, 포토레지스트층(6)의 개구 패턴)을 전사한다. 그 후, 도 2(e)에 나타내는 바와 같이, a-C층(4)을 마스크로 하여 하지층(3)을 에칭함으로서, 하지층(3)에, 소정의 패턴을 형성한다. 마지막으로, 도 2(f)에 나타내는 바와 같이, a-C층(4) 등의 마스크를 제거함으로써, 소정의 패턴을 갖는 하지층(3)을 얻을 수 있다. 그 때문에, a-C층(4), 무기 중간층(5), 포토레지스트(6)을 합하여 다층 레지스트막이라고 불리는 경우가 있다.
예를 들면, 특허문헌 1에 기재된 방법으로는, 다층 레지스트 마스크는 상층 레지스트막(도 2의 포토레지스트층(6)에 대응), 무기계 중간막(도 2의 무기 중간층(5)에 대응), 및 하층 레지스트막(도 2의 a-C층(4)에 대응)으로 이루어지고, 각각 상이한 공정 또는, 상이한 에칭 가스를 이용하여 가공되고 있다. 구체적으로는, 상층 레지스트막은 리소그래피 기술에 의해 노광되어 패터닝된다. 무기계 중간막은, 상기 상층 레지스트막을 마스크로 하여 SF6 및 CHF3의 혼합 가스로 이루어지는 드라이 에칭제를 이용하여 플라즈마 에칭된다. 유기막인 하층 레지스트막에 대해서는, 상기 무기계 중간막을 마스크로 하여, O2, HBr 및 N2로 이루어지는 혼합 가스를 이용하여 플리즈마 에칭된다.
이 포토레지스트층(6)을 구성하는 포토레지스트 및 무기 중간층(5)을 구성하는 실리콘계 재료(SiON이 다용됨)에 대해서는, 기존의 노광 장치나 드라이 에칭 장치가 그대로 전용(轉用) 가능하다.
그러나, a-C층(4)을 구성하는 어모퍼스 카본의 에칭 방법에는 확고한 방법이 확립되어 있다고는 말할 수 없다.
왜냐하면, 주된 에칭제인 O2를 플라즈마화시켜 어모퍼스 카본을 에칭한 경우, 등방적인 에칭이 발생하기 쉽고, 도 3에 나타내는 바와 같은 사이드 에치가 진행되기 쉽다. 그 때문에, 소위 보잉이라고 불리는 둥그스름한 형태를 띈 단면 형상이 된다. 도 3에서는, 하지층(3) 상에 형성된 a-C층(4)과, 또한 소정의 개구부를 갖는 무기 중간막(5)(무기계 하드 마스크)이 형성되어 있으며, a-C층(4)을 에칭할 때에, 등방적인 에칭이 발생하고, 의도하는 이상으로 a-C층(4)이 깎여버려, 사이드 에치(7)가 발생하고 있다.
이것을 방지하기 위해, 어모퍼스 카본층의 에칭에는, O2에 COS(황화 카르보닐)을 첨가한, O2와 COS의 혼합 가스(특허문헌 2)나, O2와 COS와 Cl2의 혼합 가스(특허문헌 3) 등이 이용되고 있다.
일본국 공개특허 특개2012-15343호 일본국 공개특허 특개2011-49360호 일본국 공개특허 특개2015-12178호 일본국 공개특허 특개평10-242127호
전술한 바와 같이, 다층 레지스트막의 하층 부분을 구성하는 어모퍼스 카본층(4)의 에칭 방법으로서는, 특허문헌 2나 특허문헌 3에 기재되어 있는 바와 같이, O2 등에 COS를 첨가한 혼합 가스 등이 이용되고 있었다. 또한, COS는, 특허문헌 4에 기재되어 있는 바와 같이, 원래, 유기계인 반사 방지막의 에칭 공정 중에 에칭 가스로서 사용되고 있는 가스이며, 에칭시에 레지스트 마스크의 측벽이나 패터닝되고 있는 유기계막의 측벽에 선택적으로 퇴적되어 강고한 측벽 보호막을 형성할 수 있다.
그러나, O2에의 COS의 첨가는, 두께 100㎚ 정도의 반사 방지막과 같은 비교적 막두께가 얇은 것이면, 충분한 효과가 얻어졌지만, 하층 레지스트와 같이, 다음 공정의 에칭 공정에 견딜 수 있는 만큼의 막두께, 예를 들면 두께 200㎚∼1㎛ 정도를 갖게 한 경우, 사이드 에치의 진행이 보다 현저해지고, COS에 의한 측벽 보호 효과로는 불충분했다. 마스크인 어모퍼스 카본층의 치수 어긋남은, 그 후의 에칭 공정의 치수 어긋남에 직결되기 때문에, 어모퍼스 카본층을 에칭할 때의 보잉 등의 에칭 형상 이상의 발생을 억제하는 에칭법이 요구되고 있었다.
또한, COS는, 에칭 중에 형성되는 측벽 보호막의 표면을 거칠게 하는 경우가 많았다. 어모퍼스 카본층에 형성된 개구부의 측벽의 표면이 평활하지 않으면, 어모퍼스 카본층을 마스크로서 이용하는 에칭 공정에서 원하는 에칭 형상이 얻어지지 않는다고 생각된다.
또한, 특허문헌 3에서는, 보잉의 발생의 억제뿐만 아니라, 형성된 측벽에 경사(테이퍼)를 갖게 하는 것을 목적으로 하여, COS뿐만 아니라 Cl2를 첨가하고 있지만, 확실히 보잉을 억제하는 효과가 인지되기는 하지만, 염소가 챔버의 구성 재료인 Al로의 부식성이 강해, 이것을 대신하는 첨가제가 요구되고 있었다.
본 발명은, 상기의 문제점을 감안하여 이루어진 것으로서, 어모퍼스 카본막을 갖는 기판을 챔버 내에 설치하고, 무기막을 마스크로 하여 상기 어모퍼스 카본막을 에칭하여 개구 패턴을 형성할 때에, 보잉이나 측벽 표면의 거칠어짐 등의 에칭 형상 이상의 발생을 억제할 수 있는 에칭 방법을 제공하는 것을 목적으로 하고 있다.
본 발명자들은, 상기 목적을 달성하기 위해 다양하게 검토한 결과, O2에 알킬실란을 첨가한 혼합 가스로 어모퍼스 카본을 에칭함으로써, 강고하고 표면이 매끄러운 측벽 보호막을 형성할 수 있으며, 사이드 에칭을 억제할 수 있다는 것을 발견했다.
즉, 본 발명은, 챔버 내에 설치된 어모퍼스 카본막을 갖는 피처리 기판에 대하여, 적어도 산소와 알킬실란을 포함하는 드라이 에칭제를 플라즈마화하여 얻어지는 플라즈마 가스를 이용하여, 무기막을 마스크로 하여 상기 어모퍼스 카본막을 플라즈마 에칭하는 드라이 에칭 방법을 제공한다.
본 발명에 의해, 어모퍼스 카본 패턴의 측벽에 측벽 보호막을 형성할 수 있고, 사이드 에칭을 억제하고, 치수 어긋남을 방지할 수 있고, 또한 그 측벽 보호막의 표면이 평활하기 때문에, 어모퍼스 카본의 에칭시의 에칭 형상 이상의 발생을 억제할 수 있는 에칭 방법을 제공할 수 있다.
도 1은, (a) 실시예 2, (b) 비교예 3에서 수직으로 설치된 실리콘 웨이퍼(C)의 에칭 후의 절단면의 표면 주사형 전자 현미경 화상이다.
도 2는, 다층 레지스트 프로세스를 설명하는 개략도이다.
도 3은, 다층 레지스트막의 하층 부분을 구성하는 어모퍼스 카본층을 에칭했을 때에 발생하는, 바람직하지 않은 등방성 에칭의 개략도이다.
도 4는, 실시예·비교예에서 사용한 반응 장치의 개략도이다.
이하, 본 발명의 실시 방법에 대해서 이하에 설명한다. 또한, 본 발명의 범위는, 이들 설명에 구속되는 경우는 없으며, 이하의 예시 이외에 대해서도, 본 발명의 취지를 손상하지 않는 범위에서 적절하게 변경하고, 실시할 수 있다.
본 발명에 의한 드라이 에칭 방법으로는, 적어도 산소와 알킬실란을 포함하는 드라이 에칭제를 사용하여, 플라즈마 에칭을 행함으로써, 무기막을 마스크로 하여, 어모퍼스 카본층의 에칭을 행한다.
마스크로서 이용되는 무기막으로서는, Si(실리콘), SiON(산화 질화 실리콘), SiN(질화 실리콘), SiOx(산화 실리콘), SiC(탄화 실리콘), SiOC(탄소 첨가 산화 실리콘) 등의 실리콘계 재료의 막이나, 금속막을 사용할 수 있다. 또한, 어모퍼스 카본층의 성막 방법은 특별히 한정되는 것은 아니지만, 도포법이나 CVD법에 의해 성막할 수 있다. 도포법의 경우에는, 주로 벤젠환 골격을 포함하는 고분자 재료를, N-메틸피롤리돈이나 디메틸포름아미드, 할로겐화 탄화수소 등의 용제에 용해시켜 얻어지는 용액을 도포, 건조함으로써 얻어진다. 한편, CVD법의 경우에는, 이때의 처리 가스로서는, 프로필렌(C3H6), 프로핀(C3H4), 프로판(C3H8), 부탄(C4H10), 부틸렌(C4H8), 부타디엔(C4H6), 아세틸렌(C2H2) 등의 탄화수소 가스나, 이들 화합물을 주체로 하는 것을 이용할 수 있다. 또한, 처리 가스에 산소를 함유시켜도 된다.
알킬실란으로서는, (CH3)4Si, (CH3)3SiH, (CH3)2SiH2, 및 (CH3)SiH3으로 이루어지는 군으로부터 선택되는 화합물과 그들의 혼합물을 들 수 있다. 유통 상황이나 입수의 용이함을 생각하면 (CH3)4Si 또는 (CH3)3SiH가 특히 바람직하다.
알킬실란은, O2와 혼합하여 플라즈마화한 경우, 메틸기는 O2와 반응함으로써 H2O나 CO2로서 제거되지만, Si는, Si의 중합막 또는 그 산화물인 SiOx 중합막으로서, 관통 구멍의 측벽에 퇴적되어 보호막을 형성한다. 그 때문에, O2만으로는 진행되어 버리는 어모퍼스 카본의 등방적인 에칭을 억제할 수 있고, 선택적인 에칭이 가능해진다.
알킬실란의 농도가 지나치게 높으면, 어모퍼스 카본의 표층에도 강고한 보호막을 형성해버려, 에칭이 진행되기 어려워진다. 그 때문에 알킬실란의 농도는 O2 유량에 대하여 15체적％ 이하인 것이 바람직하고, 5체적％ 이하인 것이 보다 바람직하고, 4체적％ 이하인 것이 더욱 바람직하다. 한편, 지나치게 낮으면 어모퍼스 카본의 보호 효과를 얻을 수 없게 되기 때문에, O2 유량에 대하여 0.1체적％ 이상인 것이 바람직하다.
또한, 충분한 어모퍼스 카본의 에칭 레이트를 얻는데 있어서, 총유량에 대하여, O2 농도가 10체적％ 이상인 것이 바람직하고, 50체적％ 이상인 것이 보다 바람직하고, 80체적％ 이상인 것이 더욱 바람직하고, 90체적％ 이상인 것이 더욱 바람직하다. 또한, 드라이 에칭제가, 산소와, 알킬실란만으로 구성되어 있어도 된다.
또한, 드라이 에칭제에는, 비용을 내리면서 취급의 안정성을 증가시키는 것을 목적으로, 불활성 가스를 포함해도 된다. 불활성 가스로서는, 질소 가스나, 아르곤 가스, 헬륨 가스, 네온 가스, 크립톤 가스, 크세논 가스의 희가스류를 이용할 수 있다. 또한, 드라이 에칭제가, 산소와, 알킬실란과, 불활성 가스만으로 구성되도 된다.
또한, 드라이 에칭제에는, 에칭 속도나 선택비를 조정하기 위해, 추가로 공지의 가스를 첨가할 수 있다. 첨가 가스로서, O3, CO, CO2, H2, NH3, NO, 황화 카르보닐 등을 들 수 있다. 또한, 드라이 에칭제가, 산소와 알킬실란과 상기 첨가 가스만으로, 또는, 산소와 알킬실란과 불활성 가스와 상기 첨가 가스만으로 구성되어도 된다.
에칭시에는, 바이어스 전압이 인가되는 것이 바람직하고, 발생시키는 바이어스 전압은, 층에 대하여 수직 방향으로 직진성이 높은 에칭을 행하기 위해, 500V 이상인 경우가 바람직하고, 1000V 이상인 경우가 보다 바람직하다. 바이어스 전압이 높으면 높을수록 사이드 에치를 감소시키는 것이 가능하지만, 한편, 바이어스 전압이 10000V를 초과하면, 기판으로의 데미지가 커져, 바람직하지 않다.
에칭 가스에 함유되는 O2, 알킬실란, 불활성 가스는, 각각 순도 99.9％ 이상의 에칭용 고순도품을 이용할 수 있다.
에칭 가스에 함유되는 가스 성분에 대해서는 각각 독립적으로 챔버 내에 도입해도 되고, 또는 미리 혼합 가스로서 조제한 후에, 챔버 내에 도입해도 상관없다. 반응 챔버에 도입하는 드라이 에칭제의 총유량은, 반응 챔버의 용적, 및 배기부의 배기 능력에 따라, 상기의 농도 조건과 압력 조건을 고려하여 적절하게 선택할 수 있다.
에칭을 행할 때의 압력은, 안정적인 플라즈마를 얻기 위해, 및 이온의 직진성을 높여 사이드 에치를 억제하기 위해, 10㎩ 이하가 바람직하고, 5㎩ 이하가 특히 바람직하다. 한편으로, 챔버 내의 압력이 지나치게 낮으면, 전리 이온이 적어져 충분한 플라즈마 밀도가 얻어지지 않게 되는 점에서, 0.05㎩ 이상인 것이 바람직하다.
또한, 에칭을 행할 때의 기판 온도는 50℃ 이하가 바람직하고, 특히 이방성 에칭을 행하기 위해서는 20℃ 이하로 하는 것이 바람직하다. 50℃를 넘는 고온에서는, 측벽으로의 보호막의 생성량이 감소하고, 등방적으로 에칭이 진행되는 경향이 강해져, 필요로 하는 가공 정밀도가 얻어지지 않는다.
에칭 시간은 소자 제조 프로세스의 효율을 고려하면, 30분 이내인 것이 바람직하다. 여기에서, 에칭 시간이란, 챔버 내에 플라즈마를 발생시켜, 드라이 에칭제와 시료를 반응시키고 있는 시간이다.
또한, 본 발명의 드라이 에칭제를 이용한 에칭 방법은, 용량 결합형 플라즈마(CCP) 에칭, 반응성 이온 에칭(RIE), 유도 결합형 플라즈마(ICP) 에칭, 전자 사이클로트론 공명(ECR) 플라즈마 에칭 및 마이크로파 에칭 등의 각종 에칭 방법에 한정되지 않고, 행할 수 있다.
[실시예]
이하에 본 발명의 실시예를 비교예와 함께 들지만, 본 발명은 이하의 실시예로 제한되는 것은 아니다.
[실시예 1]
(에칭 공정)
도 4은, 실시예·비교예에서 이용한 반응 장치(10)의 개략도이다. 챔버(11) 내에는, 웨이퍼를 유지하는 기능을 갖고 스테이지로서도 기능하는 하부 전극(14)과, 상부 전극(15)과, 압력계(12)가 설치되어 있다. 또한, 챔버(11) 상부에는, 가스 도입구(16)가 접속되어 있다. 챔버(11) 내는 압력을 조정 가능함과 함께, 고주파 전원(13.56㎒)(13)에 의해 드라이 에칭제를 여기시킬 수 있다. 이에 따라, 하부 전극(14) 상에 설치한 시료(18)에 대하여 여기시킨 드라이 에칭제를 접촉시켜, 시료(18)를 에칭할 수 있다. 드라이 에칭제를 도입한 상태에서, 고주파 전원(13)으로부터 고주파 전력을 인가하면, 플라즈마 중의 이온과 전자의 이동 속도의 차이로부터, 상부 전극(15)과 하부 전극(14)의 사이에 바이어스 전압이라고 불리는 직류 전압을 발생시킬 수 있도록 구성되어 있다. 챔버(11) 내의 가스는 가스 배출 라인(17)을 경유하여 배출된다.
시료(18)로서, 어모퍼스 카본층을 갖는 실리콘 웨이퍼(A), 및, SiON층을 갖는 실리콘 웨이퍼(B)를 스테이지 상에 수평으로 설치했다. 또한, 사이드 에치량을 측정할 목적으로, 스테이지와 수직으로 어모퍼스 카본층을 갖는 실리콘 웨이퍼(C)를 설치했다. 어모퍼스 카본층 및 SiON층은 CVD법에 의해 제조했다.
여기에, 에칭제로서, O2 및 (CH3)3SiH를 각각, 총유량에 대하여 99.9체적％ 및 0.1체적％로 혼합하고, 합계 100sccm으로 하여, 유통시켜 고주파 전력을 400W로 인가하여 에칭제를 플라즈마화시킴으로써, 에칭을 행했다. 또한, 바이어스 전압은 500V이다.
실리콘 웨이퍼(A)의 어모퍼스 카본층, 실리콘 웨이퍼(B)의 SiON층, 실리콘 웨이퍼(C)의 어모퍼스 카본층의 에칭 전후의 두께의 변화로부터 에칭 속도를 구했다.
[실시예 2]
에칭제로서, O2 및 (CH3)3SiH를 각각, 총유량에 대하여 98체적％, 2체적％로 혼합한 것 이외는 실시예 1과 동일한 조건으로 에칭을 행했다.
[실시예 3]
에칭제로서, O2 및 (CH3)3SiH를 각각, 총유량에 대하여 96체적％, 4체적％로 혼합한 것 이외는 실시예 1과 동일한 조건으로 에칭을 행했다.
[실시예 4]
에칭제로서, O2 및 (CH3)3SiH를 각각, 총유량에 대하여 95체적％, 5체적％로 혼합한 것 이외는 실시예 1과 동일한 조건으로 에칭을 행했다.
[실시예 5]
에칭제로서, O2 및 (CH3)3SiH를 각각, 총유량에 대하여 90체적％, 10체적％로 혼합한 것 이외는 실시예 1과 동일한 조건으로 에칭을 행했다.
[실시예 6]
에칭제로서, Ar, O2 및 (CH3)3SiH를 각각, 총유량에 대하여 89체적％, 10체적％, 1체적％로 혼합한 것 이외는 실시예 1과 동일한 조건으로 에칭을 행했다.
[실시예 7]
에칭제로서, O2 및 (CH3)4Si를 각각, 총유량에 대하여 98체적％, 2체적％로 혼합한 것 이외는 실시예 1과 동일한 조건으로 에칭을 행했다.
[비교예 1]
에칭제로서, O2만을 사용하고, 그 밖의 첨가 가스를 더하지 않은 것 이외는 실시예 1과 동일한 조건으로 에칭을 행했다.
[비교예 2]
에칭제로서, O2 및 COS를 각각, 총유량에 대하여 90체적％, 10체적％로 혼합한 것 이외는 실시예 1과 동일한 조건으로 에칭을 행했다.
[비교예 3]
에칭제로서, O2 및 COS를 각각, 총유량에 대하여 80체적％, 20체적％로 혼합한 것 이외는 실시예 1과 동일한 조건으로 에칭을 행했다.
[비교예 4]
에칭제로서, O2 및 COS를 각각, 총유량에 대하여 98체적％, 2체적％로 혼합한 것 이외는 실시예 1과 동일한 조건으로 에칭을 행했다.
[비교예 5]
에칭제로서, O2 및 트리플루오로메탄술포닐플루오라이드(CF3SO2F)를 각각, 총유량에 대하여 90체적％, 10체적％로 혼합한 것 이외는 실시예 1과 동일한 조건으로 에칭을 행했다.
각 실시예·비교예의 결과를 표 1에 기재했다. 표 1에 있어서, a-C 에칭 속도(세로 방향)은, 수평으로 설치한 실리콘 웨이퍼(A)의 어모퍼스 카본층의 에칭 속도이며, SiON 에칭 속도는 실리콘 웨이퍼(B)의 SiON층의 에칭 속도이며, a-C 에칭 속도(사이드)는, 수직으로 설치한 실리콘 웨이퍼(C)의 어모퍼스 카본층의 에칭 속도이다. 에칭 선택비(a-C/SiON)는, 실리콘 웨이퍼(A)의 어모퍼스 카본층의 에칭 속도와 실리콘 웨이퍼(B)의 SiON층의 에칭 속도의 비이며, a-C 에칭 속도비(세로 방향/사이드 에칭)는, 실리콘 웨이퍼(A)와 실리콘 웨이퍼(C)의 어모퍼스 카본층의 에칭 속도의 비이다.
Figure 112016089700814-pat00001
실시예 1∼7을 보면, 알킬실란을 포함하는 O2 가스에 의해 어모퍼스 카본을 에칭함으로써, 알킬실란을 포함하지 않는 비교예 1에 비해, 사이드 에칭량이 억제되어 있는 것을 알 수 있다. 특히, 실시예 1∼3에서는, a-C 에칭 속도비를 3 이상으로 할 수 있었다. 또한 EDS에 의한 표면의 원소 분석을 행한 결과, 알킬실란을 포함하는 O2에 의한 에칭을 행한 경우, 실리콘계의 화합물이 어모퍼스 카본 표면에 보호막을 형성하고 있는 것을 알 수 있었다.
한편으로, 비교예 1에 있어서는, O2만으로 에칭을 행하고 있으며, 보호막을 형성하는 원소종이 계 내에 존재하지 않기 때문에, 사이드 에칭이 크게 진행되고 있다. 또한, 비교예 2∼4에 있어서는, 첨가 가스로서 이용한 COS가 사이드 에칭의 억제에 효과를 나타내고 있지만, 그 속도비는 3 미만에 머무르고 있다. 특히, COS를 2체적％ 포함하는 비교예 4는, 트리메틸실란을 2체적％ 포함하는 실시예 2와 테트라메틸실란을 2체적％ 포함하는 실시예 7에 비해 사이드 에칭의 억제는 불충분하여, 알킬실란이 COS에 비해, 적은 양으로 충분한 측벽 보호 효과가 있는 것을 알 수 있다.
비교예 5에 있어서는, 첨가제로서 CF3SO2F를 이용하고 있으며, 분자 내에 F가 포함되는 점에서, SiON의 에칭이 진행되고 있으며, 충분한 선택성이 얻어지고 있지 않다.
또한, 도 1은, 실시예 2와 비교예 3에서, 수직 방향으로 설치된 실리콘 웨이퍼(C)의 에칭 후의 절단면의 어모퍼스 카본층을 비스듬하게 관찰한 표면 주사형 전자 현미경 사진이다. 사진의 상반부는 실리콘 웨이퍼(C)의 표면이며, 사진의 하반부는 실리콘 웨이퍼(C)의 단면이다. 도 1(a)에 나타내는 바와 같이, 알킬실란을 첨가한 실시예 2의 어모퍼스 카본층의 표면은 비교적 평활했지만, 도 1(b)에 나타내는 바와 같이, COS 가스를 첨가한 비교예 3의 어모퍼스 카본층의 표면에 비늘 형상의 퇴적물이 다수 생성되어 있었다. 이들 퇴적물은, COS 가스에 유래하는 잔사또는 반응 생성물이라고 생각되고, 특허문헌 2에서도 문제시되고 있었다. 따라서, 알킬실란을 첨가하는 쪽이, COS를 첨가하는 경우에 비해, 에칭 후의 어모퍼스 카본 표면이 매끄러워지고, 나아가서는 에칭에 의해 개구부를 설치한 어모퍼스 카본을 마스크로 하여, 하지층을 에칭할 때에 양호한 에칭 형상이 얻어진다고 생각된다.
본 발명은, 반도체 제조 프로세스에 있어서, 3차원적으로 집적된 소자에의 배선 형성에 유효하다.
1 : 피처리 기판
2 : 기판
3 : 하지층
4 : a-C층
5 : 무기 중간층
6 : 포토레지스트층
7 : 사이드 에치
10 : 반응 장치
11 : 챔버
12 : 압력계
13 : 고주파 전원
14 : 하부 전극
15 : 상부 전극
16 : 가스 도입구
17 : 배기 가스 라인
18 : 시료

Claims (15)

  1. 챔버 내에 설치된, 어모퍼스 카본막을 갖는 기판에 대하여, 적어도 산소와 알킬실란을 포함하는 드라이 에칭제를 플라즈마화하여 얻어지는 플라즈마 가스를 이용하여, 무기막을 마스크로 하여 상기 어모퍼스 카본막을 플라즈마 에칭하는 드라이 에칭 방법으로서,
    상기 드라이 에칭제 중에 포함되는 상기 산소의 농도가, 상기 드라이 에칭제의 10체적％ 이상이며,
    상기 드라이 에칭제 중의 상기 알킬실란의 농도가, 상기 드라이 에칭제에 포함되는 산소의 0.1체적％ 이상 15체적％ 이하인 드라이 에칭 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 알킬실란이 (CH3)4Si, (CH3)3SiH, (CH3)2SiH2 및 (CH3)SiH3으로 이루어지는 군으로부터 선택되는 적어도 1종인 것을 특징으로 하는 드라이 에칭 방법.
  4. 제 1 항에 있어서,
    상기 드라이 에칭제가, 추가로, N2, He, Ne, Ar, Kr 및 Xe로 이루어지는 군으로부터 선택되는 적어도 1종의 불활성 가스를 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  5. 제 1 항에 있어서,
    상기 플라즈마 가스에 바이어스 전압을 인가하는 것을 특징으로 하는 드라이 에칭 방법.
  6. 제 1 항에 있어서,
    상기 드라이 에칭제 중에 포함되는 상기 산소의 농도가, 상기 드라이 에칭제의 80체적％ 이상인 것을 특징으로 하는 드라이 에칭 방법.
  7. 제 1 항에 있어서,
    상기 드라이 에칭제가 상기 산소와 상기 알킬실란만으로 이루어지고,
    상기 알킬실란이 (CH3)4Si, (CH3)3SiH, (CH3)2SiH2 및 (CH3)SiH3으로 이루어지는 군으로부터 선택되는 적어도 1종인 것을 특징으로 하는 드라이 에칭 방법.
  8. 제 7 항에 있어서,
    상기 드라이 에칭제 중의 상기 알킬실란의 농도가, 상기 드라이 에칭제에 포함되는 산소의 0.1체적％ 이상 4체적％ 이하인 것을 특징으로 하는 드라이 에칭 방법.
  9. 제 1 항에 기재된 드라이 에칭 방법에 사용되는 드라이 에칭제로서,
    (CH3)4Si, (CH3)3SiH, (CH3)2SiH2 및 (CH3)SiH3으로 이루어지는 군으로부터 선택되는 적어도 1종의 알킬실란과, 산소를 포함하는 드라이 에칭제.
  10. 제 9 항에 있어서,
    추가로, N2, He, Ne, Ar, Kr 및 Xe로 이루어지는 군으로부터 선택되는 적어도 1종의 불활성 가스를 포함하는 것을 특징으로 하는 드라이 에칭제.
  11. 제 9 항에 있어서,
    상기 알킬실란이 (CH3)3SiH인 것을 특징으로 하는 드라이 에칭제.
  12. 제 9 항에 있어서,
    상기 드라이 에칭제가, 상기 알킬실란과 상기 산소만으로 이루어지는 것을 특징으로 하는 드라이 에칭제.
  13. 삭제
  14. 어모퍼스 카본을 에칭하기 위한 산소를 포함하는 드라이 에칭제에 첨가하여, 에칭 중에 어모퍼스 카본에 측벽 보호막을 생성하기 위한, 적어도 알킬실란을 포함하는 레지스트의 측벽 보호막 생성용 첨가제로서,
    상기 드라이 에칭제 중에 포함되는 상기 산소의 농도가, 상기 드라이 에칭제 및 첨가제 총유량의 10체적％ 이상이며,
    상기 첨가제 중의 상기 알킬실란의 농도가, 상기 드라이 에칭제에 포함되는 산소의 0.1체적％ 이상 15체적％ 이하인 레지스트의 측벽 보호막 생성용 첨가제.
  15. 제 14 항에 있어서,
    상기 알킬실란이 (CH3)4Si, (CH3)3SiH, (CH3)2SiH2 및 (CH3)SiH3으로 이루어지는 군으로부터 선택되는 적어도 1종인 레지스트의 측벽 보호막 생성용 첨가제.


KR1020160118350A 2015-09-18 2016-09-13 드라이 에칭 방법 및 드라이 에칭제 KR101948186B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-184728 2015-09-18
JP2015184728 2015-09-18

Publications (2)

Publication Number Publication Date
KR20170034346A KR20170034346A (ko) 2017-03-28
KR101948186B1 true KR101948186B1 (ko) 2019-02-14

Family

ID=58283104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160118350A KR101948186B1 (ko) 2015-09-18 2016-09-13 드라이 에칭 방법 및 드라이 에칭제

Country Status (4)

Country Link
US (1) US9929021B2 (ko)
JP (1) JP6748354B2 (ko)
KR (1) KR101948186B1 (ko)
TW (1) TWI636121B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941123B1 (en) * 2017-04-10 2018-04-10 Lam Research Corporation Post etch treatment to prevent pattern collapse
US11270890B2 (en) * 2018-12-14 2022-03-08 Lam Research Corporation Etching carbon layer using doped carbon as a hard mask
WO2023234305A1 (ja) * 2022-05-31 2023-12-07 株式会社レゾナック エッチング方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012178A (ja) * 2013-06-28 2015-01-19 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチング装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242127A (ja) 1997-02-26 1998-09-11 Sony Corp 有機系反射防止膜のプラズマエッチング方法
JP3908898B2 (ja) * 2000-08-25 2007-04-25 株式会社神戸製鋼所 炭素系材料のエッチング方法
JP5058406B2 (ja) * 2000-10-31 2012-10-24 ローム株式会社 半導体装置の製造方法
JP4625229B2 (ja) * 2001-02-15 2011-02-02 アイメック 半導体デバイスの製造方法
US7098141B1 (en) * 2003-03-03 2006-08-29 Lam Research Corporation Use of silicon containing gas for CD and profile feature enhancements of gate and shallow trench structures
KR100780944B1 (ko) * 2005-10-12 2007-12-03 삼성전자주식회사 탄소함유막 식각 방법 및 이를 이용한 반도체 소자의 제조방법
JP4543216B2 (ja) * 2006-03-20 2010-09-15 独立行政法人産業技術総合研究所 ダイヤモンド構造体のエッチング方法及びそれを用いたパワー半導体デバイス若しくは電子放出源の製造方法。
US7429533B2 (en) * 2006-05-10 2008-09-30 Lam Research Corporation Pitch reduction
US8609546B2 (en) 2007-11-29 2013-12-17 Lam Research Corporation Pulsed bias plasma process to control microloading
JP2011014872A (ja) * 2009-06-04 2011-01-20 Tokyo Electron Ltd アモルファスカーボン膜の形成方法および形成装置
JP2010283213A (ja) * 2009-06-05 2010-12-16 Tokyo Electron Ltd 基板処理方法
JP2011049360A (ja) 2009-08-27 2011-03-10 Tokyo Electron Ltd プラズマエッチング方法
JP5655296B2 (ja) * 2009-12-01 2015-01-21 セントラル硝子株式会社 エッチングガス
JP2012015343A (ja) 2010-07-01 2012-01-19 Hitachi High-Technologies Corp プラズマエッチング方法
US8591755B2 (en) * 2010-09-15 2013-11-26 Lam Research Corporation Methods for controlling plasma constituent flux and deposition during semiconductor fabrication and apparatus for implementing the same
KR101962191B1 (ko) * 2011-03-29 2019-03-26 제온 코포레이션 플라즈마 에칭 가스 및 플라즈마 에칭 방법
JP2013030531A (ja) 2011-07-27 2013-02-07 Central Glass Co Ltd ドライエッチング剤

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012178A (ja) * 2013-06-28 2015-01-19 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチング装置

Also Published As

Publication number Publication date
JP6748354B2 (ja) 2020-09-02
US20170084467A1 (en) 2017-03-23
TW201715020A (zh) 2017-05-01
US9929021B2 (en) 2018-03-27
KR20170034346A (ko) 2017-03-28
TWI636121B (zh) 2018-09-21
JP2017059822A (ja) 2017-03-23

Similar Documents

Publication Publication Date Title
JP4579611B2 (ja) ドライエッチング方法
TWI648783B (zh) Dry etching method
CN101515542B (zh) 用硫基蚀刻剂等离子体蚀刻含碳层
US6010966A (en) Hydrocarbon gases for anisotropic etching of metal-containing layers
US7270761B2 (en) Fluorine free integrated process for etching aluminum including chamber dry clean
JP3574680B2 (ja) キセノンを用いたプラズマエッチング
CN111316405A (zh) 用于3d nand和dram应用的含有-nh2官能团的氢氟烃
US20070224829A1 (en) Use Of Hypofluorites, Fluoroperoxides, And/Or Fluorotrioxides As Oxidizing Agent In Fluorocarbon Etch Plasmas
KR20170076737A (ko) 플라즈마 에칭 방법
KR101948186B1 (ko) 드라이 에칭 방법 및 드라이 에칭제
TWI810396B (zh) 乾式蝕刻方法
JP2003518738A (ja) シリコンの金属マスクエッチング方法
JP2004505464A (ja) 半導体構造物から有機残留物を除去する方法
US6277759B1 (en) Plasma etching methods
JP7445150B2 (ja) ドライエッチング方法及び半導体デバイスの製造方法
JPWO2016117563A1 (ja) プラズマエッチング方法
KR20210023906A (ko) 황 원자를 함유하는 가스 분자를 사용한 플라즈마 에칭 방법
US20120122310A1 (en) Method of manufacturing semiconductor device
TWI833930B (zh) 乾式蝕刻方法及半導體裝置之製造方法
TWI812185B (zh) 蝕刻方法
JP2005142255A (ja) 低誘電率層間絶縁膜のドライエッチング方法
JP6839331B2 (ja) 硫黄含有フルオロカーボン化合物を含むドライエッチングガス組成物を用いたドライエッチング方法
WO2023100476A1 (ja) デポジション膜の形成方法
JP6163820B2 (ja) エッチング方法
JP2007005528A (ja) トレンチ構造を有する半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)