KR101468614B1 - 쓰루 기판 비아 측벽 및 깊게 에칭된 피쳐들을 스무싱하기 위한 사후 에칭 반응성 플라즈마 밀링 - Google Patents

쓰루 기판 비아 측벽 및 깊게 에칭된 피쳐들을 스무싱하기 위한 사후 에칭 반응성 플라즈마 밀링 Download PDF

Info

Publication number
KR101468614B1
KR101468614B1 KR1020117007111A KR20117007111A KR101468614B1 KR 101468614 B1 KR101468614 B1 KR 101468614B1 KR 1020117007111 A KR1020117007111 A KR 1020117007111A KR 20117007111 A KR20117007111 A KR 20117007111A KR 101468614 B1 KR101468614 B1 KR 101468614B1
Authority
KR
South Korea
Prior art keywords
substrate
etched
feature
reactive plasma
silicon
Prior art date
Application number
KR1020117007111A
Other languages
English (en)
Other versions
KR20110052723A (ko
Inventor
존 파르
샤르마 파마티
칼리드 시라주딘
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20110052723A publication Critical patent/KR20110052723A/ko
Application granted granted Critical
Publication of KR101468614B1 publication Critical patent/KR101468614B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Abstract

반응성 플라즈마 밀링을 이용하여 에칭된 피쳐의 측벽들을 스무싱하는 방법이 제공된다. 스무싱 방법은 측벽 노칭의 깊이를 감소시키고, 이는 피쳐 벽면 상에 거침(roughness)을 발생시킨다. 상기 방법은 실리콘-포함 피쳐의 내부 표면과 외부 표면으로부터 잔류 폴리머 물질들을 제거하는 단계 및 상기 실리콘-포함 피쳐가 펄싱된 RF 전력에 의해 바이어싱되는 동안, 소스 가스로부터 생성된 반응성 플라즈마를 이용하여 상기 실리콘-포함 피쳐의 상기 내부 표면을 처리하는(treating) 단계를 포함한다. 상기 소스 가스는 실리콘과 반응하는 반응제(reagent)와 불활성 가스를 포함한다. 상기 방법은 500 nm 이하의 내부 표면상의 노치의 깊이를 생성한다.

Description

쓰루 기판 비아 측벽 및 깊게 에칭된 피쳐들을 스무싱하기 위한 사후 에칭 반응성 플라즈마 밀링{POST ETCH REACTIVE PLASMA MILLING TO SMOOTH THROUGH SUBSTRATE VIA SIDEWALLS AND OTHER DEEPLY ETCHED FEATURES}
본 발명의 실시예들은 에칭에 후속하여 에칭된 피쳐들의 측벽들을 스무싱(smoothing)하는 방법에 관한 것이다. 스무싱은 피쳐에칭이 수행된 동일한 프로세스 챔버 내에서 플라즈마 밀링 기술을 이용하여 수행될 수 있다.
본 섹션에서는 본 발명의 개시된 실시예들과 관련된 배경 대상기술을 설명한다. 본 섹션에서 논의된 배경기술이 법적으로 종래기술을 구성하는 것을 시사하거나 표현하고자 의도한 것은 아니다.
딥 리세싱(deep resessed) 구조물 에칭은 현재 반도체 및 미세구조 디바이스를 제조하는데 사용되는 주요 기술들 중 하나이며, 많은 마이크로전자기계 시스템(MEMS) 애플리케이션들을 가능하게 하는 기술이다. 이러한 새롭고 복잡한 디바이스들이 만족스럽게 수행되도록 에칭 프로파일의 엄격한 제어가 요구된다. 제어된 측벽 프로파일 - 스무싱 측벽 표면과 조합하여 테이퍼링 각이 약 85° 내지 약 90°사이에 있음 - 을 얻는다는 것은 많은 예에서 어려운 작업으로 검증되었다.
약 85° 내지 약 90°의 범위를 갖는 측벽 테이퍼링 각을 갖는 쓰루 기판 비아(TSV)들 - 이들 비아들은 종종 쓰루 실리콘 비아들임 - 은 다양한 전자 장치들 패키징 애플리케이션들에서 특히 유용하다. TSV들은 종종 디바이스로부터 디바이스로의 전기적 접속을 가능케 하는 방식으로, 다양한 컴포넌트들이 서로 부착될 수 있게 한다. 85° 내지 92°의 측벽 테이퍼링 각을 갖는 에칭된 실리콘 트렌치들은 광학 스위치들, 조정가능한 커패시터(tuneable capacitor)들, 가속도계(accelerometer)들, 및 자이로스코프들의 예뿐만 아니라 이들에 제한되지 않은 다양한 MEMS 디바이스들에 유용하다.
딥 리세싱된 구조물들의 플라즈마 에칭 - 리세스의 깊이는 적어도 10 ㎛ 이며, 약 500 ㎛로 클 수 있음 - 은 대개 이온 충돌(bombardment)을 사용하는 물리적 에칭과 반응성 화학적 에칭의 결합을 대개 필요로 한다. 물리적 에칭은 예컨대 에칭된 트렌치 상에 수직 측벽들을 제조하는데 필요한 이방성, 방향성 에칭을 가능케 한다.
다양한 프로세싱 기술들이 딥 에칭을 위해 제안되어왔다. 거의 수직인 측벽들을 갖는 트렌치들을 형성하기 위한 하나의 기술은 트렌치로의 개방된 영역 내에 보호 코팅을 사용한다. 코팅을 형성하는데 사용된 물질은 트렌치를 에칭하는데 사용되는 에천트(etchant)에 대해 저항성이다. 코팅은 연속적으로 도포되거나 트렌치 형성 프로세스 중에 특정 포인트들에서 도포될 수 있다. 관련된 방법에서, 실리콘 기판은 실리콘 기판의 선택 영역들을 플라즈마 에칭에 노출시키는 패터닝된 마스크로 덮인다. 이방성 에칭은 교번하는 플라즈마 에칭 및 폴리머 형성 단계들을 사용하여 이루어진다.
다른 에칭 방법들에서 동일한 가스 혼합물이 피쳐의 플라즈마 에칭 동안 및 에칭된 표면들을 보호하는 보호 필름의 형성 동안 사용된다. 일 방법에서, DC 기판 바이어스(#2)를 변경함으로써, 주요 반응이 기판 에칭인 제 1 상태와 주요 반응이 기판 표면 위로의 필름의 증착인 제 2 상태 사이에서 프로세스가 스위칭된다고 한다.
다른 방법에서, 에칭이 완료될 때까지 에칭과 중합화(polymerization) 단계들은 교대로 반복적인 방식으로 수행된다. 만약 필요하다면, 폴리머 증착 단계들의 과정 동안 증착된 폴리머들의 양을 감소시키는 것이 가능하다.
다른 방법에서, 반도체 기판 내의 트렌치의 에칭은 반응성 이온 에칭과 화학적 기상 증착에 의한 패시베이션(passivation) 층의 증착을 교대로 사용하여 수행된다. 이러한 방법은 에칭 프로세스 동안 시간이 흐름에 따라 많은 프로세스 변수들 중 하나 이상을 바꾸는 것을 포함한다. 프로세스 파라미터들의 변화는 일반적으로 주기적 ― 주기적인 변화는 사인파형, 정방파형, 톱니파형 중 적어도 하나에 해당함 ― 인 것으로 도시된다. 상기 방법은 에칭된 트렌치 측벽들 상에 현저한 표면 조도의 형성을 피하기 위한 수단으로서, 측벽 표면들을 보호하는 패시베이션 층의 증착이 뒤따르는 반응성 에칭 단계를 제공하는 순환적인(cyclic) 프로세스뿐만 아니라, 프로세스 사이클로부터 프로세스 사이클까지 시간에 걸친 변화를 포함한다. 이러한 방법들은 복잡하며, 대규모의 프로세스 제어 장치와 상기 장치의 프로그래밍된 컴퓨터 제어를 필요로 한다.
피쳐의 에칭 동안 보다 스무스한 측벽을 제공하기 위해 시도된 보다 최근의 딥 피쳐 에칭 프로세스들의 단점들 중 하나는 수행되어야 할 장치 기능들과 결합된 컴퓨터화된 제어가 피쳐의 에칭이 이루어지는 속도를 감소시키는 경향이 있다는 것이다. 또한 관여된 화학반응의 복잡성이 증가하고, 보다 많은 반응제들(reactants) ― 많은 이들 반응제들은 저장 및 조작(handle)이 어려움 ―의 조작을 필요로 한다.
또 다른 방법(#6)에서, 깊이가 5㎛ 이상인 딥 트렌치와 같은 딥 리세싱 피쳐들의 에칭에서, 안정화 에천트 종이 딥 리세싱 피쳐의 에칭 전체에 걸쳐 연속적으로 인가된다. 안정화 에천트 종은 추가의 상이한 에천트 종이 간헐적으로 인가되는 에칭 단계 동안 및 딥 피쳐 에칭 프로세스 동안 또한 간헐적으로 인가되는 폴리머 증착 단계 동안의 모두에 인가된다.
또 다른 측벽 스무싱 기술에서, 측벽 스무싱은 딥 리세싱된 피쳐를 실리콘 기판 안으로 에칭하는 것에 후속하여 적용된다. 그러나, 이러한 측벽 스무싱 기술은 스무싱 방법이 수행된 후에 실리콘 측벽 표면에서 관찰된다고 알려진 표면 다공성을 야기할 수 있다고 보여졌다. 스무싱이 수행된 후에 존재하는 다공성의 양이 문제를 야기하는 일부 예들에서, 실리콘 표면을 산화시키고 그 후에 산화물을 제거하기 위해 HF 딥(dip) 또는 증기성 HF에 노출시킨다. 제조되는 디바이스에 따라, HF에의 노출을 견딜 수 없는 디바이스의 노출된 물질들이 있을 수 있다.
특별히 스무스한 측벽을 요구하는 (예컨대, 깊이가 200 ㎛ 이상인) 딥 피쳐들을 에칭하는 개선된 방법에 대한 필요가 여전히 남아있다.
본 발명의 예시적인 실시예들이 획득되는 방식이, 위에 제공된 특정 설명 및 예시적인 실시예들의 상세한 설명을 참조하여 분명하고 상세히 이해될 수 있도록 하기 위해(#2), 출원인은 예시적인 도면들을 제공하였다. 도면들은 단지 본 발명의 실시예들을 이해하기 위해 필요한 경우에 제공되며, 본 명세서에 개시되는 청구대상 발명의 본질을 모호하게 하지 않게 하기 위해 특정한, 잘 알려진 프로세스들과 장치들은 도시하지 않았다.
도 1은 어플라이드 머티어리얼스 인크(Applied Materials, Inc.) 사로부터 이용가능한 종류인 DPS Ⅱ TSV 유도성 결합된 플라즈마 에칭 챔버(100)의 개략적인 대표도이다. 이러한 종류의 플라즈마 에칭 챔버는 본 발명에 이르는 실험 동안 사용되었다.
도 2a는 에칭된 실리콘 비아(202)의 비교 현미경(#2) 사진(200)을 도시하며, 상기 비교 현미경 사진은 딥 에칭 프로세스의 순환적인 단계들에서 생성된 통상적인 측벽 조도를 나타낸다. 비아의 측벽 안으로의 노치(dn)(204)의 깊이는 약 0.7㎛(700 nm)이다.
도 2b는 비아 에칭 프로세스에 후속하는 비아 표면의 반응성 플라즈마 밀링 후, 에칭된 실리콘 비아(212)의 현미경 사진(210)이다. 측벽 조도는 본 발명의 반응성 플라즈마 밀링을 사용하여 스무싱되었다. 반응성 플라즈마 밀링(스무싱) 프로세스 이후에 노치(dn)(214)의 깊이는 약 0.33㎛(330 nm)이 이었다.
도 2c는 비아 에칭 프로세스에 후속하는 비아 표면의 반응성 플라즈마 밀링 후, 에칭된 실리콘 비아(222)의 현미경 사진(220)을 도시한다(#1). 측벽 조도는 본 발명의 반응성 플라즈마 밀링을 사용하여 스무싱되었다. 반응성 플라즈마 밀링 프로세스(#2) 이후에 노치(dn)(224)의 깊이는 (10 nm 보다 작은)㎛의 단위로 측정하기에 너무 작았다.
도 3a-3c는 프로세스 파라미터들을 바꿈으로써, 반응성 플라즈마 밀링(스무싱) 프로세스 동안 이루어질 수 있는 에칭된 쓰루 실리콘 비아의 프로파일에서의 변화들을 도시한다.
도 3a는 비아 프로파일을 바꾼 반응성 플라즈마 밀링 이후의 에칭된 실리콘 비아(302)의 현미경 사진(300)을 도시한다. 원래(original) 에칭된 비아의 프로파일은 도 2a에 도시된 종류의 직선 벽(straight wall)들을 나타내었다. 후속하는 반응성 플라즈마 밀링은 비아의 프로파일을 바꾸어 테이퍼링된 측벽들을 나타냈다.
도 3b는 본 발명의 다른 실시예를 도시하는, 에칭된 실리콘 비아(312)의 현미경 사진(310)을 도시한다. 원래(original) 에칭된 비아의 프로파일은 도 2a에 도시된 종류의 직선(#2) 벽들을 나타내었다. 후속하는 반응성 플라즈마 밀링은 비아의 직선 벽들을 바꾸지 않았다.
도 3c는 본 발명의 또 다른 실시예를 도시하는, 에칭된 실리콘 비아(322)의 현미경 사진(320)을 도시한다. 원래(original) 에칭된 비아의 프로파일은 도 2a에 도시된 종류의 직선 벽들을 나타내었다. 후속하는 반응성 플라즈마 밀링은 비아의 프로파일을 바꾸어 안쪽으로 굽은(re-entrant)(네거티브) 프로파일을 나타냈다.
도 4a와 4b는 에칭된 실리콘 비아의 측벽들의 표면에 대한 효과를 도시하며, 여기서 스트라이핑되지 않은(un-stripped) 패터닝된 포토레지스트 층과 비아 에칭 프로세스로부터의 폴리머 잔류물은 비아의 측벽들의 반응성 플라즈마 밀링 이전에 제거되지 않았다.
도 4a는 에칭된 실리콘 비아(402)의 현미경 사진(400)을 도시하는데, 여기서 스트라이핑되지 않은 패터닝된 포토마스크(미도시) 근방에 있는 에칭된 비아(402)의 상부(upper portion; 404)는 특히 높은 다공성을 나타내고, 에칭된 비아(402)의 하부(406)는 상부보다 적지만 잠재적으로 현저한 다공성을 나타낸다.
도 4b는 에칭된 실리콘 비아(412)의 현미경 사진(410)을 도시하며, 여기서 스트라이핑되지 않은 패터닝된 포토마스크(미도시) 근방에 있는 에칭된 비아(412)의 상부(upper portion)(414)는 마루-형의(ridge-like) 높은 다공성을 나타내고, 에칭된 비아(412)의 하부(416)는 상부보다 약간 적지만 잠재적으로 현저한 다공성을 나타낸다.
도 5a와 5b는 비아의 플라즈마 에칭 동안 사용된 패터닝된 포토레지스트 마스크 아래에 형성하는 에칭된 쓰루 실리콘 비아(504)의 연장된 상부 에지(503)의 제거를 도시한다.
도 5a는 제거 이전에 연장된 상부 에지(503)를 도시한다. 바람직하게 상부 에지(503)의 제거는 비아(504)의 내부 표면(505)을 스무싱하기 위해 반응성 플라즈마 밀링 프로세스 이전에 수행된다.
도 5b는 연장된 상부 에지의 제거 및 비아(504)의 내부 표면(507)의 반응성 플라즈마 밀링(스무싱) 모두의 이후의 비아(504)의 내부 표면(507)의 형상 및 연장된 상부 에지의 부재를 도시한다.
상세한 설명에 대한 서문으로서, 본 명세서와 첨부된 청구항들에 사용된 것과 같은 단수 형태들은, 달리 분명하게 지시하지 않았다면 다수의 대상물들을 포함한다는 것이 주목되어야 한다.
본 명세서에 "약"이라는 단어가 사용된 경우, 이는 제시된 공칭값이 ± 10% 이내로 정밀하다는 것을 의미하도록 의도된다.
Ⅰ. 본 발명을 실행하기 위한 예시적인 장치
본 명세서에서 설명된 반응성 플라즈마 밀링 프로세스의 다양한 예시적인 실시예 예들은 캘리포니아, 산타 클라라에 있는 어플라이드 머티어리얼스 인크 사로부터 이용가능한 DPS Ⅱ TSV 프로세싱 챔버에서 수행되었다. DPS Ⅱ TSV 프로세싱 챔버는 또한 어플라이드 머티어리얼스 사로부터 이용가능한 일체형 프로세싱 시스템의 일부로서 사용될 수 있는데, 여기서 (일체형 프로세싱 시스템을 구성하는)다른 프로세싱 챔버들간의 이송은 대기 환경으로의 기판의 노출없이 다양한 프로세싱 절차들을 가능하게 한다. 바람직한 일체형 프로세싱 시스템은 센츄라 메인프레임 시스템(Centura® Mainfrane System)이며, 이는 또한 어플라이드 머티어리얼스 인크 사로부터 이용가능하다.
도 1은 DPS Ⅱ TSV 프로세싱 장치(100)의 상부부분(elevation)을 개략적으로 도시한다. DPS Ⅱ TSV 프로세싱 장치(100)는 다양한 기판 크기를 수용할 수 있는 다중-챔버, 모듈 시스템(미도시)의 일부로서 통상적으로 사용되는 종류의 완전히 자동화된 반도체 에칭 프로세싱 챔버이다. 본 명세서를 지지하는 실험에 사용된 프로세스 장치는 12인치(300 mm)까지의 기판 직경 크기를 수용하도록 설계된 프로세싱 볼륨(volume)(110)을 갖는 DPS Ⅱ TSV 상위(Upper) 프로세싱 챔버(115)를 포함했다.
DPS Ⅱ TSV 프로세싱 장치(100)는 표준 센츄라(CENTURA)® 메인프레임(미도시) 상에 장착되도록 구성된다. 프로세싱 장치(#6)(100)는 인클로져(enclosure)(111) 내에 존재하는 전력 생성 장치와 통신하는 플라즈마 소스 전력(102)과 매칭 네트워크(101)를 포함한다. RF 유도성 결합된 플라즈마 소스 전력(102)과 매칭 네트워크(101)는 통상적으로 약 12 MHz 내지 약 13.5 MHz의 범위에 있는 주파수(이 특정한 프로세싱 장치가 이 주파수에서 동작하는 동안, 사용될 수 있는 다른 프로세싱 장치는 60 MHz에까지 이르는 범위의 소스 전력 주파수에서 동작함)와, 0.1kW 내지 약 5 kW의 범위에 있는 전력에서 동작한다. 상위 프로세싱 챔버(115)는 상위 프로세싱 챔버(115) 바로 위에서, 인클로저(113) 내에 위치된 유도성 코일들(104 및 106)을 이용하여 생성되는 RF 유도성 결합된 플라즈마(미도시)를 사용한다. 상위 프로세싱 챔버(115)는 위에서 설명한 크기의 프로세싱 챔버 볼륨(110) 및 정전기 척(ESC) 캐소드(107)를 포함한다. 플라즈마 소스 가스는 균일하게 제어된 가스 흐름 분배를 제공하기 위해, 패스트(fast) 가스 교환 노즐(114)을 통해 상위 프로세싱 챔버(115) 내로 유입된다. 챔버 압력은 커패시턴스 압력계(manometer) 제어 시스템(미도시)에 의해 제어된다. 상위 프로세싱 챔버(115) 내에 존재하는 프로세싱 챔버 볼륨(110)은 하위 프로세싱 챔버(117)와 통신하며, 하위 프로세싱 챔버(117)는 그 위에 위치된 스로틀(throttle) 밸브(119)와 통신하며, 터보 펌프(116)와 통신하며, 상기 터보 펌프는 위에 위치되어 러프 펌프(126)와 통신한다. 프로세싱 장치(100)가 동작중일 때, 새로운 플라즈마 소스 가스가 프로세싱 챔버 볼륨(110)을 연속적으로 충전하고 프로세싱 부산물이 스로틀 밸브(119), 터보 펌프(116) 및 러프 펌프(126)를 통해 연속적으로 배출된다.
프로세싱 동안, 기판(미도시)은 인입구(inlet)(112)를 통해 프로세싱 챔버 볼륨(110) 내로 도입된다. 프로세싱 챔버 볼륨(110)은 정전기 척(ESC) 캐소드(107)와 패스트(fast) 가스 교환 노즐(114)로부터의 인입구를 포함한다. 기판은 특정 프로세싱 동안 캐소드(107) 위에 위치된다. 챔버 압력은 패스트 가스 교환 노즐(114), 스로틀 밸브(119), 터보 펌프(116) 및 러프 펌프(126)를 통상적으로 포함하는 다양한 디바이스들을 활성화시키는 압력 제어 시스템(미도시)에 의해 제어된다. 기판은 DC 전압(미도시)을 척 표면(120) 상의 유전체 필름 아래에 위치된 도전층에 인가함으로써 정전기 척(ESC) 캐소드(107)의 표면 위에서 생성된 정전하를 사용하는 메커니즘에 의해 제자리에 고정된다. 정전기 척/캐소드(107)는 통상적으로 인입구(124)로부터 유체에 의해 공급된 압축 냉각장치(미도시)를 사용하여 냉각되는 열 전달 디바이스(미도시)를 사용하여 냉각되며, 상기 유체는 이후에 배출구(125)로부터 배출된다. 정전기 척/캐소드(107)와 기판(미도시)은 프로세싱을 위해 웨이퍼 리프트(123)를 이용하여 상승 및 하강된다. 에칭 가스들은 패스트 가스 교환 매니폴드(미도시)에서 상위 프로세싱 챔버(110) 내로 도입된다.
제어기(미도시)는 본 발명의 실시예들을 수행할 프로세싱 장치(100)의 동작을 제어하기 위해 제공될 수 있다. 기판(미도시)은 100 kHz 내지 13.56 MHz의 범위에서, 보다 일반적으로는 100 kHz 내지 2 MHz의 범위에서 동작하는 RF 전력(122) 및 매칭 네트워크(121)에 의해 바이어싱된다. 플라즈마 소스 전력(102)과 기판 바이어싱 전력(122)은 제어기에 제공된 어플라이드 머티어리얼스 인크 사의 시스템 소프트웨어(미도시)에 의해 독립적으로 제어된다. 특히, RF 바이어싱 전력(122)은 전력이 "듀티 사이클"로 지칭되는 온(on) 상태에 있는 시간의 백분율을 제공하는 시스템 제어들(미도시)에 의해 설정된 제너레이터 펄싱 능력을 사용하여 펄싱된다. 통상적으로 펄싱된 바이어스 전력의 타임 온과 타임 오프는 전체 기판 프로세싱 동안 균일하다. 이러한 예에서, 예컨대, 만약 전력이 3 msec 동안 온되고 15 msec 동안 오프된다면, "듀티 사이클"은 16.67%가 될 것이다. 초당 사이클의 펄싱 주파수(Hz)는 초 단위의 온 및 오프 시간 구간들의 합으로 나누어져 1과 같다. 예컨대, 만약 전력이 전체 18 msec 중에서 3 msec 동안 온되고 15 msec 동안 오프된다면, 초당 사이클의 펄싱 주파수는 55.55 Hz가 된다. 또한 온/오프 타이밍이 특정한 필요를 위해 기판 프로세싱 동안 바뀌는 특별 펄싱 프로파일을 사용하는 것도 가능할 것이다.
에칭 챔버 벽들의 표면 위의 온도는 상위 에칭 챔버(115)의 벽들에 위치된 액체-함유 콘딧(미도시)을 사용하여 제어된다. 반도체 기판의 온도는 기판(미도시)이 놓이는 정전기 척 캐소드(107) 표면(120)의 온도를 이용하여 제어된다. 통상적으로, 헬륨 가스 흐름은 기판(미도시)과 캐소드(107) 표면(120) 사이의 열전달을 촉진시키는데 사용된다. 정전기 척 캐소드의 표면에서 사용된 열전달 유체는 유체 콘딧 시스템(미도시)을 통해 제공된다.
이전에 언급된 바와 같이, 비록 본 명세서에 제시된 예들에서 설명된 기판들을 프로세싱하는데 사용된 에칭 프로세싱 장치(100)가 도 1에 개략적으로 도시된 종류의 유도성 결합된 에칭 챔버이지만, 본 명세서에 개시된 프로세스를 필수적으로 재현할 수 있는 업계에서 이용가능한 임의의 에칭 프로세서는 프로세싱 장치 파라미터들을 일부 조정하여 본 명세서에 개시된 교시들을 활용할 수 있어야 한다. 업계에 공지된 다른 플라즈마 에칭 프로세싱 장치가 본 발명의 다양한 실시예를 수행하는데 사용될 수 있다는 것이 고려된다.
Ⅱ. 일반적인 설명
에칭될 피쳐까지의 깊이는 200 ㎛ 내지 500 ㎛의 범위 내이거나 또는 그 이상인 다수의 예들이 있다. 일 예는 전자 장치 패키징에 사용되는 종류의 쓰루 기판 비아(TSV)이다. 종종 이러한 기판들은 실리콘-함유 기판들이며, 쓰루 실리콘 비아, 또한 TSV로 지칭될 수 있다. 요구되는 에칭의 깊이에 기인하여, 특히 빠른 에칭이 요구된다. 가능한 에칭 속도는 에칭 프로세스 동안 발생하는 비아 측벽의 노칭(notching)에 의해 제한되었다. 허용될 수 있는 노칭의 깊이는 특정 애플리케이션에 의존한다. 예컨대, 피쳐가 구리로 채워져야 하는 비아인, 반도체 디바이스 또는 패키징 애플리케이션들에서는, 기판에 따라서, 비아 안으로 구리 필(fill)을 증착하기 전에 에칭된 비아 표면 위에 배리어 층을 증착하는 것이 종종 필요하다. 통상적으로 배리어 층은 물리적 증착 스퍼터링 기술을 이용하여 증착된다. 스퍼터링은 "라인 오브 사이트(line of sight) 프로세스이기 때문에, 비아 측벽 상의 노칭의 존재는 비아의 에칭된 표면 위로의 연속적인 배리어 층의 형성을 방지할 수 있다. 이러한 문제를 피하기 위해, 예컨대 실리콘 기판의 에칭 속도는 기술적으로 가능한 것보다 낮추어서 발생하는 측벽의 노칭을 감소시킨다.
빠른 피쳐 에칭 속도는 에칭 프로세스에 후속하여 에칭-생성 표면 조도의 스무싱을 가능케하는 본 발명의 실시예들과 함께 사용될 수 있다. 스무싱은 측벽 표면들의 반응성 플라즈마 밀링에 의한 피쳐 측벽 표면들 상의 노칭의 깊이를 감소시킨다. 반응성 플라즈마 밀링 프로세스는 노칭된 피쳐 표면이 에칭된 피쳐의 표면에 있는 물질과 반응하는 반응제를 포함하는 플라즈마 소스 가스로부터 통상적으로 생성되 반응성 플라즈마에 영향을 주는데 사용된다. 종종 플라즈마 소스 가스는 피쳐 표면과 반응하지 않는 불활성 가스를 포함하지만, 피쳐 표면에 충격을 주어, 노치들의 팁(tip)들로부터 물질을 브레이크 다운(break down)시키고 제거할 수 있는 충력력으로 작동한다. 통상적으로 초기 깊이가 약 500 nm 또는 미만인 노칭의 초기 깊이를 갖는 측벽은 본 발명의 실시예를 이용하여 노칭 깊이가 약 10 nm 또는 미만으로 나타내도록 스무싱될 수 있다.
하나의 예시적인 실시예에서, 스무스한 표면을 생산하기 위한 실리콘-포함 피쳐의 내부 표면을 반응성 플라즈마 밀링하는 방법은 실리콘-포함 피쳐의 내부 및 외부 표면으로부터 잔류 폴리머 물질들을 제거하는 단계, 및 그 후 실리콘-포함 피쳐가 펄싱된 RF 전력에 의해 바이어싱되는 동안 소스 가스로부터 생성된 반응성 플라즈마를 이용하여 실리콘-포함 피쳐의 내부 표면을 처리하는 단계를 포함한다. 반응성 소스 가스는 실리콘과 반응하는 반응제, 및 불활성 가스를 포함한다. 상기 방법 이후에 측벽 피쳐 상에 남아있는 노치의 깊이는 반응성 플라즈마 밀링 이전의 측벽의 초기 노치 깊이에 의존한다. 일 실시예에서, 실리콘 기판 안으로 200 ㎛의 깊이까지 빠른 에칭에 의해 생산된 통상적인 노치 깊이에 기초하면, 예컨대, 측벽은 상기 방법을 사용하여 500 nm 미만까지, 통상적으로 300 nm 미만까지 노치 깊이가 스무싱될 수 있다. 노치의 초기 측벽 깊이가 500 nm 또는 미만인 예에서, 스무싱 이후의 노치의 깊이는 상기 설명한 것처럼 10 nm 미만일 수 있다.
보다 효율적인 반응성 플라즈마 밀링을 얻기 위하여, 에천트 플라즈마 소스 전력은 통상적으로 약 10 kHz 내지 약 60 MHz 범위의 주파수에서 동작되는 RF 전력을 사용하여 생성된다. 인가된 플라즈마 소스 전력의 양은 반응성 플라즈마 밀링될 물질과 관련하여 잘 작용할 플라즈마 밀도를 제공하도록 설계된다. 300 mm 기판을 조작하도록 설계된 어플라이드 머티어리얼스 인크사의 DPS Ⅱ TSV 플라즈마 에칭 챔버에서, 원하는 플라즈마 밀도를 얻기 위해 인가된 RF 전력의 양은 통상적으로 약 500 Watt 내지 약 5000 Watt의 범위를 갖는다.
플라즈마 소스 가스의 반응성 컴포넌트는 가스성 부산물을 제공하는 에칭된 피쳐의 표면상에 있는 물질과 반응하도록 설계된다. 이러한 물질이 실리콘, 실리콘-나이트라이드 또는 실리콘-옥시나이트라이드와 같은 실리콘-함유 물질인 경우에 플라즈마 소스 가스의 반응성 컴포넌트는 종종 SF6, NF3, CF4, ClF3, BrF3, IF3 및 이들의 조합을 구성하는 그룹으로부터 선택되지만, 반드시 이 예들로 제한되지는 않는다. 실리콘과 관련하여 SF6 와 CF4는 훌륭한 결과물을 만들어낸다. 플라즈마 소스 가스의 반응성 컴포넌트와 플라즈마 소스 가스의 불활성 컴포넌트의 체적비는 통상적으로 약 1:0 내지 약 1:1의 범위를 갖고, 통상적으로 약 1:0.3 내지 약 1:1의 범위를 갖는다.
플라즈마 밀링되고 있는 피쳐의 깊이 내로 플라즈마를 아래로 지향시키기 위해, 바이어스가 기판(플라즈마 밀링되는 피쳐)에 인가된다. 바이어싱 전력은 통상적으로 약 10 kHz 내지 약 13.56 MHz 범위의 주파수에서 인가되는 RF 전력이다. 보다 일반적으로, RF 전력 주파수는 약 100 kHz 내지 약 4 MHz의 범위에 있으며; 종종 RF 전력 주파수는 약 100 kHz 내지 약 400 kHz 범위에 있다. 당업자는 반응성 플라즈마 밀링되는 기판의 조성 관점에서 이러한 전력 주파수를 조절할 수 있다.
기판 바이어싱 전력은 바이어싱 전력의 인가가 펄싱될 때 개선된 플라즈마 밀링을 제공한다. 바이어싱 전력을 펄싱하기 위하여, RF 전력은 플라즈마 밀링 동안 스위칭 온 및 오프된다. 통상적으로 바이어싱 전력의 펄싱 주파수는 약 10 Hz 내지 약 1000 Hz 범위에 있으며, 보다 일반적으로는 약 50 Hz 내지 약 180 Hz 범위에 있다. 필수적이지는 않지만, 종종 전력의 온 및 오프의 스위칭은 플라즈마 밀링 전체 시간에 걸쳐 균일하게 분배된다. 그러나, 펄싱의 타이밍 프로파일은 반응성 플라즈마 밀링되는 물질의 조성에 따라 바뀔 수 있다. "듀티 타임 %" 또는 "듀티 사이클 %"로서 지칭되는, 플라즈마 바이어싱 RF 전력이 스위칭 온되는 시간 백분율은 펄싱 주파수와 직접적으로 관련된다. 통상적으로, 펄싱 주파수가 약 10 Hz 내지 약 1000 Hz 범위에 있을 때, 대응하는 듀티 타임 %는 약 2 % 내지 약 40 %의 범위에 있다. 펄싱 주파수가 약 50 Hz 내지 약 180 Hz 범위에 있을 때, 대응하는 듀티 타임 %는 종종 약 5 % 내지 약 30 % 범위에 있다. 당업자는 반응성 플라즈마 밀링되는 특정 물질로 작업하기 위하여 RF 전력 주파수와 펄싱 주파수를 조절할 수 있다.
실리콘이 반응성 플라즈마 밀링될 때, 기판을 바이어싱하는데 사용되는 RF 전력의 주파수는 종종 약 100 kHz 내지 약 13.56 MHz 범위에 있고, 빈번하게 약 200 kHz 내지 약 2 MHz 범위에 있다. 300 mm 기판을 프로세싱할 수 있는 어플라이드 머티어리얼스 인크 사의 DSP Ⅱ 플라즈마 에칭 챔버의 기판 바이어싱 전력은 약 0 Watt 내지 약 300 Watt의 범위에 있으며, 인가된 전력의 양은 종종 약 55 Watt 내지 약 75 Watt의 범위에 있다. 바이어스 전력 듀티 타임 %/펄싱 주파수는 약 1% - 100% / 10 Hz - 1000 Hz의 범위에 있을 수 있으며, 종종 인가된 바이어스 전력 듀티 타임/펄싱 주파수는 약 5% - 30% / 50 Hz - 180 Hz의 범위에 있다.
플라즈마 밀링 방법은 탄소-함유 유전체 물질들과(#1) 같은 다른 에칭된 피쳐 내부를 밀링하는데 사용될 수 있으며, 여기서 피쳐를 에칭하기 위한 실리콘-함유 하드 마스크의 사용에 기인하여, 실리콘-포함 물질이 에칭된 피쳐 표면 상에 존재한다.(#2) 예컨대, 플라즈마 소스 가스의 조성은 실리콘 기판의 표면을 스무싱하는데 사용된 양보다 낮은 할로겐 함량을 갖도록 조절될 수 있다. 그러나, 당업자는 본 명세서에 제시된 설명의 관점에서 최소 실험으로 조절을 결정할 수 있다. 또한, 듀티 타임 %와 바이어스 전력 펄싱 주파수도 또한 조절될 수 있다.
위에서 논의된 바이어스 전력 인가의 펄싱은 피쳐 측벽들 상에 존재하는 노치들의 상승된 영역에 대한 선택성을 개선함으로써 반응성 플라즈마 밀링의 효율을 돕는다. 펄싱은 피쳐 표면, 예컨대 비아 표면이, 이온 편향을 야기할 수 있는 전하를 만들지 못하게 한다. 비록 펄싱의 타이밍 프로파일이 반응성 플라즈마 밀링되는 물질의 종류에 따라 변할 수 있지만, 우리는 반응성 플라즈마 밀링 시구간에 걸쳐 균일하게 분포된 단순 반복 펄싱이 예컨대 실리콘-함유 물질들의 반응성 플라즈마 밀링과 관련하여 잘 동작하는 것을 발견하였다.
또한 반응성 플라즈마 밀링되는 표면의 온도가 중요하며, 이는 온도가 에칭 속도와 에칭 균일성을 제어하는데 영향을 미치기 때문이다. 기판 표면은 통상적으로 약 - 5℃ 내지 약 80 ℃의 온도에서 유지된다. 프로세싱 챔버 벽의 온도는 통상적으로 약 60 ℃ 내지 약 80 ℃에서 유지된다.
통상적인 실시예들에서, 반응 부산물이 상기 압력에서 가스성일 것이고, 프로세싱 챔버로부터 용이하고 비교적 빠르게 제거될 수 있도록 프로세싱 챔버의 압력을 확실하게 제어하는 것이 중요하다. 게다가, 프로세싱 챔버 압력은 표면 스무싱 이후에 얻어진 밀링된 표면의 매끄러움(smoothness)과 피쳐 프로파일 모두에 영향을 미친다. 통상적으로 반응성 플라즈마 밀링 동안 프로세싱 챔버 압력은 약 10 mTorr 내지 약 350 mTorr의 범위 내에 있는 압력에 있도록 제어된다.
이전의 참조문헌들은 에칭된 피쳐들의 거친 표면 측벽들을 스무싱하기 위해 프로세싱 기술을 수행하기 이전에 에칭된 피쳐 표면상에 남아있는 포토레지스트 마스크 또는 보호 폴리머 필름들을 제거하는 것이 선택적이라는 것을 교지했다. 이러한 교지는 부정확하고 호도하는 것이다. 우리는 에칭된 피쳐의 상부 표면에서의 포토레지스트 마스크 및 에칭된 피쳐의 측벽들로부터의 폴리머 필름 잔류물들의 제거가 선택적이지 않으며 대부분의 실시예에서 필수적이라는 것을 실험적으로 발견하였다. 이러한 폴리머 물질들은 밀링되는 표면에서 반응하여 다공(porosity)을 생성한다. 일부 예들에서 다공의 양은 허용가능할 수 있지만 대부분의 예들에서 그것은 해롭다. 일 실시예에서, 예컨대 기판이 실리콘인 경우, 이러한 폴리머 물질들의 제거는 피쳐 표면들의 반응성 플라즈마 밀링의 개시 이전에 산소-함유 플라즈마를 사용하여 행해진다. 많은 실시예들에서, 이러한 폴리머 제거는 반응성 플라즈마 밀링이 수행되는 동일한 프로세싱(#1) 챔버 내에서 수행될 수 있다.
폴리머 물질들의 제거 이후에, 종종 에칭된 피쳐의 상부 표면에 남아있는 제한물(restriction)이 존재한다. 이러한 제한물은 에칭된 피쳐의 확장부(extension)가 피쳐를 에칭하도록 패터닝하는데 사용되는 패터닝된 포토레지스트 바로 아래에 놓인 에칭된 피쳐의 측벽의 확장부이다. 리세싱된 피쳐가 이후에 도전 물질로 채워질 비아와 같은것일 때, 예컨대 리세싱된 피쳐로의 진입부(entrance)에 존재하는 이러한 벽 확장부를 "트리밍(trim)"하는데 도움이 된다. 많은 실시예들에 있어서, 이러한 트리밍은 기판 바이어스 없이 플라즈마 에칭을 이용하여 수행되어, 플라즈마 에칭은 기판의 상부 표면에서 발생한다. 바람직하게 이러한 트리밍은 포토마스크 층의 제거에 후속하여 반응성 플라즈마 밀링 이전에 수행된다.
다른 유용한 실시예들에서, 에칭된 피쳐 표면의 반응성 플라즈마 밀링 동안, 에칭된 피쳐의 프로파일은 동시에 바뀔 수 있다. 이는 플라즈마 소스 가스의 조성, 기판의 온도, 프로세싱 챔버 내의 압력, 및 플라즈마 소스 가스 또는 기판 바이어스 중 어느 하나에 관련한 RF 전력 변화와 같은 프로세싱 변수들을 조정함으로써 행해진다. 그러나, 에칭된 피쳐의 프로파일에 영향을 미치기 위해 이러한 변수들 중 하나를 바꾸는 것은 반응성 플라즈마 밀링 및 밀링된 표면 조도에도 영향을 미칠 것이다. 본 명세서에 제공된 교지들의 관점에서, 최소의 실험을 이용하여 당업자는 변수들의 어떤 조합이 특정 애플리케이션에 대한 최고의 결과를 제공하는지를 결정할 수 있다.
측벽 스무싱의 방법은 에칭된 피쳐의 깊이가 약 2 ㎛ 이상인 경우에 특히 유용하다. 두께가 1 미터 이상인 기판에 걸쳐 개구를 에칭하고 상기 개구의 측벽들을 스무싱하는 것은 예컨대 본 명세서에서 설명한 방법을 이용하여 가능하다. 측벽 스무싱은 피쳐의 에칭에 사용되었던 동일한 프로세싱 챔버 내에서 수행될 수 있거나, 시간 및/또는 장치 비용의 관점에서 경제적으로 유리한 경우, 별개의 프로세스 챔버들에서 수행될 수 있다. 로봇 이송 능력을 갖는 다중-챔버 시스템에서, (에칭된 기판을 잠재적으로 해로운 환경에 노출시키는) 진공을 깨지 않고 개별 챔버들의 사용이 이용가능하다.
Ⅲ. 실리콘-포함 피쳐의 표면을 스무싱하기 위한 반응성 플라즈마 밀링의 예시적인 방법들
예 1:
이전에 논의된 바와 같이, 에칭된 피쳐의 상부 표면으로부터 패터닝된 포토레지스트 층을 제거하고, 피쳐의 내부 표면을 스무싱하기 위한 반응성 플라즈마 밀링 이전에 에칭된 피쳐의 내부로부터 폴리머 물질 잔류물을 제거하는 것이 중요하다. 우리는 상기 폴리머 물질들을 제거하는 방법을 개발하였다. 폴리머 물질들을 벗겨내는데 사용된 프로세스 조건들은 아래 제공된 것과 같다.
포토레지스트 스트리핑 및 폴리머 제거를 위한 프로세스 조건
프로세스 파라미터 프로세스 조건들의 범위 통상적인 프로세스 조건
유속
O2 유속(sccm) 50 - 1000 100 - 300
He 유속(sccm) 0 - 400 0
CF4 유속(sccm) 10 - 100 0
Ar 유속(sccm) 0 - 200 0
RF 파라미터들
플라즈마 소스 전력(W) 500 - 5000 1500 - 2500
플라즈마 소스 전력 주파수(kHz) 100 - 60,000 2,000 - 13,560
소스 펄싱 없음 없음
기판 바이어스 전력(W) 0 - 300 0 - 100
바이어싱 전력 주파수(kHz) 100 - 13,560 200 - 2,000
바이어스 전력 펄싱(듀티 타임 %/펄싱 주파수 Hz) 0 - 100 % / 0 - 1000 Hz 5 - 50% / 50 - 180 Hz
압력(mTorr) 10 - 350 50 - 100
기판 온도(℃) 50 - 200 60 - 90
ESC 온도(℃) 60 내지 - 15 0 내지 - 10
챔버 온도(℃) 80 내지 60 70 내지 60
시간(sec) 레지스트 잔류물 두께에 따라 변함 1 ㎛ 두께에서, 시간은 약 60초임
도 4a와 4b는 피쳐 에칭으로부터 포토레지스트와 폴리머 잔류물의 존재가 반응성 플라즈마 밀링되고 스무싱된 표면에 대해 갖는 효과를 도시한다.
도 4a는 반응성 플라즈마 밀링된 내부 비아 표면을 도시한다. 실리콘 기판에서 비아는 SF6가 300 sccm 으로 제공되고 헬륨이 200 sccm으로 제공된 플라즈마 소스로부터 생성된 플라즈마에 노출되었다. 인가된 RF 플라즈마 소스 전력은 2500 W, 주파수는 2 MHz였다(#6). 인가된 기판 바이어스 전력은 83Hz의 펄싱 주파수에서, 17%의 듀티 사이클(바이어스 전력이 턴온되는 시간 부분)을 갖는 75W의 400kHz RF 전력이었다. 반응성 플라즈마 밀링 동안 프로세스 챔버의 압력은 50 mTorr였다. 반응성 플라즈마 밀링의 시간 구간은 30초였다. 기판을 지지하는 캐소드(정전기 척/ESC)의 온도는 - 10℃이었다. 이러한 캐소드 온도는 약 70 ℃의 기판 온도와 연관된다. ESC에 인가된 전압은 2200V이었다. 포토레지스트 층 부근의 비아 최상부의 영역(404)에서, 반응성 플라즈마 밀링된 표면상의 포토레지스트 폴리머의 효과는 잘 알려져 있다. 이러한 효과는 비아 안의 깊이, 예컨대 영역(402)이 증가할수록 작아진다. 비아의 바닥 방향을 향해 영역(406)에서, 상기 영역의 벽 표면의 평균 노치 깊이(dn)는 반응성 플라즈마 밀링 단계 이후에 약 99 nm이었다. 이는 반응성 밀링 단계 이전에 약 500 nm의 평균 노치 깊이(dn)와 비교된다(도 2A 참조).
도 4b는 SF6가 300 sccm으로 제공된 플라즈마 소스 가스로부터 생성된 플라즈마에 대한 노출 이후에 반응성 플라즈마 밀링된 실리콘 비아의 내부 표면을 도시한다. 반응성 플라즈마 밀링 프로세싱 조건들은 도 4a에 도시된 프로세싱된 비아와 관련하여 언급한 것과 기본적으로 동일하였다. 포토레지스트 층 부근의 비아의 최상부의 영역들(414-412)에서, 반응성 플라즈마 밀링된 비아 표면상의 포토레지스트 폴리머의 영향은 잘 알려져 있다. 이러한 효과는 비아 안으로의 깊이가 증가할수록 작으며, 비아의 바닥을 향해 영역(416)에서 현미경 사진상에 도시된 영역(416)에서 벽 표면의 평균 노치 깊이(dn)는 반응성 플라즈마 밀링 단계 이후에 약 10 nm 보다 작다.
도 4a와 4b는 내부 비아 표면의 반응성 플라즈마 밀링 이전에 폴리머 물질들을 제거하는 것의 중요성을 보여준다. 포토레지스트 영역의 높은 폴리머 농도로부터 떨어진 실질적인 거리에서 비아 내의 표면 조도의 비교는 플라즈마 소스 가스 내의 불활성 컴포넌트로서 헬륨보다는 아르곤을 사용하는 것이 보다 매끄러운 반응성 플라즈마 밀링된 표면을 생산한다는 것을 보여준다.
예 2:
반응성 플라즈마 밀링 동안 사용된 플라즈마 소스 가스 반응제와 프로세스 조건들은 얻어진 최종 표면과 피쳐의 최종 프로파일 모두의 관점에서 현저한 효과를 갖도록 조정될 수 있다. 아래의 표 2는 본 발명에 이르는 실험 동안에 사용되었던 다수의 플라즈마 소스 가스 물질 및 프로세스 조건들을 보여준다. 이러한 정보는 참조 목적들로 제공되는 것이며, 사용될 수 있는 물질들과 조건들을 제한하고자 하는 것이 아니다.
DPS Ⅱ TSV 프로세싱 챔버의 프로세스 조건, 측벽 스무싱 방법
프로세스 파라미터 프로세스 조건들의
일반적인 범위		 통상적인 프로세스 조건들
플라즈마 소스 가스 컴포넌트 유속들
SF6 유속(sccm) 0 - 400 100 - 300
C4F8 유속(sccm) 0 - 400 0
O2 유속(sccm) 0 - 200 0 - 50
HBr 유속(sccm) 0 - 400 0 - 70
He 유속(sccm) 0 - 400 0 - 300
N2 유속(sccm) 0 - 200 0
CF4 유속(sccm) 0 - 50 0
Ar 유속(sccm) 0 - 200 0 - 200
RF 전력 파라미터들
플라즈마 소스 전력(W) 500 - 5000 1500 - 2500
플라즈마 소스 전력 펄싱 없음 없음
플라즈마 소스 전력 주파수(kHz) 100 - 60,000 2,000 - 13,560
기판 바이어스 전력(W) 0 - 300 55 - 75
기판 바이어스 전력 펄싱(듀티 타임 %/펄싱 주파수 Hz) 0 - 100 % / 10 - 1000 Hz 5 - 50% / 50 - 180 Hz
바이어싱 전력 주파수(kHz) 100 - 13,560 200 - 400
다른 변수들
압력(mTorr) 10 - 350 50 - 100
ESC 온도(℃) 60 내지 - 15 0 내지 - 10
기판 온도(℃) 140 내지 75 80 내지 70
챔버 온도(℃) 80 내지 60 70 내지 60
반응성 플라즈마 밀링 -- 측벽 스무싱 시간(sec) 10 - 600 30 - 300
* 실험은 300 mm 기판용 어플라이드 머티어리얼스 OSCAR DPS Ⅱ 프로세싱 챔버에서 수행되었다.
도 2a는 에칭된 실리콘 비아(202)의 비교적인 현미경 사진(200)을 도시하며, 이것은 순환 단계들을 포함하는 딥 에칭 프로세스에 의해 생성된 통상적인 측벽 조도를 나타낸다. 도 2a에 도시된 에칭된 실리콘 비아는 본 명세서에 논의된 다양한 실시예의 표면 스무싱 방법들에 사용된 시작 피쳐를 나타낸다. 실리콘 기판(206) 안으로의 실리콘 비아(202)의 에칭(de)(208)의 깊이는 약 50 ㎛였다. 비아의 측벽 안으로의 노치(dn)(204)의 깊이는 약 0.7 ㎛(700 nm)였다.
도 2b는 본 발명의 실시예를 이용하여 비아의 내부 표면을 스무싱한 후의, 에칭된 실리콘 비아(212)의 현미경 사진(210)을 도시한다. 실리콘 기판(216) 내부 표면(214)은 도 2a에 도시된 시작 표면에 비해, 노칭의 깊이에 있어서의 실질적인 감소를 보여준다. 측벽 조도는 본 발명의 반응성 플라즈마 밀링을 사용하여 스무싱되었다. 반응성 플라즈마 밀링(스무싱) 프로세스 이후의 노치의 깊이(dn)는 약 0.33 ㎛(330 nm)였다.(실리콘 기판(216) 안으로의 비아의 에칭의 원래 깊이(de)(218)는 약 50 ㎛였다.) 비아의 내부 표면을 스무싱하기 위해 사용된 프로세싱 물질들과 조건들은 다음과 같다: 플라즈마 소스 가스는 SF6가 300 sccm 이고 Ar이 200 sccm이다. 인가된 플라즈마 소스 전력은 2500 W의 13.56 MHz RF 전력이었다. 플라즈마 소스 가스 RF 전력은 펄싱되지 않았다. 인가된 기판 바이어스 전력은 300 W 의 400 kHz RF 전력이었다. 바이어스 전력의 펄싱 주파수는 83 Hz이었고, % 듀티(기판 바이어스 전력이 반응성 플라즈마 밀링 프로세스 동안 온(on)되는 시간 백분율)는 17%이었다. 기판 바이어스 전력이 온되는 시간 백분율은 전체 프로세싱 시간 동안 균일하게 분포되었다. 프로세싱 챔버내의 압력은 90 mTorr였고, 프로세싱 시간 구간은 30초였다. 캐소드/기판 지지부를 냉각시키는데 사용된 헬륨 열전달 유체에 대한 압력은 8 Torr였고, 캐소드는 - 10 ℃의 온도에서 유지되었다. 기판을 제자리에 유지시키기 위해 ESC에 인가된 전압은 2200V였다. 기판 바이어스 전력은 펄싱되었으며(% 듀티가 인가됨) 이는 본 명세서에 후속적으로 논의될 것과 같이 보다 매끄러운 표면을 얻는데 도움이 되기 때문이다.
예 3:
도 2c는 에칭된 실리콘 비아(222)의 현미경 사진(220)을 도시하며, 비아 에칭 프로세스에 후속하여 생산된 반응성 플라즈마 밀링된 표면에 대한 본 발명의 일 실시예를 도시한다. 측벽 조도는 본 발명의 반응성 플라즈마 밀링을 이용하여 스무싱되었다. 반응성 플라즈마 밀링 프로세스 이후의 노치의 깊이(dn)(224)는 너무 작아서 ㎛ 단위로 측정될 수 없다.(10 nm 보다 작음) (원래의 에칭된 실리콘 비아 깊이(de)(228)는 실리콘 기판(226) 안으로 약 52 ㎛였다.) 비아의 내부 표면을 스무싱하는데 사용된 프로세싱 물질들과 조건들은 프로세싱 챔버 압력이 90 mTorr에서 50 mTorr로 감소된 것을 제외하고는 도 2b와 관련하여 기술한 것과 기본적으로 동일했다. 90 mTorr에서 50 mTorr로 감소된 프로세싱 챔버 압력에 있어서의 변화는 반응성 플라즈마 밀링 이후에 비아 측벽 표면상에 제공된 노치의 깊이(dn)를 330 nm에서 10 nm 미만으로 감소시켰다.
도 3a-3c는 프로세스 파라미터들을 바꿈으로써 반응성 플라즈마 밀링(스무싱) 프로세스 동안 달성될 수 있는 에칭된 실리콘 비아의 프로파일의 변화를 도시한다. 도 2a는 반응성 플라즈마 밀링 이전에 비아의 시작 프로파일을 도시한다.
예 4:
도 3a는 에칭된 실리콘 비아(302)의 현미경 사진(300)을 도시하며, 상기 비아는 실리콘 기판(306)에서 원래 약 53 ㎛의 깊이(de)(308)까지 에칭되었다. 원래 에칭된 비아의 프로파일은 도 2a에 도시된 종류의 직선 벽들을 나타냈다. 에칭된 쓰루 실리콘 비아(302)의 반응성 플라즈마 밀링은 스무스한 표면뿐만 아니라 테이퍼링된 측벽 비아도 생산했다. 특히, (307)에서 비아의 최상부 임계치수는 25.9 ㎛였고, (309)에서 비아의 바닥 임계치수는 26.7 ㎛였으며, 측벽 각은 87.1°로 계산되었다.
비아의 내부 표면을 스무싱하고 테이퍼링된 측벽을 모두 얻는데 사용된 프로세싱 물질들과 조건들은 다음과 같았다: 플라즈마 소스 가스는 SF6가 300 sccm 이고 Ar이 200 sccm이다. 인가된 플라즈마 소스 전력은 2500 W의 13.56 MHz RF 전력이었다. 플라즈마 소스 가스 RF 전력은 펄싱되지 않았다. 인가된 기판 바이어스 전력은 300 W의 400 kHz RF 전력이었으며, 펄싱 주파수는 83 Hz이고, % 듀티(기판 바이어스 전력이 반응성 플라즈마 밀링 프로세스 동안 온되는 시간 백분율)는 17%이었다. 기판 바이어스 전력이 온되는 시간 백분율은 전체 프로세싱 시간 동안 균일하게 분포되었다. 프로세싱 챔버의 압력은 90 mTorr이었고, 프로세싱 시간 구간은 30 초였다. 캐소드/기판 지지대를 냉각시키는데 사용된 헬륨 열전달 유체에 대한 압력은 8 Torr였고, 캐소드는 - 10 ℃의 온도에서 유지되었다. 기판을 제자리에 유지시키기 위해 ESC에 인가된 전압은 2200V였다.
도 3b는 에칭된 실리콘 비아(312)의 현미경 사진(310)을 도시하며, 상기 비아는 실리콘 기판(316)에서 원래 약 52 ㎛의 깊이(de)(318)까지 에칭되었다. 원래 에칭된 비아의 프로파일은 도 2a에 도시된 종류의 직선 벽들을 나타낸다. 후속하는 반응성 플라즈마 밀링 이후에, 비아의 프로파일은 계속 직선 측벽들을 나타낸다. 영역(317)에서 최상부 임계치수는 26.6 ㎛였고, 영역(319)에서 바닥 임계치수는 28.8 ㎛였으며, 측벽 각은 90°였다.
비아의 내부 표면을 스무싱하고 테이퍼링된 측벽을 모두 얻는데 사용된 프로세싱 물질들과 조건들은 프로세싱 챔버 압력이 90 mTorr에서 50 mTorr로 감소된 것을 제외하고는 도 3a와 관련하여 위에 설명된 것과 기본적으로 동일했다. 반응성 플라즈마 밀링 프로세스 동안 90 mTorr의 압력의 사용은 87.1°의 최종 비아 구조물에 대한 측벽 각도를 생산했으며, 50 mTorr의 프로세스 챔버 압력의 사용은 90°의 최종 비아 구조물에 대한 측벽 각도를 생산했다.
도 3c는 본 발명의 또 다른 실시예인 에칭된 실리콘 비아(322)의 현미경 사진(320)을 도시한다. 비아의 원래 에치 깊이(de)(328)는 59 ㎛였다. 원래 에칭된 비아의 프로파일은 도 2a에 도시된 종류의 직선 벽들을 나타낸다. 이러한 반응성 플라즈마 밀링은 안쪽으로 오목한(re-entrant)(네거티브) 프로파일인 비아의 프로파일을 생산했다. 영역(327)에서 최상부 임계치수는 22.9 ㎛였고, 영역(329)에서 바닥 임계치수는 27.4 ㎛였으며, 측벽 각은 92.5°였다.
비아의 내부 표면을 스무싱하고 테이퍼링된 측벽을 모두 얻는데 사용된 프로세싱 물질들과 조건들은 다음과 같았다: 플라즈마 소스 가스는 SF6가 300 sccm 이고 He이 200 sccm이다. 프로세싱 조건은 도 3b와 관련하여 설명된 것들과 기본적으로 동일했다. 이러한 반응성 플라즈마 밀링 프로세스와 도 3b에 도시된 비아와 관련하여 설명한 프로세스와의 주된 차이점은 플라즈마 소스 가스의 불활성 컴포넌트가 아르곤이라기 보다는 헬륨이었다는 것이었다. 50 mTorr 프로세스 챔버 압력의 사용과 반응성 플라즈마 밀링 프로세스에 헬륨 플라즈마 소스 가스를 SF6와 조합하여 사용하면 92.5°의 최종 비아 구조물에 대한 측벽 각도를 생산했다. 이는 프로세싱 챔버 압력이 50 mTorr이었고 플라즈마 소스 가스는 SF6와 아르곤의 조합이었을 때 얻어진 90°의 측벽 각도와 비교된다. 또한 이는 프로세싱 챔버 압력이 90 mTorr였고 플라즈마 소스 가스는 SF6와 아르곤의 조합이었을 때 얻어진 87.1°의 측벽 각도와 비교된다.
예 5:
도 5a와 5b는 비아(504)의 최상부에 존재하는 확장된 상부 에지(503)와 에칭된 비아(504)의 측벽들 위에 존재하는 피크(505)들 모두의 제거를 도시한다. 비아(504)의 최상부에 있는 확장된 상부 에지(503)는 비아(504)의 플라즈마 에칭 동안 사용된 패터닝된 포토레지스트 마스크(미도시) 아래에서 기판(502) 안으로 형성된다. 피크(505)들은 순환적(에칭/보호) 프로세스가 딥 피쳐들을 기판 안으로 에칭하는데 사용될 때 형성된다.
매끄러운 내벽(507)을 제공하기 위해, 에칭된 비아(504)의 확장된 상부 에지(503)는 피크(505)들의 제거를 용이하게 하는 비아(504)에 진입하는데 필요한 반응성 플라즈마 밀링 에이전트(agent)들의 접근을 방해한다. 또한, 예컨대 배리어 층을 증착하는 것 또는 도전성 금속으로 비아를 채우는 것이 요구되는 시간에 존재한다면 이러한 상부 에지(503)는 문제들을 야기한다. 그 결과, 비아의 측벽들을 스무싱하기 위해 반응성 플라즈마 밀링 프로세스 이전에 확장된 상부 에지(503)를 제거하는 것이 바람직하다. 또한, 상부 확장된 에지(503)로부터 최종의, 스무싱된 측벽(507)까지의 거리(d1)가 피크(505)들로부터 최종의, 스무싱된 측벽(507)까지의 거리(d2)보다 크기 때문에, 피크(505)들을 제거하는데 사용된 동일한 프로세스에서 상부 에지(503)를 제거하는 것이 어렵다.
확장된 상부 에지(503)를 제거하는데 사용될 수 있는 "트리밍" 프로세스는 반응성 플라즈마 밀링 프로세스와 관련하여 설명된 프로세스일 수 있지만, 기판 상에 바이어스를 하지 않는다. 일부 예들에서, 증가된 양의 아르곤이 추가의 물리적 표면 충격을 제공하는데 사용될 수 있다.
상기 설명은 본 발명의 실시예들에 관한 것이지만, 본 발명의 기본적인 범위를 벗어나지 않고 뒤따르는 청구범위들에 의해 결정되는 발명의 범위 내에서 본 발명의 다른 추가 실시예들이 본 명세서의 관점에서 고안될 수 있다.

Claims (15)

  1. 피쳐를 50 ㎛ 또는 그 초과의 깊이로 에칭하는 것에 후속하여 실리콘-포함 피쳐의 내부 표면을 스무싱(smooth)하기 위해 반응성 플라즈마 밀링(milling)하는 방법으로서,
    에칭된 실리콘-포함 피쳐의 내부 표면과 외부 표면으로부터 잔류 폴리머 물질들을 제거하는 단계를 포함하고, 상기 제거하는 단계에 후속하여,
    상기 실리콘-포함 피쳐를 포함하는 기판이 펄싱된 RF 전력으로 바이어싱되는 동안, 실리콘과 반응하는 반응제(reagent)와 불활성 가스를 포함하는 소스 가스로부터 생성된 반응성 플라즈마를 이용하여 상기 에칭된 실리콘-포함 피쳐의 상기 내부 표면을 처리하는(treating) 단계를 포함하는,
    반응성 플라즈마 밀링 방법.
  2. 제 1 항에 있어서,
    상기 반응성 플라즈마는 약 10 kHz 내지 약 60 MHz RF 전력을 사용하여 생성되고 상기 기판 바이어싱은 10 kHz 내지 약 13.56 MHz RF 전력을 사용하여 수행되는,
    반응성 플라즈마 밀링 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 피쳐는 상기 펄싱된 RF 전력 ― 펄싱 주파수는 약 10 Hz 내지 약 1000 Hz의 범위에 있음 ― 으로 바이어싱되고, 2% 내지 40%의 범위의 듀티 타임(duty time) %가 적용되는,
    반응성 플라즈마 밀링 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 피쳐를 포함하는 기판은 펄싱된 RF 전력 ― 펄싱 주파수는 약 50 Hz 내지 약 180 Hz의 범위에 있음 ―으로 바이어싱되고, 5% 내지 30%의 범위의 듀티 타임 %가 적용되는,
    반응성 플라즈마 밀링 방법.
  5. 제 4 항에 있어서,
    에칭된 상기 피쳐의 상기 내부 표면을 처리하는 단계는 에칭된 상기 실리콘-포함 피쳐의 상기 내부 표면상의 노치의 깊이를 300nm 이하의 깊이로 감소시키는데 충분한 시간 기간(time period) 동안 수행되는,
    반응성 플라즈마 밀링 방법.
  6. 제 1 항에 있어서,
    상기 피쳐는 비아(via)이며, 상기 비아의 프로파일은 상기 비아의 상기 내부 표면이 스무싱(smooth)되는 동안 동시에 바뀌는,
    반응성 플라즈마 밀링 방법.
  7. 제 6 항에 있어서,
    상기 프로파일은 상기 내부 표면의 처리 단계 동안 상기 내부 표면에 충격을 가하는데 사용되는 불활성 가스의 조성(composition)을 선택함으로써 바뀌는,
    반응성 플라즈마 밀링 방법.
  8. 제 6 항에 있어서,
    상기 프로파일은 상기 내부 표면의 처리 단계가 수행되는 프로세스 챔버에서의 압력을 선택함으로써 바뀌는,
    반응성 플라즈마 밀링 방법.
  9. 제 1 항에 있어서,
    상기 잔류 폴리머 물질들의 제거에 후속하여, 그리고 상기 반응성 플라즈마를 이용하여 상기 실리콘-포함 피쳐의 상기 내부 표면을 처리하기 이전에, 상기 실리콘-포함 피쳐로의 개구(opening)를 둘러싸는 폴리머 물질이 제거되는,
    반응성 플라즈마 밀링 방법.
  10. 50 ㎛ 또는 그 초과의 두께를 갖는, 실리콘-포함 기판을 통하여 통과하는 이전에 에칭된 개구의 내부 측벽 표면을 스무싱(smooth)하는 방법으로서,
    상기 개구가 에칭된 외부 기판 표면으로부터 임의의 잔류 포토레지스트를 제거하는 단계; 및
    상기 개구의 에칭 동안, 상기 이전에 에칭된 개구의 상기 내부 측벽 표면상에 증착된 잔류 보호 폴리머 물질을 제거하는 단계를 포함하고, 상기 잔류 보호 폴리머 물질을 제거하는 단계에 후속하여,
    상기 개구를 포함하는 실리콘-포함 기판이 펄싱된 RF 전력으로 바이어싱되는 동안, 실리콘과 반응하는 반응제(reagent) 및 불활성 가스를 포함하는 소스 가스로부터 생성되는 반응성 플라즈마를 이용하여 상기 이전에 에칭된 개구의 상기 내부 표면을 처리하는 단계를 포함하고,
    상기 에칭된 개구의 스무싱된 내부 표면이 획득되도록 펄싱 주파수는 약 10 Hz 내지 약 1000 Hz의 범위에 있으며, 듀티 타임(duty time) %는 2% 내지 50%의 범위인,
    스무싱하는 방법.
  11. 제 10 항에 있어서,
    상기 에칭된 개구를 포함하는 상기 기판은 펄싱된 RF 전력 ― 펄싱 주파수는 약 10 Hz 내지 약 1000 Hz의 범위에 있으며 듀티 타임 %는 2% 내지 40%의 범위에 있음 ― 으로 바이어싱되는,
    스무싱하는 방법.
  12. 제 11 항에 있어서,
    상기 기판을 바이어싱하는데 사용되는 상기 RF 전력 주파수는 약 200 kHz 내지 약 400 kHz의 범위에 있는,
    스무싱하는 방법.
  13. 제 10 항에 있어서,
    상기 이전에 에칭된 개구의 상기 내부 표면을 처리하는 단계는 상기 측벽 표면 상의 노치의 깊이를 300 nm 이하의 깊이로 감소시키는데 충분한 시간 기간 동안 수행되는,
    스무싱하는 방법.
  14. 기판 내부로 또는 기판을 통해 에칭되는 피쳐로서,
    상기 피쳐의 상기 기판 내부로 또는 상기 기판을 통한 에칭의 깊이는 약 700 ㎛ 내지 약 1×106 ㎛이며, 상기 에칭된 피쳐의 측벽의 노치의 깊이는 약 700 nm 보다 작은,
    기판 내부로 또는 기판을 통해 에칭되는 피쳐.
  15. 기판 내부로 또는 기판을 통해 에칭되는 피쳐로서,
    상기 피쳐의 상기 기판 내부로 또는 상기 기판을 통한 에칭의 깊이는 약 2 ㎛ 내지 약 500 ㎛이며, 상기 에칭된 피쳐의 측벽의 노치의 깊이는 각각 약 10 nm 내지 500 nm인,
    기판 내부로 또는 기판을 통해 에칭되는 피쳐.
KR1020117007111A 2008-08-27 2009-08-11 쓰루 기판 비아 측벽 및 깊게 에칭된 피쳐들을 스무싱하기 위한 사후 에칭 반응성 플라즈마 밀링 KR101468614B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/229,946 2008-08-27
US12/229,946 US9039908B2 (en) 2008-08-27 2008-08-27 Post etch reactive plasma milling to smooth through substrate via sidewalls and other deeply etched features
PCT/US2009/004613 WO2010027400A2 (en) 2008-08-27 2009-08-11 Post etch reactive plasma milling to smooth through substrate via sidewalls and other deeply etched features

Publications (2)

Publication Number Publication Date
KR20110052723A KR20110052723A (ko) 2011-05-18
KR101468614B1 true KR101468614B1 (ko) 2014-12-04

Family

ID=41725875

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117007111A KR101468614B1 (ko) 2008-08-27 2009-08-11 쓰루 기판 비아 측벽 및 깊게 에칭된 피쳐들을 스무싱하기 위한 사후 에칭 반응성 플라즈마 밀링

Country Status (6)

Country Link
US (1) US9039908B2 (ko)
JP (1) JP5674663B2 (ko)
KR (1) KR101468614B1 (ko)
CN (1) CN102165565B (ko)
TW (1) TWI494996B (ko)
WO (1) WO2010027400A2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8133349B1 (en) 2010-11-03 2012-03-13 Lam Research Corporation Rapid and uniform gas switching for a plasma etch process
US8987140B2 (en) 2011-04-25 2015-03-24 Applied Materials, Inc. Methods for etching through-silicon vias with tunable profile angles
KR101867998B1 (ko) 2011-06-14 2018-06-15 삼성전자주식회사 패턴 형성 방법
KR102001247B1 (ko) 2011-06-30 2019-07-17 어플라이드 머티어리얼스, 인코포레이티드 고속 가스 교환, 고속 가스 전환 및 프로그램 가능한 가스 전달을 위한 방법 및 장치
US9023227B2 (en) 2011-06-30 2015-05-05 Applied Materials, Inc. Increased deposition efficiency and higher chamber conductance with source power increase in an inductively coupled plasma (ICP) chamber
CN103159163B (zh) * 2011-12-19 2016-06-08 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法及基片处理设备
US9041210B2 (en) 2012-06-19 2015-05-26 International Business Machines Corporation Through silicon via wafer and methods of manufacturing
US9159574B2 (en) * 2012-08-27 2015-10-13 Applied Materials, Inc. Method of silicon etch for trench sidewall smoothing
CN103887164B (zh) * 2012-12-20 2017-07-04 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
US20150087144A1 (en) * 2013-09-26 2015-03-26 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus and method of manufacturing metal gate semiconductor device
KR102148336B1 (ko) * 2013-11-26 2020-08-27 삼성전자주식회사 표면 처리 방법, 반도체 제조 방법 및 이에 의해 제조된 반도체 장치
CN104752331B (zh) * 2013-12-31 2018-08-07 中微半导体设备(上海)有限公司 一种硅通孔刻蚀方法
KR102233577B1 (ko) 2014-02-25 2021-03-30 삼성전자주식회사 반도체 소자의 패턴 형성 방법
TWI614806B (zh) * 2015-12-16 2018-02-11 提升矽晶穿孔製程速度之方法
US9892969B2 (en) * 2016-05-11 2018-02-13 Semiconductor Components Industries, Llc Process of forming an electronic device
GB201608926D0 (en) * 2016-05-20 2016-07-06 Spts Technologies Ltd Method for plasma etching a workpiece
GB201620680D0 (en) * 2016-12-05 2017-01-18 Spts Technologies Ltd Method of smoothing a surface
JP7281741B2 (ja) * 2019-08-23 2023-05-26 パナソニックＩｐマネジメント株式会社 素子チップのスムージング方法および素子チップの製造方法
KR102297835B1 (ko) * 2019-11-21 2021-09-02 (재)한국나노기술원 테이퍼 형태의 경사벽을 갖는 비아 홀 제조 방법
GB202020822D0 (en) * 2020-12-31 2021-02-17 Spts Technologies Ltd Method and apparatus
WO2024073390A1 (en) * 2022-09-29 2024-04-04 Lam Research Corporation Post etch plasma treatment for reducing sidewall contaminants and roughness

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165032A (ja) * 2004-12-02 2006-06-22 Ulvac Japan Ltd エッチング方法および装置
JP2008034508A (ja) * 2006-07-27 2008-02-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900007687B1 (ko) 1986-10-17 1990-10-18 가부시기가이샤 히다찌세이사꾸쇼 플라즈마처리방법 및 장치
JPH0689880A (ja) * 1992-09-08 1994-03-29 Tokyo Electron Ltd エッチング装置
JP3217875B2 (ja) * 1992-11-05 2001-10-15 株式会社日立製作所 エッチング装置
US5352324A (en) 1992-11-05 1994-10-04 Hitachi, Ltd. Etching method and etching apparatus therefor
US6187685B1 (en) * 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
JP4548873B2 (ja) * 1998-07-08 2010-09-22 株式会社アルバック ＴｉＮ層を等方性エッチングなしにアッシングするドライアッシング方法
US6593244B1 (en) * 2000-09-11 2003-07-15 Applied Materials Inc. Process for etching conductors at high etch rates
US6566270B1 (en) * 2000-09-15 2003-05-20 Applied Materials Inc. Integration of silicon etch and chamber cleaning processes
KR100403130B1 (ko) * 2001-12-27 2003-10-30 동부전자 주식회사 반도체 소자용 금속 배선의 클리닝 방법
US6846746B2 (en) 2002-05-01 2005-01-25 Applied Materials, Inc. Method of smoothing a trench sidewall after a deep trench silicon etch process
US20040097077A1 (en) * 2002-11-15 2004-05-20 Applied Materials, Inc. Method and apparatus for etching a deep trench
JP2004326083A (ja) * 2003-04-09 2004-11-18 Seiko Instruments Inc ミラーの製造方法とミラーデバイス
US20050170670A1 (en) * 2003-11-17 2005-08-04 King William P. Patterning of sacrificial materials
US7481943B2 (en) * 2005-08-08 2009-01-27 Silverbrook Research Pty Ltd Method suitable for etching hydrophillic trenches in a substrate
JP4812512B2 (ja) * 2006-05-19 2011-11-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
CN101148765B (zh) 2006-09-19 2010-05-12 北京北方微电子基地设备工艺研究中心有限责任公司 硅片蚀刻方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165032A (ja) * 2004-12-02 2006-06-22 Ulvac Japan Ltd エッチング方法および装置
JP2008034508A (ja) * 2006-07-27 2008-02-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN102165565A (zh) 2011-08-24
US9039908B2 (en) 2015-05-26
KR20110052723A (ko) 2011-05-18
TWI494996B (zh) 2015-08-01
US20100055400A1 (en) 2010-03-04
TW201009933A (en) 2010-03-01
WO2010027400A3 (en) 2010-04-29
WO2010027400A2 (en) 2010-03-11
JP2012501540A (ja) 2012-01-19
CN102165565B (zh) 2015-08-12
JP5674663B2 (ja) 2015-02-25

Similar Documents

Publication Publication Date Title
KR101468614B1 (ko) 쓰루 기판 비아 측벽 및 깊게 에칭된 피쳐들을 스무싱하기 위한 사후 에칭 반응성 플라즈마 밀링
US5384009A (en) Plasma etching using xenon
US6380095B1 (en) Silicon trench etch using silicon-containing precursors to reduce or avoid mask erosion
US9287124B2 (en) Method of etching a boron doped carbon hardmask
US5354417A (en) Etching MoSi2 using SF6, HBr and O2
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
US6846746B2 (en) Method of smoothing a trench sidewall after a deep trench silicon etch process
US6759340B2 (en) Method of etching a trench in a silicon-on-insulator (SOI) structure
US20030207579A1 (en) Method of etching a deep trench having a tapered profile in silicon
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
US6180533B1 (en) Method for etching a trench having rounded top corners in a silicon substrate
EP1087421A2 (en) Method and apparatus for providing a stable plasma
EP0622477A1 (en) Etching aluminum and its alloys using HC1, C1-containing etchant and N2
US20210050222A1 (en) Plasma etching method
EP0814501A2 (en) Method for etching metal silicide with high selectivity to polysilicon
EP1240665A1 (en) Metal mask etching of silicon
US20230081817A1 (en) High aspect ratio etch with infinite selectivity
US6756314B2 (en) Method for etching a hard mask layer and a metal layer
US11651977B2 (en) Processing of workpieces using fluorocarbon plasma
KR100702729B1 (ko) 유도-연결된 플라즈마 공정 시스템에서 고애스펙트비의미세 접점 에칭 공정
CN110164764B (zh) 等离子体蚀刻方法和等离子体蚀刻装置
WO2023137275A1 (en) High selectivity and uniform dielectric etch
WO2022132413A1 (en) Tin oxide and tin carbide materials for semiconductor patterning applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee