TWI494996B - 使基板穿孔側壁及其他深度蝕刻特徵結構光滑之後期蝕刻反應電漿研磨 - Google Patents

使基板穿孔側壁及其他深度蝕刻特徵結構光滑之後期蝕刻反應電漿研磨 Download PDF

Info

Publication number
TWI494996B
TWI494996B TW098128841A TW98128841A TWI494996B TW I494996 B TWI494996 B TW I494996B TW 098128841 A TW098128841 A TW 098128841A TW 98128841 A TW98128841 A TW 98128841A TW I494996 B TWI494996 B TW I494996B
Authority
TW
Taiwan
Prior art keywords
etched
depth
substrate
feature
plasma
Prior art date
Application number
TW098128841A
Other languages
English (en)
Other versions
TW201009933A (en
Inventor
Jon Farr
Sharma Pamarthy
Khalid Sirajuddin
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201009933A publication Critical patent/TW201009933A/zh
Application granted granted Critical
Publication of TWI494996B publication Critical patent/TWI494996B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

使基板穿孔側壁及其他深度蝕刻特徵結構光滑之後期蝕刻反應電漿研磨
本發明實施例係有關於一種在蝕刻後使蝕刻特徵的側壁光滑的方法。該光滑化可運用電漿研磨技術在與執行該特徵蝕刻相同的製程腔室內執行。
此部分描述與所揭示之本發明實施例相關的背景標的物。並無明示或暗示此部分所討論的背景技藝合法構成先前技藝的意涵。
深度凹陷結構蝕刻是現今製造半導體及微結構元件所使用的主要技術之一，並且是許多微機電系統(MEMS)應用的促成科技。要讓這些新穎、複雜的元件能夠完美執行，對於蝕刻輪廓的嚴格控管是必要的。在許多情況中證實得到控管的側壁輪廓，其中錐狀角範圍在約85°至約92°且具有光滑的側壁表面，是項艱鉅的任務。
側壁錐狀角範圍在約85°至約90°的基板穿孔(TSVs)，在多種電子封裝應用上是特別有用的，其中基板穿孔通常採用矽穿孔。該等TSVs通常是以讓元件間電氣連接的方式，讓多種零組件可彼此連接。側壁錐狀角範圍在約85°至約92°的蝕刻矽溝槽在許多MEMS元件中是有用的，例如光開關、可變電容、加速計、以及迴轉儀，以上是舉例而非限制。
深度凹陷結構的電漿蝕刻，其中凹槽深度至少是10微米，並且可深至約500微米，通常需要反應性化學蝕刻和物理蝕刻的組合，其通常運用離子轟擊。例如，物理蝕刻所必須的異向性、指向性蝕刻促成在該蝕刻溝槽上形成垂直側壁。
目前已有許多針對深度蝕刻所提出的處理技術。一種形成與側壁近乎垂直的溝槽之技術在該溝槽的開口區域內使用保護塗層。用來形成該塗層的材料可耐受蝕刻該溝槽所用的蝕刻劑。該塗層可無間斷應用或僅在該溝槽形成製程的特定時間點應用。在一相關方法中，將一矽基板的選擇區暴露在電漿蝕刻中，以一圖案化光罩覆蓋此矽基板。異向性蝕刻係交替使用電漿蝕刻和聚合物形成步驟來完成。
在其他蝕刻方法中，於電漿蝕刻一特徵結構期間以及形成一保護膜期間，使用同樣的氣體混合物以保護蝕刻表面。在一方法中，據信該製程係在主要反應是基板蝕刻的第一狀態及主要反應是在該基板表面上沈積薄膜的第二狀態之間藉由改變直流基板偏壓轉換。
在另一方法中，蝕刻及聚合步驟係以交替、反覆的方式執行，直到蝕刻結束為止。若想減少聚合物沈積步驟程序期間所沈積的聚合物量是可能的。
在另一方法中，交替使用反應性離子蝕刻及利用化學氣相沈積的鈍化層沈積來執行半導體基板中的溝槽蝕刻。該方法包含在蝕刻製程期間隨時間改變的一個或多個之製程變量。製程參數的改變通常示為週期性，而該週期性改變至少對應正弦、方形、或鋸齒波形其中之一。該方法不僅包含提供一反應性蝕刻步驟接續沈積一鈍化層以保護側壁表面之週期製程，並且也包含製程週期之間隨時間發生的變異，藉以避免在該蝕刻的溝槽側壁上顯著的表面粗糙度的形成。此種方法相當複雜，需要大量的製程控制設備以及對於該等設備的程式化電腦控制。
試圖在蝕刻特徵期間提供較平滑側壁的較近期深特徵構造蝕刻製程，其缺點之一在於電腦化控制，結合必須執行的設備功能，有降低該特徵構造之蝕刻速度的傾向。此外，所使用的化學品複雜度增加，需要處理更多反應劑，其中許多化學品在儲存及處理上有其困難度。
而在另一方法中，蝕刻深度凹陷的特徵結構，例如5微米或更深的深溝槽，在該深度凹陷特徵結構的整個蝕刻期間無間斷地應用一穩定蝕刻劑物種。該穩定蝕刻劑物種係同時應用在間歇地應用一額外的、不同的蝕刻劑物種之蝕刻步驟期間，及應用在該深特徵蝕刻製程期間間歇地應用之聚合物沈積步驟。
在另一側壁光滑化技術中，在蝕刻深度凹陷特徵結構至一矽基板內之後應用側壁光滑化法。然而，這可能會造成表面孔隙，據稱已在執行該光滑化法後之矽側壁表面觀察到。在一些執行該光滑化法之後存在的孔隙量可能造成問題的情況中，有人已嘗試氧化該矽表面，然後暴露在氟化氫浸浴或蒸氣態氟化氫中以除去該氧化物。取決於所製造的元件，可能會有該元件暴露出的部件無法承受氟化氫暴露的狀況。
對於需要特別光滑的側壁之深特徵結構，(例如，深度大於200微米)，仍持續需要改善的蝕刻方法。
本發明係有關於一種使延伸進入或穿透基板的蝕刻特徵結構之內表面光滑的方法，並且係有關於具有所製出之光滑的內部特徵結構表面之基板。該光滑化法一般在該內表面上提供一側壁粗糙度，其中該內表面上的凹槽深度是300奈米或更淺。所蝕刻的基板特徵結構內表面常含有矽。
在一實施例中，使該蝕刻特徵結構內表面光滑的方法可以是反應電漿研磨。在該反應電漿研磨之前，除去存在於蝕刻特徵結構表面上之殘留聚合材料，並且選擇性地去除存在於鄰近的基板表面上之殘留聚合材料，因此這些聚合材料不會干擾該電漿研磨製程。然後利用含有一惰性氣體及一會與矽反應的反應劑的來源氣體產生之反應電漿處理該蝕刻特徵結構內表面。執行該內表面的處理係同時施加一RF電力脈衝偏壓至該內表面，通常是藉由偏壓該基板。
在另一實施例中，提供一種使一蝕刻特徵結構內側壁 表面光滑的方法，其中該側壁表面含矽。在執行該光滑化法之前，先除去殘留在該特徵結構蝕刻至其內的基板表面上之光阻劑，以及任何因為用來蝕刻該特徵至該基板內所使用的製程而存在該內側壁表面上的聚合材料。然後利用從一惰性氣體及一會與矽反應的反應劑產生之反應電漿處理該內側壁表面。在光滑化該側壁表面期間，利用一脈衝RF電力偏壓該蝕刻特徵結構內表面。
可使含有蝕刻進入或穿過該基板至範圍從約700微米至約1x106 微米深度的特徵結構之基板平滑，而讓光滑化後該特徵之側壁上的凹槽深度低於約700奈米。當該特徵結構被蝕刻至範圍從約500微米至約700微米的深度時，光滑化後的側壁上之凹槽深度係低於約500奈米。當該特徵結構被蝕刻至範圍從約2微米至約500微米的深度時，光滑化後的側壁上之凹槽深度範圍可從低於10奈米至約500奈米。
做為詳細描述的開端，應注意到如在本說明書及附屬申請專利範圍中所使用者，單數型態”一”及”該”包含複數個指示對象，除非上下文另行清楚指定。
在此使用”大約”之字眼時，意欲表示所提出的標稱值準確範圍在±10%之內。
I.實施本發明之範例設備
在此所述之電漿研磨製程的多種範例實施例係在可從加州聖塔克拉拉的應用材料公司取得之DPS II TSV處理腔室中執行。該DPS II TSV處理腔室可用來做為也可從應用材料公司取得之整合處理系統的一部分，其中在不同處理腔室的組合(其構成一整合處理系統)之間的傳輸讓各種處理程序可以執行且不會使基板暴露在週遭環境中。Centura®主機系統是一種有助益的整合處理系統，也可從應用材料公司取得。
第1圖示出該DPS II TSV製程設備100的立視概要圖。該DPS II TSV製程設備100係一全自動化半導體蝕刻處理腔室，其通常做為可容納多種基板尺寸的多腔室、模組化系統(未示出)的一部分。在支持此間揭示的實驗中所使用的製程設備包含一DPS II TSV上處理腔室115，其擁有一設計來容納直徑大至12吋(300毫米)之基板的處理空間110。
該DPS II TSV製程設備100係經配置為安裝在一標準CENTURA®主機(未示出)上。該製程設備100包含一電漿電源102及匹配網絡101，其與存在外罩111內的電力產生設備交流。該RF感應耦合電漿電源102及匹配網絡101通常在在約12MHz至約13.5MHz內的頻率範圍下(當此特定製程設備在此頻率下操作時，其他使用的製程設備可在範圍高至60MHz的電源頻率下操作)，以及範圍從0.1kW至約5kW內的電力下操作。該上處理腔室115使用一RF感應耦合電漿(未示出)，其係利用位於一 外罩113內的感應線圈104和106產生，該外罩113坐落於上處理腔室115正上方。上處理腔室115包含一尺寸如上所述之處理腔室空間110，以及一靜電夾盤(ESC)陰極107。電漿來源氣體透過一快速氣體交換噴嘴114通入該上處理腔室115內，以提供均勻控制的氣流分佈。腔室壓力係利用一電容壓力計控制系統(未示出)來控制。存在上處理腔室115內的處理腔室空間110係與一下處理腔室117交流，其係與設置在一渦輪幫浦116上方且與其交流的節流閥119交流，該渦輪幫浦116係設置在一粗略幫浦126上方並與其交流。當該製程設備100運作時，新的電漿來源氣體持續填充至處理腔室空間110，並且處理副產物並持續透過該節流閥119、渦輪幫浦116及粗略幫浦126離開。
在處理期間，一基板(未示出)係透過入口112引進該處理腔室空間110。該處理腔室空間110包含一靜電夾盤(ESC)陰極107及出自快速氣體交換噴嘴114的入口。在一特定製程期間，一基板係設置在該陰極107上。腔室壓力係利用一壓力控制系統(未示出)控制，其啟動多種裝置，通常包含該快速氣體交換噴嘴114、節流閥119、渦輪幫浦116及粗略幫浦126。該基板係利用一機制保持在適當位置上，該機制運用藉由施加直流電壓(未示出)至該夾盤表面120上設置在介電薄膜下方之導電層而產生在靜電夾盤(ESC)陰極107表面上的靜電。該靜電夾盤/陰極107通常係利用一熱傳導裝置(未示出)來冷卻， 該熱傳導裝置係利用從入口124供應流體的壓縮冷卻機(未示出)來冷卻，然後該流體從出口125離開。該靜電夾盤/陰極107及基板(未示出)係利用一晶圓升降件123升降以進行處理。蝕刻氣體係透過快速氣體交換歧管(未示出)通入上處理腔室110。
可提供一控制器(未示出)來控制該製程設備100的操作，以執行本發明實施例。該基板(未示出)係以在100kHz至13.56MHz範圍內運作的RF電力122以及匹配網絡121偏壓；更常見在100kHz至2MHz範圍內。電漿電源102和基板偏壓電力122係利用應用材料公司系統軟體(未示出)獨立控制，其係提供在該控制器中。明確地說，該RF偏壓電力122係利用由系統控制(未示出)設定的發電機脈衝能力來偏壓，以提供該電力開啟的時間百分比，其被稱為”工作週期”。通常一脈衝偏壓電力的開啟時間和關閉時間在整個基板處理期間是不變的。在此情況中，例如，若該電力開啟3毫秒且關閉15毫秒，該”工作週期”會是16.67%。每秒鐘週期計的脈衝頻率(Hz)等於1.0除以秒計的開啟及關閉時段總和。例如，當該電力開啟3毫秒且關閉15毫秒時，就總共18毫秒而言，每秒鐘週期計的脈衝頻率是55.55Hz。也可能使用一特化脈衝剖面，其中開啟/關閉時點在基板處理期間為特定需求而改變。
該蝕刻腔室壁表面的溫度係利用含液體導管(未示出)控制，其係設置在該上蝕刻腔室115的側壁內。該半導 體基板的溫度係利用該靜電夾盤陰極107表面120的溫度來控制，該基板(未示出)擱置在其上。通常，使用一氦氣流來促進該基板(未示出)和該陰極107表面120之間的熱傳導。在該靜電夾盤陰極表面處使用的熱傳導流體係透過一流體導管系統(未示出)提供。
如前所述，雖然用來處理在此提出之範例中所述的基板之蝕刻製程設備100係在第1圖之概要圖中所示者之感應耦合蝕刻腔室，但任何業界可取得之蝕刻處理器基本上可複製此間所述製程並理應能夠利用在此所述之教示，連同對於製程設備參數的某些調整。預期到可使用業界已知的其他電漿蝕刻製程設備來執行本發明之多個實施例。
II一般描述
在一些例子中，一特徵結構的蝕刻深度係在200微米至500微米範圍內，或甚至更深。一範例是用於電子封裝類的基板穿孔(TSV)。此種基板常是含矽基板，並且可稱為矽穿孔，也是TSV。因為所要求的蝕刻深度，需要一種特別快速的蝕刻。蝕刻速率可能受限於蝕刻製程期間發生的通孔側壁凹槽。可容忍的凹槽深度取決於特定應用。例如，在該特徵結構係欲以銅填充的通孔之半導體元件或封裝應用中，常常需要取決於基板，在沈積銅填料至該通孔內之前先在該蝕刻通孔表面上沈積一阻障層。通常該阻障層係利用物理沈積濺射技術來沈積。因為濺射係一”視線”製程，該通孔側壁上凹槽的存在會妨 礙一連續阻障層在該通孔的蝕刻表面上形成。為了避免這個問題，例如，一矽基板的蝕刻速度必須降至低於技術上允許者，以減少在該側壁上產生的凹槽。
快速的特徵結構蝕刻速率可與本發明實施例併用，其允許在該蝕刻製程後使蝕刻產生的表面粗糙度光滑化。該光滑化利用該側壁表面的反應電漿研磨降低特徵結構側壁表面上的凹槽深度。一反應電漿研磨製程係用來讓該凹陷的特徵結構表面經受通常由一電漿來源氣體產生之反應電漿，其包含會與該蝕刻特徵結構表面處的材料反應的反應劑。通常該電漿來源氣體包含一不會與該特徵結構表面反應之惰性氣體，反之做為一衝擊力，可衝擊該特徵結構表面，從該等凹槽頂端破壞並除去材料。利用本發明實施例，通常可光滑化具有約500奈米或更淺的初始凹槽深度之側壁，使展現出約10奈米或更淺的凹槽深度。在本發明的實施例中，處理後的凹槽深度範圍可從5nm至約100nm。
在一範例實施例中，一種反應電漿研磨一含矽特徵結構的內表面以產生一光滑表面的方法包含從一含矽特徵結構的內及外表面上除去殘留的聚合材料，然後在以一脈衝RF電力偏壓該含矽特徵結構的同時，利用從一來源氣體產生的反應電漿處理該含矽特徵結構的內表面。該反應來源氣體包含一會與矽反應的反應劑及一惰性氣體。執行該方法之後續留在一側壁特徵結構上的凹槽深度取決於在該反應電漿研磨之前該側壁內的初始凹槽深 度。在一實施例中，基於快速蝕刻進入一矽基板至200微米深所產生的典型凹槽深度，例如，可將該側壁光滑化至凹槽深度低於500奈米，使用本方法一般會低於300奈米。在初始側壁凹槽深度是500奈米或更淺的例子中，光滑化後的凹槽深度可低於10奈米，如上所述。
為了得到更有效率的反應電漿研磨，該蝕刻劑電漿電源係利用RF電力產生，其通常在範圍從約10kHz至約60MHz的頻率下運作。所施加的電漿電源量係經設計以提供可與反應電漿研磨的材料良好配合的電漿密度。在一設計來處理300毫米基板之應用材料公司的DPS II TSV電漿蝕刻腔室中，取得預期電漿密度所施加的RF電力量通常範圍係從約500瓦至約5,000瓦。
該電漿來源氣體的反應成分係經設計以與該蝕刻特徵結構表面上的材料反應而提供氣態副產物。當此材料係一含矽材料時，例如矽、矽氮化物或矽氮氧化物，該電漿來源氣體的反應成分常選自六氟化硫、三氟化氮、四氟甲烷、三氟化氯、三氟化溴、三氟化碘、及其組合物所組成的族群，舉例來說而無限制性。關於矽，六氟化硫及四氟甲烷產生絕佳效果。該電漿來源氣體之反應成分對該電漿來源氣體之惰性成分的體積比範圍通常是從約1：0至約1：1，並且範圍通常是從約1：0.3至約1：1。
為指引電漿往下進入被電漿研磨的特徵結構之深處，施加一偏壓至該基板(特徵結構被電漿研磨)。該偏壓電 力係一RF電力，其通常係以範圍從約10kHz至約13.56MHz的頻率施加。更典型地，該RF電力頻率範圍係從約100kHz至約4MHz；並且，通常該RF電力頻率範圍係從約100kHz至約400kHz。熟知技藝者可鑑於被反應電漿研磨之基板的成分來調整此電力頻率。
當脈衝所施加的偏壓電力時，該基板偏壓電力提供改善的電漿研磨。為脈衝該偏壓電力，在該電漿研磨期間開啟及關閉該RF電力。該偏壓電力的脈衝頻率範圍通常係從約10Hz至約1000Hz，而典型範圍從約50Hz至約180Hz。在整個電漿研磨期間該電力的開啟及關閉時常但非必定於時間上是均勻分佈的。但是，該脈衝的時點分佈(timing profile)可取決於反應電漿研磨的材料之成分而改變。該電漿偏壓RF電力開啟的時間百分比，其被稱為”工作時間%”或”工作週期%，係與該脈衝頻率直接相關。通常，當該脈衝頻率範圍從約10Hz至約1000Hz時，對應的工作時間%範圍係從約2%至約40%。當該脈衝頻率範圍從約50Hz至約180Hz時，對應的工作時間%通常範圍係從約5%至約30%。熟知技藝者可調整該RF電力和該脈衝頻率以配合反應電漿研磨的特定材料。
在反應電漿研磨矽時，用來偏壓該基板的RF電力之頻率範圍通常是在約100kHz和約13.56MHz之間，並且範圍時常在約200kHz和約2MHz之間。能夠處理300毫米基板的應用材料公司之DPS II電漿蝕刻腔室內的基板偏壓電力範圍係從約0瓦至約300瓦，而施加的電力 量範圍常是從約55瓦至約75瓦。該偏壓電力工作時間%/脈衝頻率範圍可從約1%-100%/10Hz-1000Hz，並且通常該偏壓電力工作時間/施加的脈衝頻率範圍係從約5%-30%/50Hz-180Hz。
可用該電漿研磨方法來研磨其他蝕刻特徵結構內部，例如含碳介電材料，其中在該蝕刻特徵結構表面上因為使用含矽硬光罩來蝕刻該特徵結構而存有含矽材料。例如與使一矽基板表面光滑的用量相比，可調整該電漿來源氣體的成分以擁有較低的鹵素含量。但是，熟知技藝者可鑑於在此提出的揭示以最少的實驗判定出該做的調整。此外，也可調整該工作時間%和該偏壓電力脈衝頻率。
上述偏壓電力應用的脈衝藉由改善對存在於特徵結構側壁上之凹槽的升高區域的選擇性來促進該反應電漿研磨的效率。該脈衝避免該特徵結構表面(例如一通孔表面)累積可造成離子偏折的電荷。雖然該脈衝取決於反應電漿研磨的材料之種類的時點分佈可以改變，我們發現例如平均分佈在該反應電漿研磨期間之簡單重複脈衝與含矽材料的反應電漿研磨配合得很好。
反應電漿研磨的表面之溫度也是重要的，因為這會影響蝕刻速度及對蝕刻均勻度的控制。該基板表面通常維持在約-5℃和約80℃之間的溫度。該處理腔室壁的溫度通常係維持在約60℃和約80℃之間。
在典型實施例中，控制該處理腔室內的壓力是很重要 的，以確保該反應副產物在該壓力下會是氣態，並可從該處理腔室輕易且相當快速地移除。此外，該處理腔室壓力影響所得到的研磨表面之光滑度及在該表面光滑化之後呈現出的特徵結構輪廓兩者。通常，該反應電漿研磨期間該處理腔室的壓力係控制在範圍在約10毫托耳至約350毫托耳內的壓力下。
先前文獻教示過在執行一處理技術以使該蝕刻特徵結構表面粗糙的側壁光滑之前先除去餘留在該蝕刻特徵結構表面上的光阻劑光罩或保護聚合物薄膜是選擇性的。此教示是不正確且誤導的。我們憑經驗發現在大部分實施例中。除去該蝕刻特徵結構上表面處的光阻劑光罩並從該蝕刻特徵結構側壁上除去聚合物薄膜殘留物並非選擇性而是必要的。這些聚合材料會在受研磨的表面處起反應並產生孔隙。在某些情況中，孔隙量可能是可容忍的，但在大部分情況中它是有害的。在一實施例中，例如該基板是矽時，這些聚合材料的移除係在開始該特徵結構表面的反應電漿研磨之前利用一含氧電漿完成。在許多實施例中，此聚合物移除可在與執行該反應電漿蝕刻相同的處理腔室內執行。
在除去該等聚合材料後，常會有一限制餘留在該蝕刻特徵結構上表面。此限制係該蝕刻特徵結構側壁的延伸，該延伸直接位於用來圖案化蝕刻該特徵結構的圖案化光阻劑下方。當該凹陷的特徵結構是例如一通孔者時，其隨後將被填充以一導電材料，例如，”切除”存在 該凹陷特徵結構入口處之此側壁延伸是有幫助的。在許多實施例中，此切除係利用無基板偏壓之電漿蝕刻來執行，因此該電漿蝕刻會發生在該基板上表面。該切割係在除去該光罩層之後並且在反應電漿研磨之前有利地執行。
在其他有用實施例中，該蝕刻特徵結構的輪廓可在該蝕刻特徵結構表面的反應電漿研磨期間同時改變。這是藉由調整例如該電漿來源氣體的成分、該基板的溫度、該處理腔室內的壓力、以及RF電力關於該電漿來源氣體或該基板偏壓的變異等處理變量來完成。但是，改變這些變量之一以影響該蝕刻特徵結構的輪廓也會影響該反應電漿研磨和研磨表面粗糙度。鑑於在此提供的教示，熟知技藝者，利用最少量的實驗，可判定何種變量組合可提供一特定應用最佳成果。
側壁光滑化方法在該蝕刻特徵結構的深度為約2微米或更深時是特別有用的。蝕刻穿過厚度一公尺或更厚的基板之開口並使該開口的側壁光滑是可能的，例如，使用在此所述方法。該側壁光滑化可在與用來蝕刻該特徵結購相同的處理腔室內執行，或者可在一不同的處理腔室內執行，當這就時間及/或設備成本的觀點而言在經濟上有利時。在具備機器人傳輸能力的多腔室系統中，使用不同腔室且不破壞真空(暴露該蝕刻基板在可能有害的環境中)是可得的。
III.使一含矽特徵結構的表面光滑之反應電漿研磨的 範例方法
範例一
如先前所討論者，在使該特徵結構的內表面光滑之反應電漿研磨之前，從該蝕刻特徵結構的上表面除去該圖案化光阻劑層，並且從該蝕刻特徵結構的內部空間除去該聚合材料殘留物是重要的。我們發展出一種除去上述聚合材料的方法。用來除去該等聚合材料的製程條件係如下所提供者。
第4A及4B圖示出來自該特徵結構蝕刻之光阻劑及聚合物殘留物的存在對該反應電漿研磨、光滑化表面造成的影響。
第4A圖示出經過反應電漿研磨的內部通孔表面。該通孔位於一矽基板內，係經暴露在從一電漿來源氣體產生的電漿中，其提供300sccm的六氟化硫及200sccm的氦氣。所施加的RF電漿電源是2500瓦，在2MHz的頻率下。所施加的基板偏壓電力是75瓦的400kHz RF電力，在83Hz的脈衝頻率下，具有17%的工作週期(該偏壓電力開啟的時間佔比)。在該反應電漿研磨期間，該處理腔室內的壓力是50毫托耳。反應電漿研磨的期間是30秒。支撐該基板的陰極(靜電夾盤/ESC)之溫度是-10℃。這與約70℃的基板溫度互相關聯。施加至該ESC的電壓是2200伏特。在該通孔頂端靠近該光阻劑層的區域404內，該光阻劑聚合物對該反應電漿研磨表面的影響是相當明顯的。例如在區域402，該影響隨著深入該通孔的深度增加而降低。朝向該通孔的底部，在區域406，經過該反應電漿研磨步驟之後此區之側壁表面的平均凹槽深度，dn ，是約99奈米。這可與在該反應研磨步驟之前約500奈米的平均凹槽深度，dn ，做比較(參見第2A圖)。
第4B圖示出暴露在從提供300sccm的六氟化硫之電漿來源氣體產生的電漿中之後，該反應電漿研磨矽通孔的內表面。該反應電漿研磨處理條件基本上與關於第4A圖所示之處理通孔所述者相同。在該通孔頂端接近該光阻劑層的區域414-412中，該光阻劑聚合物對該反應電漿研磨通孔表面的影響是相當明顯的。該影響隨著深入 該通孔的深度增加而降低，並且朝向該通孔的底部，在區域416，經過該反應電漿研磨步驟之後在該顯微照相圖上所示之區域416的側壁表面的平均凹槽深度，dn，係低於約10奈米。
第4A和4B圖示出在反應電漿研磨該內部通孔表面之前除去聚合材料的重要性。在該通孔內距離光阻劑區域內高聚合物濃度一段實質距離處的表面粗糙度之比較顯示出：使用氬氣而非氦氣做為該電漿來源氣體的惰性成分會產生一較光滑的反應電漿研磨表面。
範例二
調整該反應電漿研磨期間使用的電漿來源氣體反應物及製程條件，對於得到的完成表面及該特徵結構的最終輪廓兩方面有顯著影響。下方的表2示出本發明之實驗期間使用的一些電漿來源氣體材料及製程條件。此資訊係經提供做為參考，並且不欲限制可使用的材料及條件。
*實驗係在應用材料公司300毫米基板用之DSP II TSV 處理腔室內執行
第2A圖示出一蝕刻矽通孔202的比較顯微照相圖200，其展現由包含週期步驟的深蝕刻製程所產生的典型側壁粗糙度。第2A圖所示的蝕刻矽通孔表示在此所述之多種範例實施例表面光滑化方法所用的初始特徵結構。該矽通孔202深入該矽基板206之蝕刻深度(de )208約是50微米。一凹槽204深入該通孔側壁的深度(dn )約是0.7微米(700奈米)。
第2B圖示出利用本發明實施例使該通孔內表面光滑之後，一蝕刻矽通孔212的顯微照相圖210。該矽基板216內表面214顯示出在凹槽深度上的實質縮小，與第2A圖所示之初始表面相比。該側壁粗糙度係利用本發明的反應電漿研磨來光滑化。在該反應電漿研磨光滑化製程之後，一凹槽的深度(dn )約是0.33微米(330奈米)(該通孔深入該矽基板216的原始蝕刻深度(de )218約是50微米)。用來得到光滑的通孔內表面之處理材料及條件如下：電漿來源氣體，300sccm的六氟化硫及200sccm的氬氣。所施加的電漿電源是2500瓦之13.56MHz的RF電力。並未脈衝該電漿來源氣體RF電力。所施加的基板偏壓電力是300瓦之400kHz的RF電力。該偏壓電力的脈衝頻率是83Hz，而該%工作(該基板偏壓電力在該反應電漿研磨製程期間開啟的時間之百分比)是17%。該基板偏壓電力開啟的時間之百分比係平均分佈在總處理時間內。該處理腔室內的壓力係90毫托耳，而處理時間周 期是30秒。用來冷卻該陰極/基板支撐的氦氣熱傳導流體之壓力是8托耳，同時將該陰極保持在-10℃的溫度。施加至該ESC以將該基板保持在適當位置上的電壓是2200伏特。該基板偏壓電力係經脈衝(應用一%工作時間)，因為這可輔助取得一較光滑的表面，如此後之討論。
範例三
第2C圖示出一蝕刻矽通孔222的顯微照相圖220，其示出在通孔蝕刻製程之後產生的本發明反應電漿研磨表面之一實施例。該側壁粗糙度已利用本發明之反應電漿研磨來光滑化。該反應電漿研磨製程之後的凹槽224深度(dn )太小而無法以微米測量(低於10奈米)。(原始的蝕刻矽通孔深度(de )228是深入該矽基板226約52微米)。用來得到光滑的通孔內表面之處理材料及條件基本上與關於第2B圖所描述者相同，除了該處理腔室壓力從90毫托耳降至50毫托耳之外。處理腔室壓力的改變，其從90毫托耳降至50毫托耳，使該通孔側壁表面上的凹槽深度(dn )在反應電漿研磨後，從330奈米降至低於10奈米。
第3A-3C圖示出可在反應電漿研磨(光滑化)製程期間藉由改變製程參數實現之蝕刻矽通孔輪廓的改變。第3A圖示出該通孔在該反應電漿蝕刻之前的初始輪廓。
範例四
第3A圖示出一蝕刻矽通孔302的顯微照相圖300，其原來在矽基板306中係被蝕刻至約53微米的深度de 308。原始的蝕刻通孔輪廓顯出第2A圖所示者之平直側壁。該蝕刻矽穿孔302的反應電漿研磨不僅產生一平滑表面，也產生一錐狀側壁通孔。明確地說，該通孔在307處的頂部關鍵尺寸是25.9微米，該通孔在309處的底部關鍵尺寸是26.7微米，而該側壁角度經過計算是87.1°。
用來得到光滑的通孔內表面及錐狀側壁兩者的處理材料和條件如下：電漿來源氣體，300sccm的六氟化硫及200sccm的氬氣。所施加的電漿電源是2500瓦之13.56MHz的RF電力。並未脈衝該電漿來源氣體RF電力。所施加的基板偏壓電力是300瓦之400kHz的RF電力，脈衝頻率是83Hz，而該%工作(該基板偏壓電力在該反應電漿研磨製程期間開啟的時間之百分比)是17%。該基板偏壓電力開啟的時間之百分比係平均分佈在總處理時間內。該處理腔室內的壓力係90毫托耳，而處理時間周期是30秒。用來冷卻該陰極/基板支撐的氦氣熱傳導流體之壓力是8托耳，同時將該陰極保持在-10℃的溫度。施加至該ESC以將該基板保持在適當位置上的電壓是2200伏特。
第3B圖示出一蝕刻矽通孔312的顯微照相圖310，其原來在矽基板316中係被蝕刻至約52微米的深度de 318。原始的蝕刻通孔輪廓顯出第2A圖所示者之平直側壁。在隨後的反應電漿研磨後，該通孔輪廓持續顯出平直側壁。在區域317處的頂部關鍵尺寸是26.6微米，在區域319處的底部關鍵尺寸是28.8微米，而該側壁角度 是90°。
用來得到光滑的通孔內表面及錐狀側壁兩者之處理材料及條件基本上與上面參考第3A圖所描述者相同，除了該處理腔室壓力從90毫托耳降至50毫托耳之外。在該反應電漿研磨製程期間使用90毫托耳的壓力會在該完成的通孔結構上產生87.1°的側壁角度，而使用50毫托耳的處理腔室壓力則在該完成的通孔結構上產生90.0°的側壁角度。
第3C圖示出一蝕刻矽通孔322的顯微照相圖320，其係本發明之另一實施例。原始的通孔蝕刻深度，de 328，是59微米。原始的蝕刻通孔輪廓顯出第2A圖所示者之平直側壁。該反應電漿蝕刻產生一通孔輪廓，其係一凹入(負)輪廓。區域327內的頂部關鍵尺寸是22.9微米，區域329內的底部關鍵尺寸是27.4微米，而該側壁角度是92.5°。
用來得到光滑的通孔內表面及錐狀側壁兩者之處理材料及條件如下：電漿來源氣體，300sccm的六氟化硫及200sccm的氦氣。處理條件基本上與參考第3B圖所描述者相同。此反應電漿研磨製程和關於第3B圖所示通孔所描述的製程之間的主要差別在於該電漿來源氣體的惰性成分是氦氣而非氬氣。在該反應電漿研磨製程中使用50毫托耳的處理腔室壓力及六氟化硫與氦氣的電漿來源氣體組合會在該完成的通孔結構上產生92.5°的側壁角度。這可與該處理腔室壓力是50毫托耳並且該電漿來源 氣體是六氟化硫和氬氣的組合時所得到的90°之側壁角度做比較。這也可與該處理腔室壓力是90毫托耳並且該電漿來源氣體是六氟化硫和氬氣的組合時所得到的87.1°之側壁角度做比較。
範例五
第5A和5B圖示出位於通孔504頂端的延伸上緣503以及位於蝕刻通孔504的側壁上之尖峰505兩者的移除。位於通孔504頂端的延伸上緣503係形成在電漿蝕刻該通孔504進入基板502期間所使用的圖案化光阻劑光罩(未示出)下方。該等尖峰505則是在使用一週期(蝕刻/保護)製程蝕刻深特徵結構進入一基板時形成。
該蝕刻通孔504的延伸上緣503干擾反應電漿研磨劑進入，其必須進入該通孔504以促進尖峰505的移除，以提供一光滑的內壁507。另外，若此上緣503存在會造成問題，例如，欲沈積一阻障層，或是以一導電金屬填充該通孔的時候。因此，在使該通孔側壁光滑的反應電漿研磨製程之前除去該延伸上緣503是有利的。另外，因為從該上延伸邊緣503至該完成的光滑側壁507的距離d1 大於該等尖峰505至該完成的光滑側壁507的距離d2 ，故難以在與用來除去尖峰505相同的製程中除去上緣503。
能用來除去該延伸上緣503的”切除”製程可以是參考該反應電漿研磨製程所述之製程，但在該基板上不施加偏壓。在某些例子中，可用增量的氬氣來提供額外的實 體表面轟擊。
雖然前述係針對本發明實施例，但可鑒於本揭示發展出其他及進一步的實施例，且不會背離本發明之基本範圍，以及其由如下申請專利範圍決定的範圍。
100‧‧‧(DPS II TSV)製程設備
101‧‧‧匹配網絡
102‧‧‧電漿電源
104、106‧‧‧感應線圈
107‧‧‧陰極
110‧‧‧處理空間
112、124‧‧‧入口
111、113‧‧‧外罩
114‧‧‧氣體交換噴嘴
115‧‧‧上處理腔室
116‧‧‧渦輪幫浦
117‧‧‧下處理腔室
119‧‧‧節流閥
120‧‧‧夾盤表面
121‧‧‧匹配網絡
122‧‧‧RF電力
123‧‧‧晶圓升降件
125‧‧‧出口
126‧‧‧粗略幫浦
200、210、220、300、310、320、400、410‧‧‧顯微照相圖
202、212、222、302、312、322、402、412、504‧‧‧矽通孔
204、214、224‧‧‧凹槽
206、216、226、306、502‧‧‧基板
208、218、228、308、318、328‧‧‧深度
317、319、327、329、402、406、412、414、416‧‧‧區 域
404、414‧‧‧頂部
406、416‧‧‧底部
503‧‧‧上緣
505、507‧‧‧內表面
發明人提供說明圖式，因此獲取本發明之範例實施例的方法是清楚的並且可被詳細了解，參考上方提供的具體描述，並且參考範例實施例的詳細描述。應了解僅提供了解本發明範例實施例所需程度的圖式，並且某些習知製程和設備並未在此示出，以避免混淆本揭示之標的物的發明本質。
第1圖係可從應用材料公司取得者之DPS II TSV感應耦合電漿蝕刻腔室100的簡要代表圖。此種電漿蝕刻腔室係在導出本發明的實驗期間使用。
第2A圖示出一蝕刻矽通孔202的比較顯微照相圖200，其展現在深蝕刻製程的週期步驟中產生的典型側壁粗糙度。一凹槽204深入該通孔側壁的深度(dn)約是0.7微米(700奈米)。
第2B圖示出緊接著該通孔蝕刻製程進行該通孔表面的反應電漿研磨後之蝕刻矽通孔212的顯微照相圖210。利用本發明之反應電漿研磨使該側壁粗糙度變光滑。在該反應電漿研磨(光滑化)製程之後的凹槽214深 度(dn )約是0.33微米(330奈米)。
第2C圖示出緊接著該通孔蝕刻製程進行該通孔表面的反應電漿研磨後之蝕刻矽通孔222的顯微照相圖220。已利用本發明之反應電漿研磨使該側壁粗糙度變光滑。在該反應電漿研磨製程之後的凹槽224深度(dn )太小而無法以微米測量(低於10奈米)。
第3A-3C圖示出可在反應電漿研磨(光滑化)製程期間藉由改變製程參數實現之矽蝕刻穿孔輪廓的改變。
第3A圖示出在改變通孔輪廓的反應電漿研磨後的蝕刻矽通孔302的顯微照相圖300。原始的蝕刻通孔輪廓顯出第2A圖所示者之平直側壁。隨後的反應電漿研磨改變該通孔輪廓而顯出錐狀側壁。
第3B圖示出蝕刻矽通孔312的顯微照相圖310，其示出本發明之另一實施例。原始的蝕刻通孔輪廓顯示出第2A圖所示者之平直側壁。隨後的反應電漿研磨並未改變通孔的平直側壁。
第3C圖示出蝕刻矽通孔322的顯微照相圖320，其示出本發明之又另一實施例。原始的蝕刻通孔輪廓顯示出第2A圖所示者之平直側壁。隨後的反應電漿研磨改變該通孔輪廓而顯出凹入(負)輪廓。
第4A和4B圖示出在蝕刻矽通孔之側壁表面上的影響，其中並未在該通孔側壁之反應電漿研磨前先除去未去光阻之圖案化光阻層及來自通孔蝕刻製程之聚合物殘留物。
第4A圖示出蝕刻矽通孔402的顯微照相圖400，其中該蝕刻通孔402的頂部404，靠近該未去光阻之圖案化光罩(未示出)處，顯示出特別多的孔隙，而該蝕刻通孔402的底部406顯示較少，但潛在顯著的孔隙。
第4B圖示出蝕刻矽通孔412的顯微照相圖410，其中該蝕刻通孔412的頂部414，靠近該未去光阻之圖案化光罩(未示出)處，顯示出脊狀的高度孔隙，而該蝕刻通孔412的底部416顯示出稍微少一點，但潛在顯著的孔隙。
第5A和5B圖示出蝕刻矽穿孔504的延伸上緣503之移除，其形成在電漿蝕刻該通孔期間所使用的圖案化光阻光罩下方。
第5A圖示出移除前的延伸上緣503。在該反應電漿研磨製程前移除上緣503，有利於使通孔504的內表面505光滑。
第5B圖示出在除去該延伸上緣以及在該通孔504的內表面507之反應電漿研磨光滑化兩者之後，該延伸上緣的缺少以及該通孔504之內表面507的形狀。
220．．．顯微照相圖
222．．．矽通孔
224．．．凹槽
226．．．基板
228．．．深度

Claims (23)

  1. 一種反應電漿研磨以使經蝕刻的特徵結構的內表面光滑之方法，該經蝕刻的特徵結構包含矽，該方法包含以下步驟：從該經蝕刻的特徵結構的內表面與外表面除去殘留的聚合材料；接著，利用從一來源氣體產生之一反應電漿處理該經蝕刻的特徵結構的該內表面，同時包括該經蝕刻的特徵結構的一基板係利用一脈衝RF電力進行偏壓，該來源氣體包括會與矽反應的一反應劑及一惰性氣體，其中該脈衝頻率範圍係從約10Hz至約1000Hz，並且一相對應工作時間%範圍係從2%至40%，使得該經蝕刻的特徵結構的一電漿研磨表面具有700nm或更低的凹槽深度。
  2. 根據申請專利範圍第1項所述之方法，其中該反應電漿係利用10kHz至約60MHz的RF電力產生，並且該基板的偏壓係利用10kHz至約13.56MHz的RF電力執行。
  3. 根據申請專利範圍第1項所述之方法，其中包括該特徵結構的該基板係利用一脈衝RF電力進行偏壓，其中該脈衝頻率範圍係從約50Hz至約180Hz，並且該工作時間%範圍係從5%至30%。
  4. 根據申請專利範圍第3項所述之方法，其中該處理該經蝕刻的特徵結構的該內表面之步驟係經執行一段時間，該段時間足以將該經蝕刻的特徵結構的該內表面上的凹槽深度減少至300奈米或更小的深度。
  5. 根據申請專利範圍第4項所述之方法，其中處理後的該凹槽深度範圍係從5奈米至約100奈米。
  6. 根據申請專利範圍第1項所述之方法，其中該經蝕刻的特徵結構係一通孔(via)，並且其中該通孔的輪廓在使該通孔的內表面光滑的時候同時改變。
  7. 根據申請專利範圍第6項所述之方法，其中該輪廓係藉由選擇在該內表面處理期間轟擊該內表面所用之惰性氣體的成分來改變。
  8. 根據申請專利範圍第6項或第7項所述之方法，其中該輪廓係藉由選擇在內部執行該內表面的處理之處理腔室內的壓力來改變。
  9. 根據申請專利範圍第1項所述之方法，其中，在除去該殘留的聚合材料之步驟之後，並且在利用該反應電漿處理該經蝕刻的特徵結構內表面之步驟之前，除去圍繞 該經蝕刻的特徵結構之一開口的聚合材料。
  10. 一種使先前蝕刻的開口的內側壁表面光滑的方法，該先前蝕刻的開口穿過一含矽基板，該方法包含以下步驟：從該先前蝕刻的開口所被蝕刻穿過其間的該含矽基板之一外表面除去任何殘留光阻劑；除去蝕刻該先前蝕刻的開口期間沈積在該先前蝕刻的開口之該內側壁表面上的殘留保護聚合材料；以及利用從一來源氣體產生之反應電漿處理該先前蝕刻的開口之該內表面，同時以一脈衝RF電力偏壓該含矽基板，該來源氣體包括會與矽反應的一反應劑及一惰性氣體，其中該脈衝頻率範圍係從約10Hz至約1000Hz，並且一工作時間%範圍係從2%至50%，使得該先前蝕刻的開口的一電漿研磨內表面具有700nm或更低的凹槽深度。
  11. 根據申請專利範圍第10項所述之方法，其中該工作時間%範圍係從2%至40%。
  12. 根據申請專利範圍第11項所述之方法，其中該先前蝕刻的開口係利用一脈衝RF電力進行偏壓，其中該脈衝頻率範圍係從約50Hz至約180Hz，並且該工作時間%範圍係從5%至50%。
  13. 根據申請專利範圍第12項所述之方法，其中用來偏壓該基板的該RF電力頻率範圍係從約200kHz至約2,000kHz。
  14. 根據申請專利範圍第13項所述之方法，其中該處理該先前蝕刻的開口之該內表面之步驟係經執行一段時間，該段時間足以將該內側壁表面上的凹槽深度減少至300奈米或更小的深度。
  15. 根據申請專利範圍第14項所述之方法，其中處理後的該凹槽深度範圍係從5奈米至約100奈米。
  16. 根據申請專利範圍第10項所述之方法，其中，在除去任何殘留光阻劑及任何殘留保護聚合材料之步驟之後，並且在利用該反應電漿處理該先前蝕刻的開口之該內表面之步驟之前，除去圍繞該先前蝕刻的開口的材料。
  17. 根據申請專利範圍第10項所述之方法，其中，在從該先前蝕刻的開口的該內表面除去任何殘留光阻劑及任何殘留保護聚合材料之步驟之後，並且在利用一光滑反應電漿處理該先前蝕刻的開口之該內表面之步驟之前，除去在該先前蝕刻的開口的一外入口處之側壁的延伸(extension)。
  18. 如申請專利範圍第1項所述之方法，其中該經蝕刻的特徵結構顯現介於約700微米和約1x106 微米之間的深度，並且其中該經蝕刻的特徵結構之側壁所具有的一凹槽深度係低於約700奈米。
  19. 如申請專利範圍第1項所述之方法，其中該經蝕刻的特徵結構顯現介於約500微米和約700微米之間的深度，並且其中該經蝕刻的特徵結構之側壁所具有的一凹槽深度係低於約500奈米。
  20. 如申請專利範圍第1項所述之方法，其中該經蝕刻的特徵結構顯現介於約2微米和約500微米之間的深度，並且其中該經蝕刻的特徵結構之側壁所具有的一凹槽深度係低於10奈米至不大於500奈米。
  21. 如申請專利範圍第10項所述之方法，其中穿過該含矽基板的該先前蝕刻的開口的深度介於約700微米和約1x106 微米之間，並且其中該先前蝕刻的開口之側壁所具有的一凹槽深度係低於約700奈米。
  22. 如申請專利範圍第10項所述之方法，其中穿過該含矽基板的該先前蝕刻的開口的深度介於約500微米和約700微米之間，並且其中該先前蝕刻的開口之側壁所具有的一凹槽深度係低於約500奈米。
  23. 如申請專利範圍第10項所述之方法，其中穿過該含矽基板的該先前蝕刻的開口的深度介於約2微米和約500微米之間，並且其中該先前蝕刻的開口之側壁所具有的一凹槽深度係低於10奈米至不大於500奈米。
TW098128841A 2008-08-27 2009-08-27 使基板穿孔側壁及其他深度蝕刻特徵結構光滑之後期蝕刻反應電漿研磨 TWI494996B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/229,946 US9039908B2 (en) 2008-08-27 2008-08-27 Post etch reactive plasma milling to smooth through substrate via sidewalls and other deeply etched features

Publications (2)

Publication Number Publication Date
TW201009933A TW201009933A (en) 2010-03-01
TWI494996B true TWI494996B (zh) 2015-08-01

Family

ID=41725875

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098128841A TWI494996B (zh) 2008-08-27 2009-08-27 使基板穿孔側壁及其他深度蝕刻特徵結構光滑之後期蝕刻反應電漿研磨

Country Status (6)

Country Link
US (1) US9039908B2 (zh)
JP (1) JP5674663B2 (zh)
KR (1) KR101468614B1 (zh)
CN (1) CN102165565B (zh)
TW (1) TWI494996B (zh)
WO (1) WO2010027400A2 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8133349B1 (en) 2010-11-03 2012-03-13 Lam Research Corporation Rapid and uniform gas switching for a plasma etch process
US8987140B2 (en) 2011-04-25 2015-03-24 Applied Materials, Inc. Methods for etching through-silicon vias with tunable profile angles
KR101867998B1 (ko) * 2011-06-14 2018-06-15 삼성전자주식회사 패턴 형성 방법
US9023227B2 (en) 2011-06-30 2015-05-05 Applied Materials, Inc. Increased deposition efficiency and higher chamber conductance with source power increase in an inductively coupled plasma (ICP) chamber
CN103620734B (zh) 2011-06-30 2017-02-15 应用材料公司 用于快速气体交换、快速气体切换以及可编程的气体输送的方法与装置
CN103159163B (zh) * 2011-12-19 2016-06-08 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法及基片处理设备
US9041210B2 (en) 2012-06-19 2015-05-26 International Business Machines Corporation Through silicon via wafer and methods of manufacturing
US9159574B2 (en) * 2012-08-27 2015-10-13 Applied Materials, Inc. Method of silicon etch for trench sidewall smoothing
CN103887164B (zh) * 2012-12-20 2017-07-04 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
US20150087144A1 (en) * 2013-09-26 2015-03-26 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus and method of manufacturing metal gate semiconductor device
KR102148336B1 (ko) 2013-11-26 2020-08-27 삼성전자주식회사 표면 처리 방법, 반도체 제조 방법 및 이에 의해 제조된 반도체 장치
CN104752331B (zh) * 2013-12-31 2018-08-07 中微半导体设备(上海)有限公司 一种硅通孔刻蚀方法
KR102233577B1 (ko) 2014-02-25 2021-03-30 삼성전자주식회사 반도체 소자의 패턴 형성 방법
TWI614806B (zh) * 2015-12-16 2018-02-11 提升矽晶穿孔製程速度之方法
US9892969B2 (en) * 2016-05-11 2018-02-13 Semiconductor Components Industries, Llc Process of forming an electronic device
GB201608926D0 (en) * 2016-05-20 2016-07-06 Spts Technologies Ltd Method for plasma etching a workpiece
GB201620680D0 (en) * 2016-12-05 2017-01-18 Spts Technologies Ltd Method of smoothing a surface
JP7281741B2 (ja) * 2019-08-23 2023-05-26 パナソニックＩｐマネジメント株式会社 素子チップのスムージング方法および素子チップの製造方法
KR102297835B1 (ko) * 2019-11-21 2021-09-02 (재)한국나노기술원 테이퍼 형태의 경사벽을 갖는 비아 홀 제조 방법
GB202020822D0 (en) * 2020-12-31 2021-02-17 Spts Technologies Ltd Method and apparatus
WO2024073390A1 (en) * 2022-09-29 2024-04-04 Lam Research Corporation Post etch plasma treatment for reducing sidewall contaminants and roughness

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165032A (ja) * 2004-12-02 2006-06-22 Ulvac Japan Ltd エッチング方法および装置
JP2008034508A (ja) * 2006-07-27 2008-02-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900007687B1 (ko) 1986-10-17 1990-10-18 가부시기가이샤 히다찌세이사꾸쇼 플라즈마처리방법 및 장치
JPH0689880A (ja) * 1992-09-08 1994-03-29 Tokyo Electron Ltd エッチング装置
US5352324A (en) * 1992-11-05 1994-10-04 Hitachi, Ltd. Etching method and etching apparatus therefor
JP3217875B2 (ja) * 1992-11-05 2001-10-15 株式会社日立製作所 エッチング装置
US6187685B1 (en) * 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
JP4548873B2 (ja) * 1998-07-08 2010-09-22 株式会社アルバック ＴｉＮ層を等方性エッチングなしにアッシングするドライアッシング方法
US6593244B1 (en) * 2000-09-11 2003-07-15 Applied Materials Inc. Process for etching conductors at high etch rates
US6566270B1 (en) * 2000-09-15 2003-05-20 Applied Materials Inc. Integration of silicon etch and chamber cleaning processes
KR100403130B1 (ko) * 2001-12-27 2003-10-30 동부전자 주식회사 반도체 소자용 금속 배선의 클리닝 방법
US6846746B2 (en) 2002-05-01 2005-01-25 Applied Materials, Inc. Method of smoothing a trench sidewall after a deep trench silicon etch process
US20040097077A1 (en) * 2002-11-15 2004-05-20 Applied Materials, Inc. Method and apparatus for etching a deep trench
JP2004326083A (ja) * 2003-04-09 2004-11-18 Seiko Instruments Inc ミラーの製造方法とミラーデバイス
US20050170670A1 (en) * 2003-11-17 2005-08-04 King William P. Patterning of sacrificial materials
US7481943B2 (en) * 2005-08-08 2009-01-27 Silverbrook Research Pty Ltd Method suitable for etching hydrophillic trenches in a substrate
JP4812512B2 (ja) * 2006-05-19 2011-11-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
CN101148765B (zh) 2006-09-19 2010-05-12 北京北方微电子基地设备工艺研究中心有限责任公司 硅片蚀刻方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165032A (ja) * 2004-12-02 2006-06-22 Ulvac Japan Ltd エッチング方法および装置
JP2008034508A (ja) * 2006-07-27 2008-02-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2010027400A2 (en) 2010-03-11
KR101468614B1 (ko) 2014-12-04
US20100055400A1 (en) 2010-03-04
CN102165565A (zh) 2011-08-24
KR20110052723A (ko) 2011-05-18
CN102165565B (zh) 2015-08-12
WO2010027400A3 (en) 2010-04-29
US9039908B2 (en) 2015-05-26
JP2012501540A (ja) 2012-01-19
TW201009933A (en) 2010-03-01
JP5674663B2 (ja) 2015-02-25

Similar Documents

Publication Publication Date Title
TWI494996B (zh) 使基板穿孔側壁及其他深度蝕刻特徵結構光滑之後期蝕刻反應電漿研磨
US11011388B2 (en) Plasma apparatus for high aspect ratio selective lateral etch using cyclic passivation and etching
US10096487B2 (en) Atomic layer etching of tungsten and other metals
TWI699831B (zh) 非等向性鎢蝕刻用方法及設備
US9287124B2 (en) Method of etching a boron doped carbon hardmask
TWI733431B (zh) 用於tsv/mems/功率元件蝕刻的化學物質
TWI445081B (zh) 用於含矽薄膜的平滑ＳｉＣｏｎｉ蝕刻法
JP5085997B2 (ja) プラズマエッチング性能強化方法及び装置
JP5357710B2 (ja) 基板処理方法，基板処理装置，プログラムを記録した記録媒体
JP2020529736A (ja) 水平表面上におけるＳｉＮの選択的堆積
TW201642339A (zh) 蝕刻氮化矽時達成超高選擇性之方法
TWI766866B (zh) 蝕刻方法
TW201601190A (zh) 蝕刻之方法
JP2023513771A (ja) 無限選択性を有する高アスペクト比エッチング
TW202129756A (zh) 基板處理方法及基板處理裝置
WO2023137275A1 (en) High selectivity and uniform dielectric etch
JP2023552977A (ja) 半導体パターニングアプリケーションのための酸化スズおよび炭化スズ材料
JP2024521260A (ja) ３ｄ－ｎａｎｄ用の高アスペクト比エッチングのための化学物質
KR20220022461A (ko) 구조들을 에칭하고 측벽들을 평활화하기 위한 방법들
JP2020177958A (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees