JP5674663B2 - スルー基板ビアの側壁及び他の深堀りエッチングされた構造を平滑化するためのポストエッチング反応性プラズマミーリング - Google Patents
スルー基板ビアの側壁及び他の深堀りエッチングされた構造を平滑化するためのポストエッチング反応性プラズマミーリング Download PDFInfo
- Publication number
- JP5674663B2 JP5674663B2 JP2011524970A JP2011524970A JP5674663B2 JP 5674663 B2 JP5674663 B2 JP 5674663B2 JP 2011524970 A JP2011524970 A JP 2011524970A JP 2011524970 A JP2011524970 A JP 2011524970A JP 5674663 B2 JP5674663 B2 JP 5674663B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- etched
- reactive plasma
- plasma
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 72
- 238000003801 milling Methods 0.000 title claims description 64
- 238000000034 method Methods 0.000 claims description 77
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 64
- 229910052710 silicon Inorganic materials 0.000 claims description 64
- 239000010703 silicon Substances 0.000 claims description 64
- 239000007789 gas Substances 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 35
- 238000009499 grossing Methods 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 239000003153 chemical reaction reagent Substances 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 3
- 238000012545 processing Methods 0.000 description 67
- 230000008569 process Effects 0.000 description 47
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 10
- 230000003746 surface roughness Effects 0.000 description 10
- 229920000642 polymer Polymers 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 239000001307 helium Substances 0.000 description 7
- 229910052734 helium Inorganic materials 0.000 description 7
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 230000000737 periodic effect Effects 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000001000 micrograph Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 239000006227 byproduct Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000013529 heat transfer fluid Substances 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000011148 porous material Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920006254 polymer film Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
- H01J37/32146—Amplitude modulation, includes pulsing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Micromachines (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明の実施形態は、エッチングに続いてエッチングされたフィーチャーの側壁を平滑化する方法に関する。平滑化は、構造のエッチングが実行された同一プロセスチャンバ内で、プラズマミーリング技術を用いて実行してもよい。
この節は、本発明の開示された実施形態に関連する背景内容について説明する。この節で議論される背景技術は、従来技術を法的に構成していることを示す又は暗示するいずれの意図も無い。
深く凹んだ構造のエッチングは、現在、半導体及びマイクロ構造デバイスを作るために使用される主要な技術のうちの１つであり、多くのマイクロエレクトロメカニカル技術（ＭＥＭＳ）アプリケーションを可能にする技術である。エッチング形状の厳密な制御は、これらの新しくて複雑なデバイスが満足に機能するために必要である。滑らかな側壁表面と共にテーパ角が約８５度から約９２度の範囲にある制御された側壁形状を得ることは、多くの例において困難な課題であった。
側壁テーパ角が約８５°から約９０°の範囲にある、しばしばスルーシリコンビアであるスルー基板ビア（ＴＳＶ）は、様々なエレクトロニクスのパッケージングアプリケーションで特に有用である。ＴＳＶは、しばしばデバイスからデバイスまでの電気的接続を可能にするように、様々な部品を互いに付けることを可能にする。８５°から９２°までの側壁テーパ角をもつエッチングされたシリコントレンチ（深溝）は、光スイッチ、チューナブルコンデンサ、加速度計、ジャイロスコープなど、これらは一例としてであって、これらに限定されない、多様なＭＥＭＳデバイスに有用である。
凹みの深さが少なくとも１０μｍ、大きいときは約５００μｍかもしれない深く凹んだ構造のプラズマエッチングは、通常イオン衝撃を使用する物理エッチングと反応性化学エッチングの組み合わせを通常必要とする。物理エッチングは、例えばエッチングされたトレンチの垂直側壁を生成するのに必要な異方性の指向性のエッチングを可能にする。
多数の処理技術が、深堀りエッチングのために提案されてきた。ほぼ垂直な側壁を有するトレンチを形成するための１つの技術は、トレンチの開口領域内に保護コーティングを使用する。コーティングを形成するために使用される材料は、トレンチをエッチングするために使用されるエッチング液に耐性がある。コーティングは、連続的に適用されてもよく、又はトレンチ形成プロセス内における特定のポイントで適用されてもよい。関連手法では、シリコン基板は、シリコン基板の選択領域をプラズマエッチングに曝露するパターニングされたマスクで覆われる。異方性エッチングは、プラズマエッチングとポリマー形成ステップを交互に使用して遂行される。
他のエッチング方法では、構造のプラズマエッチングの間、及びエッチングされる面を保護するための保護膜形成の間、同じガス混合物が使用される。１つの方法では、ＤＣ基板バイアスを変えることによって、プロセスは、主反応が基板エッチングである第１状態と主反応が基板表面上への膜堆積である第２状態の間で切り換えられると言われる。
別の方法では、エッチング及び重合化ステップは、エッチングが完了するまで、交互に繰り返して実行される。望むならば、ポリマー堆積ステップの進行の間に、堆積されるポリマーの量を減らすことができる。
別の方法では、半導体基板内におけるトレンチのエッチングは、反応性イオンエッチングと化学気相成長法によるパッシベーション層の堆積とを交互に用いることで実行される。この方法は、エッチングプロセス間の時間とともに、１以上の多くのプロセス変数を変えることを含む。一般に、プロセスパラメータの変化は、周期的なものとして示され、この周期的変化は、少なくとも１つの正弦波、矩形波、又はのこぎり波の波形に一致する。この方法は、側壁面を保護するためのパッシベーション層の堆積が続いて行われる反応性エッチングステップを提供する周期的プロセスを含むのみならず、プロセスサイクルからプロセスサイクルまで時間の経過とともに、エッチングされたトレンチ側壁上に顕著な表面粗さの形成を避ける手段としての変化もまた含む。このような方法は、大規模なプロセス制御装置及びその装置のプログラミングされたコンピュータ制御を必要とするので複雑である。
構造のエッチングの間に、より滑らかな側壁を提供することを試みる、より最近の深堀り構造エッチングプロセスの１つの不利な点は、実行しなければならない装置機能に連動して、コンピュータ化された制御は、構造のエッチングが行われる速度を落とす傾向にあることである。更に、その多くが保管及び取り扱いが困難なより多くの反応剤の取り扱いを要求されるので、関連する化学の複雑性が増大する。
更に別の方法では、深さ５μｍ以上のディープトレンチなど、深く凹んだ構造のエッチングにおいて、安定したエッチング液種が、絶え間なく深く凹んだ構造のエッチングを通して使用される。安定したエッチング液種は、追加的で異なるエッチング液種が断続的に使用されるエッチングステップの間と、深堀り構造エッチングプロセスの間にも断続的に使用されるポリマー堆積ステップの間の両方に使用される。
別の側壁平滑化技術では、側壁の平滑化は、シリコン基板内への深く凹んだ構造のエッチングに続いて使用される。しかしながら、これは、平滑化法が実行された後に、シリコン側壁表面で観測されたと言われる表面の小孔の原因となったかもしれないようであった。平滑化が実行された後に存在する小孔の量が問題を示すかもしれないいくつかの例では、シリコン表面を酸化させて、続いて酸化物を除去するためにＨＦ浸漬又は蒸気のＨＦに曝露することを試みた者もいる。作られるデバイスによっては、ＨＦへの曝露に対して耐性を持たないデバイス要素を曝露してしまうかもしれない。
特に滑らかな側面を要求する深い（例えば、深さ２００μｍを超える）構造のエッチングの改良された方法に対する必要性が残されている。
本発明の例示的実施形態を実行する方法が明確となり詳細に理解することができるように、上記の特定の説明を参照して、及び例示的実施形態の詳細な説明を参照して、出願人は実例の図面を提供している。図面は本発明の例示的実施形態を理解するのに必要なときのみ提供され、既知のプロセス及び装置は、開示内容の発明性が曖昧とならないように本明細書内では示されていないことを理解すべきである。
詳細な説明の前書きとして、本明細書及び特許請求の範囲内で使用されるとき、単数形の不定冠詞、定冠詞は、文脈でそうでないことが明確に述べられていない限り、複数の指示物を含むことに留意すべきである。
本明細書内で「約」という単語が使用されるとき、これは、提示された公称値が±１０％以内で正確であることを意味することが意図される。
Ｉ．本発明を実行するための例示的装置
本明細書内で説明される反応性プラズマミーリングプロセスの様々な例示的実施形態の実施例は、カリフォルニア州サンタクララのアプライドマテリアルズから入手可能なＤＰＳ ＩＩ ＴＳＶ処理チャンバ（Ｐｒｏｃｅｓｓｉｎｇ Ｃｈａｍｂｅｒ）内で実行された。ＤＰＳ ＩＩ ＴＳＶ処理チャンバは、統合化処理システム（Ｉｎｔｅｇｒａｔｅｄ Ｐｒｏｃｅｓｓｉｎｇ Ｓｙｓｔｅｍ）の一部として使用されてもよく、これもアプライドマテリアルから入手可能であり、（統合化処理システムを構成する）異なる処理チャンバの組み合わせ間の移動によって基板を周囲環境に曝露すること無しに多様な処理手順を可能にする。有利な統合化処理システムは、Ｃｅｎｔｕｒａ（商標名）メインフレームシステム（Ｍａｉｎｆｒａｍｅ Ｓｙｓｔｅｍ）であり、これもアプライドマテリアルから入手可能である。
本明細書内で説明される反応性プラズマミーリングプロセスの様々な例示的実施形態の実施例は、カリフォルニア州サンタクララのアプライドマテリアルズから入手可能なＤＰＳ ＩＩ ＴＳＶ処理チャンバ（Ｐｒｏｃｅｓｓｉｎｇ Ｃｈａｍｂｅｒ）内で実行された。ＤＰＳ ＩＩ ＴＳＶ処理チャンバは、統合化処理システム（Ｉｎｔｅｇｒａｔｅｄ Ｐｒｏｃｅｓｓｉｎｇ Ｓｙｓｔｅｍ）の一部として使用されてもよく、これもアプライドマテリアルから入手可能であり、（統合化処理システムを構成する）異なる処理チャンバの組み合わせ間の移動によって基板を周囲環境に曝露すること無しに多様な処理手順を可能にする。有利な統合化処理システムは、Ｃｅｎｔｕｒａ（商標名）メインフレームシステム（Ｍａｉｎｆｒａｍｅ Ｓｙｓｔｅｍ）であり、これもアプライドマテリアルから入手可能である。
図１は、ＤＰＳ ＩＩ ＴＳＶ処理装置（Ｐｒｏｃｅｓｓｉｎｇ Ａｐｐａｒａｔｕｓ）１００の概略正面図である。ＤＰＳ ＩＩ ＴＳＶ処理装置１００は、様々な基板サイズを収容可能なマルチチャンバのモジュールシステム（図示せず）の一部として通常使用される種類の、完全に自動化された半導体エッチング処理チャンバである。本明細書内で開示内容を支持する実験に使用されたプロセス装置は、最大１２インチ（３００ｍｍ）の基板直径サイズを収容するように設計された処理容積１１０を有するＤＰＳ ＩＩ ＴＳＶ上部処理チャンバ（Ｕｐｐｅｒ Ｐｒｏｃｅｓｓｉｎｇ Ｃｈａｍｂｅｒ）１１５を含む。
ＤＰＳ ＩＩ ＴＳＶ処理装置１００は、標準のＣＥＮＴＵＲＡ（商標名）メインフレーム（図示せず）上に取り付けられるように構成される。処理装置１００は、囲い（エンクロージャー）１１１内に存在する電力発生装置と連通するプラズマ電源１０２及びマッチングネットワーク１０１を含む。ＲＦ誘導結合プラズマ電源１０２及びマッチングネットワーク１０１は、通常、約１２ＭＨｚから約１３．５ＭＨｚの範囲内の周波数で（この特定の処理装置はこの周波数で動作するが、他の使用されるかもしれない処理装置は、最大６０ＭＨｚの範囲の電源周波数で動作する。）、０．１ｋＷから約５ｋＷまでの範囲の電力で動作する。上部処理チャンバ１１５は、上部処理チャンバ１１５のすぐ上の囲い１１３の中に位置する誘導コイル１０４及び１０６を使用して生成されるＲＰ誘導結合プラズマ（図示せず）を利用する。上部処理チャンバ１１５は、上述のサイズの処理チャンバ容積１１０及び静電チャック（ＥＳＣ）カソード１０７を含む。一様に制御されたガス流速分布を提供するために、高速ガス交換ノズル１１４を通して上側処理チャンバ１１５内へプラズマ原料ガスを導入する。チャンバ圧力は、キャパシタンスマノメータ制御システム（図示せず）によって制御される。上部処理チャンバ１１５の中に存在する処理チャンバ容積１１０は、ラフポンプ１２６の上方に位置し連通するターボポンプ１１６の上方に位置し連通するスロットルバルブ１１９に連通する下部処理チャンバ１１７に連通する。処理装置１００が稼働中のとき、新しいプラズマ原料ガスが、プロセスチャンバ容積１１０に絶えず充填され、処理副産物はスロットルバルブ１１９、ターボポンプ１１６、及びラフポンプ１２６を通して絶えず排出される。
処理の間、基板（図示せず）は、入口１１２を通って処理チャンバ容積１１０内へ導入される。処理チャンバ容積１１０は、静電チャック（ＥＳＣ）カソード１０７及び高速ガス交換ノズル１１４からの入口を含む。ある特定のプロセスの間、基板はカソード１０７上に配置される。通常、高速ガス交換ノズル１１４、スロットルバルブ１１９、ターボポンプ１１６、及びラフポンプ１２６を含む様々な装置を動かす圧力制御システム（図示せず）によって、チャンバ圧力は制御される。基板は、チャック表面１２０上の誘電膜の下に位置する導電層にＤＣ電圧（図示せず）を印加することによって、静電チャック（ＥＳＣ）カソード１０７の表面上に生成される静電気を利用する機構によって、適所に保持される。静電チャック／カソード１０７は、流体が入口１２４から供給され、続いて出口１２５から排出される圧縮チラー（図示せず）を使用して冷却される熱伝達装置（図示せず）を使用して通常冷却される。静電チャック／カソード１０７及び基板（図示せず）は、処理用ウェハリフト１２３によって上げ下ろしされる。エッチングガスが、上部処理チャンバ１１０の高速ガス交換マニフォルド（図示せず）内へ導入される。
本発明の実施形態を実行するために、処理装置１００の動作を制御するコントローラ（図示せず）が提供されてもよい。基板（図示せず）は、１００ｋＨｚから１３．５６ＭＨｚの範囲内で、より具体的には１００ｋＨｚ〜２ＭＨｚの範囲内で動作するＲＦ電源１２２及びマッチングネットワーク１２１によってバイアスが掛けられている。プラズマ電源１０２及び基板バイアス電源１２２は、コントローラに提供されるアプライドマテリアルズのシステムソフトウェア（図示せず）によって独立して制御される。特に、ＲＦバイアス電源１２２は、「デューティサイクル」と呼ばれる電力がオンである時間の割合を提供するために、システム制御装置（図示せず）によって設定される生成器のパルス性能（機能）を用いてパルス化される。通常、パルス化されたバイアス電力のオン時間及びオフ時間は、基板処理全体を通して一定である。この例では、例えば、もしも電力が３ミリ秒オンで、１５ミリ秒オフならば、「デューティサイクル」は１６．６７％となるだろう。１秒あたりのサイクル数（Ｈｚ）におけるパルス周波数は、１．０を１秒間におけるオン・オフ時間の合計によって割った値に等しい。例えば、電力が３ミリ秒オンであり、１５ミリ秒オフであり、合計１８ミリ秒のとき、１秒あたりのサイクル数におけるパルス周波数は、５５．５５Ｈｚである。特定のニーズに対して、オン／オフのタイミングが、基板処理の間に変化する特殊なパルス形状を使用することもできるだろう。
エッチングチャンバ壁の表面温度は、上部エッチングチャンバ１１５の壁内に位置する液体含有コンジット（図示せず）を使用することによって制御される。半導体基板の温度は、基板（図示せず）が上に位置する静電チャックカソード１０７の表面１２０の温度を用いて制御される。通常、ヘリウムガスの流れは、基板（図示せず）とカソード１０７の表面１２０との間における熱伝達を促進するために使用される。静電チャックカソードの表面で使用される熱伝達流体は、流体コンジットシステム（図示せず）を通して提供される。
前述したように、本明細書内で示される実施例内で説明される基板を処理するために使用されるエッチングプロセス装置１００は、図１に概略を示す種類の誘導結合エッチングチャンバであったが、本明細書内で説明されるプロセスを本質的に複製できる産業界で入手可能なエッチング処理装置のいずれも、処理装置のパラメータに何らかの調整を加えることで、本明細書内で説明される開示を有利に利用することができるだろう。産業界で既知の他のプラズマエッチング処理装置が、本発明の様々な実施形態を実行するために用いられてもよいことが理解される。
ＩＩ．一般的な説明
エッチングされる構造の深さが２００μｍから５００μｍ又はそれよりも更に大きい範囲内にある多くの例がある。一例は、エレクトロニクスのパッケージングに使用される種類のスルー基板ビア（ＴＳＶ）である。しばしば、そのような基板はシリコン含有基板であり、スルーシリコンビア、ＴＳＶとも言われるかもしれない。エッチングの深さが要求されるため、特に高速エッチングが要求される。可能なエッチング速度は、エッチングプロセスの間に起こるビア側壁のノッチングによって制限されてきた。許容されるかもしれないノッチ深さは、特定のアプリケーションに依存する。例えば、構造が銅を充填するビアである半導体デバイス又はパッケージングアプリケーションでは、基板によっては、ビア内に銅を充填する堆積の前に、エッチングされたビア表面の上に障壁層を堆積することがしばしば必要となる。通常、障壁層は、物理的堆積スパッタリング法を用いて堆積される。スパッタリングは、「照準線」プロセスであるので、ビア側壁上でのノッチングの存在は、エッチングされたビア表面の上に連続した障壁層の形成を妨げるかもしれない。この問題を避けるために、例えば、側壁のノッチングの発生を減少させるために、シリコン基板のエッチング速度を、その下において、技術的に可能な限り遅くしなければならない。
エッチングされる構造の深さが２００μｍから５００μｍ又はそれよりも更に大きい範囲内にある多くの例がある。一例は、エレクトロニクスのパッケージングに使用される種類のスルー基板ビア（ＴＳＶ）である。しばしば、そのような基板はシリコン含有基板であり、スルーシリコンビア、ＴＳＶとも言われるかもしれない。エッチングの深さが要求されるため、特に高速エッチングが要求される。可能なエッチング速度は、エッチングプロセスの間に起こるビア側壁のノッチングによって制限されてきた。許容されるかもしれないノッチ深さは、特定のアプリケーションに依存する。例えば、構造が銅を充填するビアである半導体デバイス又はパッケージングアプリケーションでは、基板によっては、ビア内に銅を充填する堆積の前に、エッチングされたビア表面の上に障壁層を堆積することがしばしば必要となる。通常、障壁層は、物理的堆積スパッタリング法を用いて堆積される。スパッタリングは、「照準線」プロセスであるので、ビア側壁上でのノッチングの存在は、エッチングされたビア表面の上に連続した障壁層の形成を妨げるかもしれない。この問題を避けるために、例えば、側壁のノッチングの発生を減少させるために、シリコン基板のエッチング速度を、その下において、技術的に可能な限り遅くしなければならない。
高速構造エッチング速度が、本発明の実施形態と組み合わせて使用されてもよく、これによってエッチングプロセスに続いて、エッチングによって生成された表面粗さを平滑化可能となる。平滑化は、側壁表面の反応性プラズマミーリングによって、構造の側壁表面上のノッチング深さを減少させる。反応性プラズマミーリングプロセスは、エッチングされる構造の表面で材料と反応する試薬を含むプラズマ原料ガスから通常生成される反応性プラズマに、エッチングされた構造表面を当てるために利用される。しばしば、プラズマ原料ガスは、構造表面とは反応しないが、その代わりにノッチの先端から材料を破壊して除去するために、構造表面に衝撃を与えることができる衝撃力として作用する不活性ガスを含む。本発明の一実施形態を使用することで、通常、約５００ｎｍ以下の初期ノッチング深さを有する側壁は、約１０ｎｍ以下のノッチ深さを示すように平滑化可能である。
例示的な一実施形態では、滑らかな表面を生成するためにシリコン含有構造の内面を反応性プラズマミーリングする方法は、シリコン含有構造の内面及び外面から、残留高分子材料を除去するステップと、その後、シリコン含有構造にパルス化されたＲＦ電力でバイアスを掛けながら、シリコン含有構造の内面を原料ガスから生成される反応性プラズマで処理するステップを含む。反応性原料ガスは、シリコンと反応する試薬、及び不活性ガスを含む。この方法の後に側壁構造に残留するノッチ深さは、反応性プラズマミーリングの前における側壁内の初期ノッチ深さに依存する。一実施形態では、例えば、シリコン基板内へ２００μｍの深さまで高速エッチングによって生成された典型的なノッチ深さに基づいて、この方法を用いることで、側壁を５００ｎｍ未満、通常３００ｎｍ未満のノッチ深さに平滑化可能である。初期側壁ノッチ深さが５００ｎｍ以下の例では、上述のように、平滑化後のノッチ深さは１０ｎｍ未満となるかもしれない。
より効率的な反応性プラズマミーリングを得るために、エッチングのプラズマ源電力は、通常約１０ｋＨｚから約６０ＭＨｚまでの範囲の周波数で動作するＲＦ電力を用いて生成される。印加するプラズマ源電力量は、反応性プラズマミーリングされる材料に対して良好に機能するプラズマ密度を提供するように設計される。３００ｍｍ基板を取り扱うように設計されたアプライドマテリアルズのＤＰＳ ＩＩ ＴＳＶプラズマエッチングチャンバ（Ｐｌａｓｍａ Ｅｔｃｈ Ｃｈａｍｂｅｒ）では、所望のプラズマ密度を得るために印加されるＲＦ電力量は、通常約５００ワットから約５０００ワットの範囲である。
プラズマ原料ガスの反応成分は、気体の副生成物を提供するために、エッチングされた構造の表面上にある材料と反応するように設計されている。この材料が、シリコン、窒化珪素又は酸窒化珪素などのシリコン含有材料であるとき、プラズマ原料ガスの反応成分は、ＳＦ６、ＮＦ３、ＣＦ４、ＣｌＦ３、ＢｒＦ３、ＩＦ３、及びそれらの組み合わせから成る群からしばしば選択されるが、これらは一例としてであって、これらに限定されない。シリコンに関しては、ＳＦ６及びＣＦ４は優れた結果を生み出した。プラズマ原料ガスの反応成分対プラズマ原料ガスの不活性な成分の体積比率は、通常約１：０から１：１の範囲、通常約１：０．３から約１：１の範囲である。
プラズマミーリングされる構造の深さ方向へ下へとプラズマを向けるために、バイアスが基板（プラズマミーリングされる構造）に印加される。バイアス電力は、通常約１０ｋＨｚから約１３．５６ＭＨｚまでの範囲の周波数で印加されるＲＦ電力である。より具体的には、ＲＦ電力の周波数は、約１００ｋＨｚから約４ＭＨｚまでの範囲にあり、しばしば、ＲＦ電力の周波数は、約１００ｋＨｚから約４００ｋＨｚまでの範囲にある。当業者は、反応性プラズマミーリングされる基板の組成から見て、この電力周波数を調整するかもしれない。
基板バイアス電力は、バイアス電力の印加がパルス化されるとき、改良されたプラズマが提供される。バイアス電力をパルス化するために、ＲＦ電力は、プラズマミーリングの間、オンとオフを切り換えられる。バイアス電力のパルス周波数は、通常約１０Ｈｚから約１０００Ｈｚの範囲にあり、より具体的には約５０Ｈｚから約１８０Ｈｚの範囲にある。しばしば、しかしながら必ずしもそうではないが、電力のオンとオフの切り換えは、プラズマミーリングを通した時間内で、一様に分布している。しかしながら、反応性プラズマミーリングされる材料の組成によって、パルスのタイミング形状（プロファイル）を変えてもよい。「デューティ時間％」又は「デューティサイクル％」と呼ばれる、プラズマバイアスＲＦ電力がオンに切り換えられる時間割合は、直接的にパルス周波数に関連する。通常、パルス周波数が約１０Ｈｚから約１０００Ｈｚの範囲のとき、対応するデューティ時間％は、約２％から約４０％の範囲にある。パルス周波数が約５０Ｈｚから約１８０Ｈｚの範囲のとき、対応するデューティ時間％は、しばしば約５％から約３０％の範囲にある。当業者は、反応性プラズマミーリングされる特定の材料で動作するように、ＲＦ電力周波数及びパルス周波数を調整するかもしれない。
シリコンが反応性プラズマミーリングされるとき、基板にバイアスを掛けるために使用されるＲＦ電力の周波数は、しばしば約１００ｋＨｚと約１３．５６ＭＨｚの間の範囲にあり、しばしば約２００ｋＨｚと約２ＭＨｚの間の範囲にある。３００ｍｍの基板の処理が可能な、アプライドマテリアルズのＤＰＳ ＩＩ プラズマエッチングチャンバにおける基板バイアス電力は、約０ワットから約３００ワットまでの範囲にあり、印加される電力量は、しばしば約５５ワットから約７５ワットまでの範囲にある。バイアス電力デューティ時間％／パルス周波数は、約１％〜１００％／１０Ｈｚ〜１０００Ｈｚの範囲にあってもよく、しばしばバイアス電力デューティ時間／印加されるパルス周波数は、約５％〜３０％／５０Ｈｚ〜１８０Ｈｚの範囲にある。
プラズマミーリング法は、構造をエッチングするためにシリコン含有ハードマスクを利用するので、シリコン含有材料がエッチングされた構造表面上に存在する炭素含有誘電材料などの他のエッチングされた構造内部をミーリングするために使用されてもよい。例えば、プラズマ原料ガスの組成は、シリコン基板の表面を平滑化するために使用される量と比較してより少ないハロゲン量を有するように調整されてもよい。しかしながら、当業者は、本明細書内で示される開示を見て、最小量の実験で調整を決定できる。更に、デューティ時間％及びバイアス電力パルス周波数もまた、調整されてもよい。
上述のバイアス電力印加のパルス化は、構造の側壁上に存在するノッチの隆起領域に対する選択性を改良することによって、反応性プラズマミーリングの効率を助長する。このパルス化は、イオンの片寄りを引き起こす可能性のある電荷の蓄積から構造表面、例えばビア表面を防ぐ。パルスのタイミング形状は変えられるかもしれないが、反応性プラズマミーリングされる材料の種類によって、反応性プラズマミーリングの時間全体に亘って一様に分布した単純な反復パルスが、例えばシリコン含有材料の反応性プラズマミーリングに対して良好に作用することを私たちは見出した。
反応性プラズマミーリングされる表面の温度も、これがエッチング速度及びエッチングの均一性の制御に影響するので、重要である。通常、基板表面は、約−５℃と約８０℃の間の温度に維持される。処理チャンバ壁の温度は、通常約６０℃と約８０℃の間に維持される。
典型的な実施形態では、処理チャンバ内の圧力を、反応副生成物がその圧力でガス状になり、処理チャンバから簡単に及び比較的急速に除去されるのが確実となるように制御することが重要である。更に、処理チャンバ圧力は、ミーリングされて得られた表面の平滑性と表面平滑化後に存在する構造形状の両方に影響する。通常、反応性プラズマミーリングの間の処理チャンバ圧力は、約１０ｍＴｏｒｒから約３５０ｍＴｏｒｒの範囲内の圧力となるように制御される。
エッチングされた構造の粗い表面の側壁を平滑化する処理技術を実行する前に、エッチングされた構造の表面上に残留するフォトレジストマスク又は保護高分子膜を除去するのは任意であることを、以前の参考文献は開示してきた。この開示は、不正確であり、紛らわしい。私たちは、エッチングされた構造の上面のフォトレジストマスク及びエッチングされた構造の側壁からの高分子膜残留物の除去は、ほとんどの実施形態で任意ではなく必要であることを経験して発見した。これらの高分子材料は、ミーリングされる面で反応して小孔を形成する。ある場合は、小孔の量は許容できるかもしれないが、たいていの場合それは有害である。一実施形態では、例えば、基板がシリコンであるときに、これらの高分子材料の除去は、構造表面の反応性プラズマミーリングの開始前に、酸素含有プラズマを使用することによって行われる。多くの実施形態では、この高分子除去は、反応性プラズマミーリングを実行するのと同じ処理チャンバで実行されてもよい。
高分子材料の除去後、しばしばエッチングされた構造の上面に制約が残る。この制約は、エッチングされた構造の側壁の延長部であり、この延長部は、構造をパターンエッチングするために使用されるパターニングされたフォトレジストの直下にある。例えば、凹んだ構造が、後に導電材料で充填されるビアなどのものであるとき、凹んだ構造の入口に存在するこの壁の延長部を「刈り取る」ことは役に立つ。多くの実施形態では、この刈り取りは、プラズマエッチングが基板上面で起こるように、基板バイアス無しのプラズマエッチングを用いて実行される。この刈り取りは、フォトマスク層の除去に続いて、反応性プラズマミーリングの前に実行されるのが有利である。
他の有益な実施形態では、エッチングされた構造表面の反応性プラズマミーリングの間に、エッチングされた構造の形状を同時に変えてもよい。これは、プラズマ原料ガスの組成、基板温度、処理チャンバ内の圧力、及びプラズマ原料ガス又は基板バイアスのいずれかに関するＲＦ電力の変量などの処理変数を調整することによって行われる。しかしながら、エッチングされる構造の形状に影響するこれらの変数のうちの１つの変更は、反応性プラズマミーリング及びミーリングされた面の表面粗さにも影響するだろう。本明細書内で提供される開示から見て、当業者は、変数のどの組み合わせがある特定のアプリケーションに対して最良の結果を提供するかを、最小量の実験で決定できる。
側壁の平滑化の方法は、エッチングされた構造の深さが約２μｍ以上である場合に特に役に立つ。例えば、本明細書に説明される方法を用いて、厚さが１メートル以上の基板を貫通する開口をエッチングし、開口の側壁を平滑化することが可能である。側壁の平滑化は、構造のエッチングに使用されたのと同じ処理チャンバで実行されてもよく、又は、こちらの方が時間及び／又は装置費用の点で経済的に有利であるときは、別々のプロセスチャンバで実行されてもよい。ロボット搬送機能（能力）をもつマルチチャンバシステム内では、真空を破る（潜在的に有害な環境にエッチングされた基板を曝露する）こと無く、別々のチャンバを使用することが可能である。
ＩＩＩ．シリコン含有構造の表面を平滑化するための反応性プラズマミーリングの例示的方法
上述のように、エッチングされた構造の上面からパターニングされたフォトレジスト層を除去すること、及び構造の内面を平滑化するための反応性プラズマミーリングの前に、エッチングされた構造の内部から高分子材料の残留物を除去することは重要である。私たちは、上述の高分子材料を除去する方法を開発した。高分子材料を除去するために使用されるプロセス条件は、以下のようであった。
図４Ａ及び４Ｂは、構造エッチングからのフォトレジスト及び重合体の残留物の存在が、反応性プラズマミーリングされ平滑化された表面上に有する効果を示す。
図４Ａは、反応性プラズマミーリングされた内部ビア面を示す。ＳＦ６を３００ｓｃｃｍで、ヘリウムを２００ｓｃｃｍで供給するプラズマ原料ガスから作られたプラズマに、シリコン基板内のビアを曝露した。印加されたＲＦプラズマ源電力は、２ＭＨｚの周波数で２５００Ｗであった。印加された基板バイアス電力は、７５Ｗで４００ｋＨｚのＲＦ電力であり、８３Ｈｚのパルス周波数で、１７％のデューティサイクルであった（時間の一部においてバイアス電力をオンにした）。反応性プラズマミーリングの間におけるプロセスチャンバ内の圧力は、５０ｍＴｏｒｒであった。反応性プラズマミーリングの時間は、３０秒であった。基板を支持するカソード（静電チャック／ＥＳＣ）の温度は、−１０℃であった。これは、約７０℃の基板温度と互いに関連する。ＥＳＣに印加された電圧は、２２００Ｖであった。フォトレジスト層の近くのビア上端の領域４０４において、反応性プラズマミーリングされる表面へのフォトレジストポリマーの効果は、直ちに明らかである。例えば、領域４０２では、ビア内の深さが増加するにつれて、この効果は減少する。領域４０６において、ビアの底へ向かって、壁表面の平均ノッチ深さｄｎは、反応性プラズマミーリングステップ後に約９９ｎｍであった。これは、反応性ミーリングステップ前の平均ノッチ深さｄｎが約５００ｎｍ（参照図２Ａ）と比較される。
図４Ｂは、ＳＦ６を３００ｓｃｃｍで供給したプラズマ原料ガスから作られたプラズマへ曝露した後に反応性プラズマミーリングされたシリコンビアの内面を示す。反応性プラズマミーリングの処理条件は、図４Ａに示される処理されたビアに関して列挙されたものと本質的に同じであった。フォトレジスト層近くのビア先端の領域４１４〜４１２において、反応性プラズマミーリングされるビア表面へのフォトレジストポリマーの効果は、直ちに明らかである。領域４１６では、ビア内の深さが増加し、ビアの底へ向かうにつれて、この効果は減少する。領域４１６において、顕微鏡写真に示される壁表面の平均ノッチ深さｄｎは、反応性プラズマミーリングステップ後に約１０ｎｍ未満であった。
図４Ａ及び４Ｂは、ビア内面の反応性プラズマミーリング前に高分子材料を除去することの重要性を示す。フォトレジスト領域内における高い高分子密度からかなりの距離離れたビア内の表面粗さの比較は、プラズマ原料ガス内の不活性要素としてヘリウムよりもむしろアルゴンを使用した方が、より滑らかな反応性プラズマミーリングされる表面を作り出したことを示す。
得られる仕上げ面と構造の最終形状の両方に関して有意な効果を持つように、反応性プラズマミーリングの間に使用されるプラズマ原料ガス反応剤及びプロセス条件を調整できる。以下の表２は、本発明へと導いた実験の間に使用された多くのプラズマ原料ガス材料及びプロセス条件を示す。この情報は、参考目的のために提供されており、使用可能な材料及び条件を制限する意図はない。
図２Ａは、エッチングされたシリコンビア２０２の比較顕微鏡写真２００を示し、これは周期的なステップを含む深堀りエッチングプロセスによって生成された典型的な側壁の表面粗さを示す。図２Ａに示されるエッチングされたシリコンビアは、本明細書内で議論される様々な例示的実施形態の表面平滑化法で使用される初期構造の代表である。シリコン基板２０６内へのシリコンビア２０２のエッチング深さ（ｄｅ）２０８は、約５０μｍであった。ビアの側壁内へのノッチ深さ（ｄｎ）２０４は、約０．７μｍ（７００ｎｍ）であった。
図２Ｂは、本発明の実施形態を用いてビア内面の平滑化をした後の、エッチングされたシリコンビア２１２の顕微鏡写真２１０を示す。シリコン基板２１６の内面２１４は、図２Ａで示される初期表面と比較して、ノッチングの深さの実質的な減少を示す。側壁の表面粗さは、本発明の反応性プラズマミーリングを使用することで平滑化された。反応性プラズマミーリング（スムージング）プロセス後のノッチ深さ（ｄｎ）は、約０．３３μｍ（３３０ｎｍ）であった。（シリコン基板２１６内へのビアの元のエッチング深さ（ｄｅ）２１８は、約５０μｍであった。）ビア内面の平滑化を得るために使用された処理材料及び条件は、以下の通りであった。プラズマ原料ガスは、３００ｓｃｃｍのＳＦ６及び２００ｓｃｃｍのＡｒであった。印加されたプラズマ源電力は、２５００Ｗで１３．５６ＭＨｚのＲＦ電力であった。プラズマ原料ガスのＲＦ電力は、パルス化されなかった。印加された基板バイアス電力は、３００Ｗで４００ｋＨｚのＲＦ電力であった。バイアス電力のパルス周波数は８３Ｈｚであり、％デューティ（反応性プラズマミーリングプロセスの間の基板バイアス電力がオンの時間割合）は、１７％であった。基板バイアス電力がオンの時間割合は、全処理時間に亘って均一に分布していた。処理チャンバ内の圧力は、９０ｍＴｏｒｒであり、処理時間は３０秒であった。カソード／基板サポートを冷却するために使用されるヘリウム熱伝達流体の圧力は、８Ｔｏｒｒであり、カソードは−１０℃の温度に維持された。基板を適所に保持するためにＥＳＣに印加された電圧は、２２００Ｖであった。本明細書内で続いて議論されるように、パルス化がより平滑な面を得るのを助長するので、基板バイアス電力はパルス化された（ある％デューティが印加された）。
図２Ｃは、エッチングされたシリコンビア２２２の顕微鏡写真２２０を示し、これはビアエッチングプロセスに続いて生成された本発明の反応性プラズマミーリングされた面の一実施形態を示す。側壁の表面粗さは、本発明の反応性プラズマミーリングを使用することで平滑化された。反応性プラズマミーリングプロセス後のノッチ深さ（ｄｎ）２２４は、あまりにも小さく、μｍで測定することはできなかった（１０ｎｍ未満）。（エッチングされたシリコンビアの元の深さ（ｄｅ）２２８は、シリコン基板２２６内へ約５２μｍであった。）ビア内面の平滑化を得るために使用された処理材料及び条件は、処理チャンバ圧力が９０ｍＴｏｒｒから５０ｍＴｏｒｒへ下げられたことを除いて、図２Ｂに関して列挙されたものと本質的に同じであった。９０ｍＴｏｒｒから５０ｍＴｏｒｒへ下げられた処理チャンバ圧力の変化は、反応性プラズマミーリング後にビア側壁表面上に存在するノッチ深さ（ｄｎ）を３３０ｎｍから１０ｎｍ未満へ減少させた。
図３Ａ〜３Ｃは、反応性プラズマミーリング（スムージング）プロセスの間に、プロセスパラメータを変化させることによって達成できるエッチングされたシリコンビア形状の変化を示す。図３Ａは、反応性プラズマミーリング前の開始ビア形状を示す。
図３Ａは、エッチングされたシリコンビア３０２の顕微鏡写真３００を示し、これは元々シリコン基板３０６内で約５３μｍの深さｄｅ３０８にエッチングされていた。エッチングされた元のビア形状は、図２Ａに示される種類の直線状の壁を示していた。エッチングされたスルーシリコンビア３０２の反応性プラズマミーリングは、滑らかな表面のみならず、テーパ状の側壁ビアも生成する。特に、３０７のビア上端のクリティカルディメンジョンは２５．９μｍであり、３０９のビア底のクリティカルディメンジョンは２６．７μｍであり、側壁角は８７．１°と算出された。
ビア内面の平滑化とテーパ状の側壁の両方を得るために使用された処理材料及び条件は、以下の通りであった。プラズマ原料ガスは、３００ｓｃｃｍのＳＦ６及び２００ｓｃｃｍのＡｒであった。印加されたプラズマ源電力は、２５００Ｗで１３．５６ＭＨｚのＲＦ電力であった。プラズマ原料ガスのＲＦ電力は、パルス化されなかった。印加された基板バイアス電力は、３００Ｗで４００ｋＨｚのＲＦ電力であり、パルス周波数は８３Ｈｚであり、％デューティ（反応性プラズマミーリングプロセスの間の基板バイアス電力がオンの時間割合）は、１７％であった。基板バイアス電力がオンの時間割合は、全処理時間に亘って均一に分布していた。処理チャンバ内の圧力は、９０ｍＴｏｒｒであり、処理時間は３０秒であった。カソード／基板サポートを冷却するために使用されるヘリウム熱伝達流体の圧力は、８Ｔｏｒｒであり、カソードは−１０℃の温度に維持された。基板を適所に保持するためにＥＳＣに印加された電圧は、２２００Ｖであった。
図３Bは、エッチングされたシリコンビア３１２の顕微鏡写真３１０を示し、これは元々基板３１６内で約５２μｍの深さｄｅ３１８にエッチングされていた。エッチングされた元のビア形状は、図２Ａに示される種類の直線状の壁を示していた。それに続く反応性プラズマミーリングの後、ビア形状は直線状の側壁を示し続けている。領域３１７の上端のクリティカルディメンジョンは２６．６μｍであり、領域３０９の底のクリティカルディメンジョンは２８．８μｍであり、側壁角は９０°であった。
ビア内面の平滑化とテーパ状の側壁の両方を得るために使用された処理材料及び条件は、処理チャンバ圧力が９０ｍＴｏｒｒから５０ｍＴｏｒｒへ下げられたことを除いて、図３Ａを参照して上述されたものと本質的に同じであった。反応性プラズマミーリングプロセスの間に９０ｍＴｏｒｒの圧力を使用することによって、８７．１°の仕上げビア構造の側壁角を生成し、一方、５０ｍＴｏｒｒのプロセスチャンバ圧力を使用することによって、９０°の仕上げビア構造の側壁角を生成した。
図３Ｃは、本発明の別の一実施形態であるエッチングされたシリコンビア３２２の顕微鏡写真３２０を示す。ビアの元のエッチング深さｄｅ３２８は、５９μｍであった。エッチングされたビアの元の形状は、図２Ａに示されるような種類の直線状の壁を示した。この反応性プラズマミーリングは、先太（ネガティブ）形状のビア形状を生成した。領域３２７の上端のクリティカルディメンジョンは２２．９μｍであり、領域３２９の底のクリティカルディメンジョンは２７．４μｍであり、側壁角は９２．５°であった。
ビア内面の平滑化とテーパ状の側壁の両方を得るために使用された処理材料及び条件は、以下の通りであった。プラズマ原料ガスは、３００ｓｃｃｍのＳＦ６及び２００ｓｃｃｍのＨｅであった。処理条件は、図３Ｂを参照して説明されたものと本質的に同じであった。この反応性プラズマミーリングプロセスと図３Ｂに示されるビアに関して説明されたプロセスの間の主な違いは、プラズマ原料ガスの不活性成分がアルゴンではなくヘリウムであることであった。反応性プラズマミーリングプロセス内において、５０ｍＴｏｒｒのプロセスチャンバ圧力の使用及びＳＦ６のヘリウムプラズマ原料ガスとの組み合わせは、９２．５°の仕上げビア構造の側壁角を生成した。これは、処理チャンバ圧力が５０ｍＴｏｒｒであり、プラズマ原料ガスがＳＦ６とアルゴンの組み合わせであったときに得られた９０°の側壁角と比較される。これは、処理チャンバ圧力が９０ｍＴｏｒｒであり、プラズマ原料ガスがＳＦ６とアルゴンの組み合わせであったときに得られた８７．１°の側壁角とも比較される。
図５Ａ及び５Ｂは、ビア５０４の上端に存在する延長された上端５０３及びエッチングされたビア５０４の側壁上に存在するピーク５０５の両方の除去を示す。ビア５０４の上端の延長された上端５０３は、ビア５０４の基板５０２内へのプラズマエッチングの間に用いられるパターニングされたフォトレジストマスク（図示せず）の下に形成される。基板内に深掘り構造をエッチングするために周期的な（エッチング／保護）プロセスが使用されると、ピーク５０５が形成される。
エッチングされたビア５０４の延長された上端５０３は、滑らかな内壁５０７を提供するためにピーク５０５の除去を促進するためにビア５０４に入ることが必要な反応性プラズマミーリング剤の進入を妨げる。更に、この上端５０３は、例えば、もしも障壁層を堆積すること又はビアを導電性金属で充填することが望まれるときに、それが存在するならば、問題を引き起こす。結局、ビアの側壁を平滑化するための反応性プラズマミーリングプロセスの前に延長された上端５０３を除去すると有利である。更に、延長された上端５０３から仕上げられ平滑化された側壁５０７までの距離ｄ１は、ピーク５０５から仕上げられ平滑化された側壁５０７までの距離ｄ２よりも大きいので、ピーク５０５を除去するために使用される同じプロセス内で上端５０３を除去するのは難しい。
延長された上端５０３を除去するために使用してもよい「刈り取り」プロセスは、反応性プラズマミーリングプロセスを参照して説明されたプロセスであってもよいが、基板にバイアスは掛けない。いくつかの例では、物理的に表面に追加的に衝撃を与えるために、アルゴン量を増やしてもよい。
上記は本発明の実施形態を対象としているが、本発明の他の及び更なる実施形態は本発明の基本的範囲を逸脱することなく本発明の開示内容を考慮して創作することができ、その範囲は以下の特許請求の範囲に基づいて定められる。
Claims (4)
- 滑らかな表面を生成するためにシリコン含有構造の内面を反応性プラズマミーリングする方法であって、
前記シリコン含有構造の前記内面及び外面から残留高分子材料を除去するステップと、
前記シリコン含有構造にパルス化されたＲＦ電力でバイアスを掛けながら、シリコンと反応する試薬を含む原料ガス及び不活性ガスから生成される反応性プラズマで前記シリコン含有構造の前記内面を処理するステップであって、前記パルス周波数が約１０Ｈｚから約１０００Ｈｚまでの範囲にあり、及び前記デューティ時間％が２％から４０％までの範囲にあり、これによって前記構造のミーリングされた内面が７００ｎｍ以下のノッチ深さを有するステップを含む方法。 - 前記構造は、前記パルス周波数が約５０Ｈｚから約１８０Ｈｚまでの範囲にあり、及び前記デューティ時間％が５％から３０％までの範囲にあるパルス化されたＲＦ電力でバイアスを掛けられる請求項１記載の方法。
- シリコン含有材料が側壁表面上に存在するエッチングされた構造の内部側壁表面を平滑化する方法であって、
いかなる残留フォトレジストをも基板表面から除去するステップを含み、それを通して前記構造はエッチングされ、
前記方法は、前記構造のエッチングの間に、前記構造の前記内部側壁表面上に堆積された残留保護高分子材料を除去するステップと、
前記シリコン含有構造にパルス化されたＲＦ電力でバイアスを掛けながら、前記エッチングされた構造の前記内面を、シリコンと反応する試薬を含む原料ガス及び不活性ガスから生成される反応性プラズマで処理するステップであって、前記パルス周波数が約１０Ｈｚから約１０００Ｈｚまでの範囲にあり、及び前記デューティ時間％が２％から４０％までの範囲にあり、これによって前記構造のミーリングされた内面が７００ｎｍ以下のノッチ深さを有するステップを更に含む方法。 - 前記基板にバイアスを掛けるために使用される前記ＲＦ電力の周波数は、約２００ｋＨｚから約４００ｋＨｚまでの範囲にある請求項３記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/229,946 | 2008-08-27 | ||
| US12/229,946 US9039908B2 (en) | 2008-08-27 | 2008-08-27 | Post etch reactive plasma milling to smooth through substrate via sidewalls and other deeply etched features |
| PCT/US2009/004613 WO2010027400A2 (en) | 2008-08-27 | 2009-08-11 | Post etch reactive plasma milling to smooth through substrate via sidewalls and other deeply etched features |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012501540A JP2012501540A (ja) | 2012-01-19 |
| JP2012501540A5 JP2012501540A5 (ja) | 2012-09-27 |
| JP5674663B2 true JP5674663B2 (ja) | 2015-02-25 |
Family
ID=41725875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011524970A Expired - Fee Related JP5674663B2 (ja) | 2008-08-27 | 2009-08-11 | スルー基板ビアの側壁及び他の深堀りエッチングされた構造を平滑化するためのポストエッチング反応性プラズマミーリング |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9039908B2 (ja) |
| JP (1) | JP5674663B2 (ja) |
| KR (1) | KR101468614B1 (ja) |
| CN (1) | CN102165565B (ja) |
| TW (1) | TWI494996B (ja) |
| WO (1) | WO2010027400A2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8133349B1 (en) | 2010-11-03 | 2012-03-13 | Lam Research Corporation | Rapid and uniform gas switching for a plasma etch process |
| US8987140B2 (en) | 2011-04-25 | 2015-03-24 | Applied Materials, Inc. | Methods for etching through-silicon vias with tunable profile angles |
| KR101867998B1 (ko) | 2011-06-14 | 2018-06-15 | 삼성전자주식회사 | 패턴 형성 방법 |
| US9305810B2 (en) | 2011-06-30 | 2016-04-05 | Applied Materials, Inc. | Method and apparatus for fast gas exchange, fast gas switching, and programmable gas delivery |
| US9023227B2 (en) | 2011-06-30 | 2015-05-05 | Applied Materials, Inc. | Increased deposition efficiency and higher chamber conductance with source power increase in an inductively coupled plasma (ICP) chamber |
| CN103159163B (zh) * | 2011-12-19 | 2016-06-08 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法及基片处理设备 |
| US9041210B2 (en) | 2012-06-19 | 2015-05-26 | International Business Machines Corporation | Through silicon via wafer and methods of manufacturing |
| US9159574B2 (en) * | 2012-08-27 | 2015-10-13 | Applied Materials, Inc. | Method of silicon etch for trench sidewall smoothing |
| CN103887164B (zh) * | 2012-12-20 | 2017-07-04 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种深硅刻蚀方法 |
| US20150087144A1 (en) * | 2013-09-26 | 2015-03-26 | Taiwan Semiconductor Manufacturing Company Ltd. | Apparatus and method of manufacturing metal gate semiconductor device |
| KR102148336B1 (ko) * | 2013-11-26 | 2020-08-27 | 삼성전자주식회사 | 표면 처리 방법, 반도체 제조 방법 및 이에 의해 제조된 반도체 장치 |
| CN104752331B (zh) * | 2013-12-31 | 2018-08-07 | 中微半导体设备(上海)有限公司 | 一种硅通孔刻蚀方法 |
| KR102233577B1 (ko) | 2014-02-25 | 2021-03-30 | 삼성전자주식회사 | 반도체 소자의 패턴 형성 방법 |
| TWI614806B (zh) * | 2015-12-16 | 2018-02-11 | 提升矽晶穿孔製程速度之方法 | |
| US9892969B2 (en) * | 2016-05-11 | 2018-02-13 | Semiconductor Components Industries, Llc | Process of forming an electronic device |
| GB201608926D0 (en) * | 2016-05-20 | 2016-07-06 | Spts Technologies Ltd | Method for plasma etching a workpiece |
| GB201620680D0 (en) * | 2016-12-05 | 2017-01-18 | Spts Technologies Ltd | Method of smoothing a surface |
| JP7281741B2 (ja) * | 2019-08-23 | 2023-05-26 | パナソニックＩｐマネジメント株式会社 | 素子チップのスムージング方法および素子チップの製造方法 |
| KR102297835B1 (ko) * | 2019-11-21 | 2021-09-02 | (재)한국나노기술원 | 테이퍼 형태의 경사벽을 갖는 비아 홀 제조 방법 |
| GB202020822D0 (en) * | 2020-12-31 | 2021-02-17 | Spts Technologies Ltd | Method and apparatus |
| WO2024073390A1 (en) * | 2022-09-29 | 2024-04-04 | Lam Research Corporation | Post etch plasma treatment for reducing sidewall contaminants and roughness |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900007687B1 (ko) | 1986-10-17 | 1990-10-18 | 가부시기가이샤 히다찌세이사꾸쇼 | 플라즈마처리방법 및 장치 |
| JPH0689880A (ja) * | 1992-09-08 | 1994-03-29 | Tokyo Electron Ltd | エッチング装置 |
| US5352324A (en) | 1992-11-05 | 1994-10-04 | Hitachi, Ltd. | Etching method and etching apparatus therefor |
| JP3217875B2 (ja) * | 1992-11-05 | 2001-10-15 | 株式会社日立製作所 | エッチング装置 |
| US6187685B1 (en) * | 1997-08-01 | 2001-02-13 | Surface Technology Systems Limited | Method and apparatus for etching a substrate |
| JP4548873B2 (ja) * | 1998-07-08 | 2010-09-22 | 株式会社アルバック | ＴｉＮ層を等方性エッチングなしにアッシングするドライアッシング方法 |
| US6593244B1 (en) * | 2000-09-11 | 2003-07-15 | Applied Materials Inc. | Process for etching conductors at high etch rates |
| US6566270B1 (en) * | 2000-09-15 | 2003-05-20 | Applied Materials Inc. | Integration of silicon etch and chamber cleaning processes |
| KR100403130B1 (ko) * | 2001-12-27 | 2003-10-30 | 동부전자 주식회사 | 반도체 소자용 금속 배선의 클리닝 방법 |
| US6846746B2 (en) | 2002-05-01 | 2005-01-25 | Applied Materials, Inc. | Method of smoothing a trench sidewall after a deep trench silicon etch process |
| US20040097077A1 (en) * | 2002-11-15 | 2004-05-20 | Applied Materials, Inc. | Method and apparatus for etching a deep trench |
| JP2004326083A (ja) * | 2003-04-09 | 2004-11-18 | Seiko Instruments Inc | ミラーの製造方法とミラーデバイス |
| US20050170670A1 (en) * | 2003-11-17 | 2005-08-04 | King William P. | Patterning of sacrificial materials |
| JP4653470B2 (ja) | 2004-12-02 | 2011-03-16 | 株式会社アルバック | エッチング方法 |
| US7481943B2 (en) * | 2005-08-08 | 2009-01-27 | Silverbrook Research Pty Ltd | Method suitable for etching hydrophillic trenches in a substrate |
| JP4812512B2 (ja) * | 2006-05-19 | 2011-11-09 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
| JP5143382B2 (ja) | 2006-07-27 | 2013-02-13 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| CN101148765B (zh) | 2006-09-19 | 2010-05-12 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 硅片蚀刻方法 |
-
2008
- 2008-08-27 US US12/229,946 patent/US9039908B2/en active Active
-
2009
- 2009-08-11 JP JP2011524970A patent/JP5674663B2/ja not_active Expired - Fee Related
- 2009-08-11 WO PCT/US2009/004613 patent/WO2010027400A2/en active Application Filing
- 2009-08-11 CN CN200980133906.8A patent/CN102165565B/zh not_active Expired - Fee Related
- 2009-08-11 KR KR1020117007111A patent/KR101468614B1/ko not_active IP Right Cessation
- 2009-08-27 TW TW098128841A patent/TWI494996B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012501540A (ja) | 2012-01-19 |
| CN102165565A (zh) | 2011-08-24 |
| CN102165565B (zh) | 2015-08-12 |
| US20100055400A1 (en) | 2010-03-04 |
| WO2010027400A3 (en) | 2010-04-29 |
| US9039908B2 (en) | 2015-05-26 |
| TWI494996B (zh) | 2015-08-01 |
| TW201009933A (en) | 2010-03-01 |
| KR101468614B1 (ko) | 2014-12-04 |
| KR20110052723A (ko) | 2011-05-18 |
| WO2010027400A2 (en) | 2010-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5674663B2 (ja) | スルー基板ビアの側壁及び他の深堀りエッチングされた構造を平滑化するためのポストエッチング反応性プラズマミーリング | |
| US9287124B2 (en) | Method of etching a boron doped carbon hardmask | |
| US10580657B2 (en) | Device fabrication via pulsed plasma | |
| JP5085997B2 (ja) | プラズマエッチング性能強化方法及び装置 | |
| US10916442B2 (en) | Etching method | |
| JP4852196B2 (ja) | 深開口部を形成するためにプラズマ処理室内でシリコン層をエッチングする方法 | |
| TWI478234B (zh) | 氮化矽膜之蝕刻方法 | |
| US20200381263A1 (en) | Method of processing target object | |
| US20220051904A1 (en) | Etching method | |
| KR20160044545A (ko) | 하드마스크를 측면으로 트리밍하기 위한 방법 | |
| US20220181162A1 (en) | Etching apparatus | |
| TWI766866B (zh) | 蝕刻方法 | |
| KR102122205B1 (ko) | 에칭 방법 및 플라즈마 처리 장치 | |
| JP4065213B2 (ja) | シリコン基板のエッチング方法及びエッチング装置 | |
| JP6541739B2 (ja) | プラズマエッチング方法 | |
| KR20170000791A (ko) | 에칭 방법 | |
| EP4300544A1 (en) | Post-processing of indium-containing compound semiconductors | |
| US6756314B2 (en) | Method for etching a hard mask layer and a metal layer | |
| JP2023513771A (ja) | 無限選択性を有する高アスペクト比エッチング | |
| JP2009206130A (ja) | ドライエッチング方法及びドライエッチング装置 | |
| CN105810579B (zh) | 蚀刻方法 | |
| CN116420430A (zh) | 基板处理方法和基板处理装置 | |
| JP2006060089A (ja) | シリコン材のエッチング方法とその装置並びにシリコン成形体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120810 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130620 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130917 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130925 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131017 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131024 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131117 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131218 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140912 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141222 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5674663 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |