CN104752331B

CN104752331B - 一种硅通孔刻蚀方法

Info

Publication number: CN104752331B
Application number: CN201310753493.1A
Authority: CN
Inventors: 罗伟义; 刘身健; 刘晓波; 黄智林; 倪图强
Original assignee: Advanced Micro Fabrication Equipment Inc Shanghai
Current assignee: Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd.
Priority date: 2013-12-31
Filing date: 2013-12-31
Publication date: 2018-08-07
Anticipated expiration: 2033-12-31
Also published as: TW201532195A; CN104752331A; TWI588939B

Abstract

一种硅通孔刻蚀方法以减小硅通孔侧壁的凹口，包括：放置待处理基片到反应腔内的基座上，所述待处理基片上包括绝缘材料层和位于绝缘材料层上方的硅材料层，硅材料层上方还包括图形化的掩膜层开口；通入反应气体到所述反应腔，施加源射频功率到所述反应腔内，形成等离子体，从图形化掩膜层开口向下刻蚀形成硅通孔；通过一个偏置射频电源输出偏置射频功率到所述基座；其特征在于，包括至少一个阶段中偏置射频功率呈脉冲型，其输出功率在高功率输出步骤和低功率输出步骤之间切换，所述偏置射频功率脉冲的占空比低于10%。

Description

一种硅通孔刻蚀方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种深硅（TSV）通孔刻蚀方法。

背景技术

近年来，计算机、通讯、汽车电子、航空航天工业和其他消费类产品对微电子封装提出了更高的要求，即更小、更薄、更轻、高可靠、多功能、低功耗和低成本，需要在硅晶圆上制备出许多垂直互连通孔来实现不同芯片之间的电互连，硅通孔刻蚀工艺逐渐成为微纳加工领域的一个重要技术。而随着微电子机械器件和微电子机械系统（MicroElectromechanical System，MEMS）被越来越广泛的应用于汽车和电费电子等领域，以及TSV（Through Silicon Via）通孔刻蚀（Through Silicon Etch）技术在未来封装领域的广阔前景，深硅刻蚀工艺逐渐成为MEMS制造领域和TSV技术中最炙手可热的工艺之一。

硅通孔刻蚀工艺是一种采用等离子体干法刻蚀的深硅刻蚀工艺，相对于一般的硅刻蚀工艺，其主要区别在于：刻蚀深度远大于一般的硅刻蚀工艺。一般的硅刻蚀工艺的刻蚀深度通常小于1μm，而深硅刻蚀工艺的刻蚀深度则为几十微米甚至上百微米，具有很大的深宽比。因此，为获得良好的深孔形貌，需要刻蚀去除深度为几十甚至上百微米的硅材料，就要求深硅刻蚀工艺具有更快的刻蚀速率，更高的选择比和更大的深宽比。深硅刻蚀工艺也广泛应用在SOI（silicon on insulator）结构上，深硅刻蚀工艺需要从掩膜层向下刻蚀一定深度，如大于10um，或者40-100um直到暴露出底部的绝缘材料层。如图2所示为典型的在利用深硅刻蚀工艺对SOI材料层进行刻蚀时形成的结构图。图2中待刻蚀材料层1底部包括绝缘材料层3，顶部包括掩膜层2，掩膜层2上包括图形化的开口。其中待刻蚀材料层为晶体硅，掩膜层可以是氧化硅或者其它可以作为掩膜的材料，底部的绝缘材料层3可以是氧化硅或者氮化硅或者有机聚合物等其它绝缘材料。在等离子刻蚀过程中掩膜层顶部会积累大量电子形成负电荷的鞘层，同时入射的部分带正电离子也会吸附在刻蚀通孔侧壁，由于底部是绝缘材料层所以这些电荷无法被有效导走，会随着等离子处理的持续逐渐积累。在掩膜层表面负电荷分布不够均匀或者刻蚀通孔侧壁正电荷分布不均匀的情况下，从上方等离子体中入射的正离子会受到这些不对称电场的影响而偏离原来垂直入射的方向，入射轨迹会发生倾斜。这种入射轨迹的倾斜在通孔底部区域最明显，倾斜入射的离子会撞击底部开口侧壁形成凹口4，这些凹口又称notch需要被消除，否则会严重影响最终加工完成时的器件性能。现有技术提出用如图3所示的脉冲形的偏置射频电源功率，施加到下电极的射频功率包括高功率阶段A和低功率阶段B，其中低功率阶段可以是零功率输出也就是关闭功率输出，也可以是远低于高功率输出数值的一种功率输出。应用这种高低切换的脉冲形功率输出方法可以明显减小Notch现象的发生，但是采用这种方法后凹口虽然明显减小但是仍然部分存在。

所以业界需要一种新的刻蚀方法，能够基本完全消除这些通孔底部侧壁的凹口，同时保证刻蚀速率不会降低。

发明内容

本发明解决的问题是提供一种硅通孔刻蚀方法，包括：放置待处理基片到反应腔内的基座上，所述待处理基片上包括绝缘材料层和位于绝缘材料层上方的硅材料层，硅材料层上方还包括图形化的掩膜层开口；通入反应气体到所述反应腔，施加源射频功率到所述反应腔内，形成等离子体，从图形化掩膜层开口向下刻蚀形成硅通孔；通过一个偏置射频电源输出偏置射频功率到所述基座，用以调节所述等离子体中的离子入射到基片上的能量；其特征在于，包括至少一个阶段中偏置射频功率呈脉冲型，其输出功率在高功率输出步骤和低功率输出步骤之间切换，所述偏置射频功率脉冲的占空比低于10%。较佳地，所述偏置射频功率脉冲占空比低于5%，大于0.1%以侧地消除刻蚀通孔侧壁的凹口。

所述待处理基片上从图形化的掩膜层开口向下刻蚀硅材料层直到底部的绝缘材料层，其中从所述开口到底部绝缘材料层的硅通孔深度大于10um。

硅通孔刻蚀包括第一刻蚀阶段，从所述掩膜层开口向下刻蚀到第一深度，偏置射频功率脉冲的占空比大于10%；完成第一刻蚀阶段后进入第二刻蚀阶段向下刻蚀，从所述第一深度刻蚀到底部绝缘材料层，偏置射频功率脉冲的占空比小于10%。这样在保证第一刻蚀阶段刻蚀速率的同时避免了刻蚀孔侧壁凹口的出现。其中第一深度大于所述整个硅通孔深度的2/3。

在第一刻蚀阶段中偏置射频功率脉冲的高功率输出步骤输出第一功率，第二刻蚀阶段中偏置射频功率脉冲的高功率输出步骤输出第二功率，第一功率第一所述第二功率。这样即使在超低占空比刻蚀阶段仍能保证足够的刻蚀速率。

本发明方法还包括匹配频率获取步骤，在匹配频率获取步骤中设置偏置射频电源的输出功率在高功率输出步骤和低功率输出步骤之间切换，调节所述偏置射频电源的输出频率以获得匹配所述高功率输出步骤和第功率输出步骤的多个匹配频率，在从图形化掩膜层开口向下刻蚀形成硅通孔过程中，偏置射频电源的输出频率在所述多个匹配频率之间切换。这样能够保证在超低占空比情况下仍能够有效的实现阻抗匹配，射频功率能在时间非常短的高功率输出步骤中被馈送入反应腔，形成稳定的等离子体。

偏置射频电源内包括射频功率发生器和一个内置脉冲信号源，还包括一个外置脉冲信号源，一个切换开关选择性的联通所述内置脉冲信号源或外置脉冲信号源的输出信号到所述射频功率发生器。所述内置脉冲信号源输出脉冲信号的占空比大于10%小于100%，外置脉冲信号源的输出脉冲信号占空比小于10%大于0.1%。本发明专门设计优化了脉冲信号产生机构，以适应特殊需求，能够更有效地在本发明超低占空比刻蚀模式下和普通占空比刻蚀模式间自由切换。

附图说明

图1是本发明等离子刻蚀装置的结构示意图；

图2是现有技术深硅刻蚀工艺对SOI材料层进行刻蚀时形成的结构图；

图3是现有技术偏置射频电源输出功率示意图；

图4是本发明偏置射频电源输出功率示意图；

图5是本发明偏置射频电源结构图。

具体实施方式

请参考图1理解本发明等离子刻蚀装置结构，本发明等,离子刻蚀装置包括等离子反应腔100，反应腔内包括基座120，基座内包括下电极。基座顶部固定有静电夹盘121，静电夹盘上设置有待处理基片，一个调节环105围绕在静电夹盘121或者基片122外围，通过对调节环材料和形状、尺寸的设计可以改善基片边缘区域的电场分布，实现对刻蚀均匀性的改善。反应腔100顶部包括绝缘材料制成的绝缘窗实现对反应顶部的密封。绝缘窗上方包括至少一组电感线圈，通过导线连接到一个高频射频电源用于形成并维持高浓度的等离子体，高频电源输出13Mhz的射频能量到反应腔内。反应腔顶部还包括一个反应气体喷口，该喷口通过管道和阀门连接到至气源110，除了图1中所示的供气结构，实际刻蚀中还可以包括多种反应气体源（SF6、C4F8、Ar）通过阀门网络供应反应气体到反应腔内或者，或者在反应气体不需要通入反应腔时通过阀门网络直接将反应气体通过旁路管道排放到气压阀130下游的排气管道中。一个偏置射频电源40通过导线连接到一个匹配电路50，匹配电路50内具有可变阻抗，经过匹配电路调节后的射频能量被输出到基座内的下电极，通过调节偏置射频电源的功率大小调节入射到基片表面的等离子体的能量大小。本发明除了可以用于图1所示的电感耦合等离子反应器（ICP）外也可以应用于电容耦合的等离子反应器（CCP），这些反应器类型的选择属于公知技术，在此不再赘述。

如图3所示的现有技术利用传统的脉冲形射频电源输出到下电极，其占空比（A阶段时长占整个处理步骤A+B时间长度比例）一般选用10-90%，部分文献中也有记载5%-95%，但是实际使用中偏置射频电源的功率输出脉冲占空比参数没有选用低于10%的。因为传统认为占空比越小则输入功率越小，因此刻蚀速率越低，而且由于高功率输出阶段A的时间很短，马上进入低功率输出阶段B会造成等离子熄灭或者转入低功率输出段B时等离子状态的不稳定，增加等离子处理参数调节难度。而通过调节脉冲偏置射频电源的输出功率会相对稳定的多。所以现有技术通常在消除Notch现象时会在10%-90%范围内选择占空比再通过调节输出功率或者脉冲频率来进一步改善。由于这一技术原因所以现有市场上配套的商业化的脉冲型射频电源可选的占空比都在10%-90%，要超出这个范围就需要等离子刻蚀装置生产商自行改装。

发明人研究发现在其它输出功率或者脉冲频率不变的情况下采用超第占空比，如低于5%时，现有技术中出现的Notch现象基本消失。侧壁从开口到底部绝缘材料层4基本没有明显的凹口。而原有对超低占空比带来无法快速匹配，引起等离子体不稳定的问题也被本申请人的另一些早期申请：CN201210393470.x和CN201210458267.6中揭露的技术方案解决了。在这些本申请人申请的专利中设置了一个匹配频率获取步骤，在匹配频率获取步骤中模拟后续脉冲切换时会出现的多个阻抗状态，通过调节射频电源的输出频率，在获得能够与所述多个模拟的阻抗状态匹配的多个特定频率后存储起来，在后续的脉冲式切换输出功率大小时直接用该调节后的多个特定频率来实现阻抗的快速匹配。采用该方法后由于频率设置属于电信号的参数设置，几乎是瞬间就可实现，不需要机械装置来调节体积巨大的可变电容或可变电感，所以能够匹配脉冲式射频电源在占空比极低（如本发明选用的低于5%）时的阻抗。

如图4所示为本发明偏置射频电源40输出的脉冲式射频功率示意图，由于选用了极低的占空比，本发明在刻蚀过程中等离子处于熄灭或者低功率维持状态，也就是B阶段的时间远大于A阶段，在B阶段中积累在掩膜层2表面的负电荷逐渐熄灭或减少，刻蚀通孔内侧壁吸附的其它电荷也会逐渐被中和。这样在进入A阶段时，带正电的离子入射时就不会受到不均匀电场的影响，能够垂直入射到下方，侧壁的氟碳化合物保护层不会被轰击而损伤，刻蚀气体也就无法侧向刻蚀，所以也就防止了侧壁凹口的产生。

本发明在选用超低占空比的同时还可以同步提高输出功率的幅度，比如现有技术中A阶段偏置射频电源的输出功率为500W，占空比为50%，本发明选择了4%的占空比，同时输出功率达到3000W，这样在消除Notch的同时还能提高刻蚀速率保证整体的刻蚀效率。同时提高射频功率也能提高掩膜层2表面的鞘层厚度，增加离子向下的加速度，离子垂直入射速度越快则受下方不均匀电场影响偏转的角度越小，所以也能减轻对侧壁的刻蚀。这种超高功率的偏置功率输出能够保证入射离子垂直入射，但是不能长期包持这样的功率输出，因为高能离子也会轰击损坏顶部的掩膜材料层，掩膜层被破坏会造成刻蚀的图形变形。所以本发明用超低占空比配合高功率能够保证不会出现侧壁凹口同时还保证了掩膜图形的完整精确。

采用本发明能够显著改善刻蚀孔底部的凹口现象，基本观测不到侧壁凹口，当然除了在刻蚀孔底部（刻蚀孔深度2/3以下部分）可以用本发明的超低占空比减小侧向刻蚀，也可以将本发明手段应用到整个通孔刻蚀的其它部分。也可以结合现有技术在前半段用传统的常规占空比10-90%和常规的射频功率，在底部采用超低占空比，为了改善效果还可以在底部刻蚀时同时施加更高的射频功率。

由于现有技术不会选用本发明所需要超低占空比的脉冲电源，所以发明人还需要对现有商用射频电源进行改造才能获得具有超低占空比射频脉冲输出的射频电源40。如图5所示，本发明射频脉冲电源40包括内置脉冲信号源42，输出20Hz-200Khz的脉冲信号到低频射频电源48，控制低频射频电源输出功率以脉冲信号的频率在高功率输出和低功率输出间切换。内置脉冲信号源输出的脉冲信号占空比只能在10-90%之间调节。其中低频射频电源48的输出频率可以是2Mhz或者400-1MHz的偏置射频电源。本发明还包括一个外置脉冲信号源44，输出与内置脉冲信号相同频率的脉冲信号，但是其输出脉冲的占空比可以在0.1-5%或者0.1-10%的范围内作精确调控。在进入传统刻蚀模式时内置脉冲射频信号源42的输出端通过选择开关46连接到低频射频电源48，在需要进入本发明的超低占空比刻蚀阶段时，选择开关使外置脉冲信号源44的输出脉冲信号输出到低频射频电源48，最后通过低频射频电源48的输出端41输出脉冲形的射频功率到等离子反应装置的下电极。

本发明利用超低占空比在对SOI材料进行深硅孔刻蚀时可以基本消除侧壁凹口现象，其中占空比在5%以下，特别是0.1%-4.5%,频率范围在20hz-1Khz，时观测不到凹口存在，占空比在5-10%时，仍然可以观测到少量凹口的存在，但是也明显优于现有技术只能用功率、脉冲频率等其它参数来调控所能取得的技术效果。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种硅通孔刻蚀方法，包括：

放置待处理基片到反应腔内的基座上，所述待处理基片上包括绝缘材料层和位于绝缘材料层上方的硅材料层，硅材料层上方还包括图形化的掩膜层开口；

通入反应气体到所述反应腔，施加源射频功率到所述反应腔内，形成等离子体，从图形化掩膜层开口向下刻蚀形成硅通孔；

通过一个偏置射频电源输出偏置射频功率到所述基座，用以调节所述等离子体中的离子入射到基片上的能量；

其特征在于，包括至少一个低占空比刻蚀阶段，在所述低占空比刻蚀阶段中偏置射频功率呈脉冲型，其输出功率在高功率输出步骤和低功率输出步骤之间切换，所述偏置射频功率脉冲的占空比低于10％；

所述偏置射频电源内包括射频功率发生器和一个内置脉冲信号源，还包括一个外置脉冲信号源，一个切换开关选择性的联通所述内置脉冲信号源或外置脉冲信号源的输出信号到所述射频功率发生器；

所述内置脉冲信号源输出脉冲信号的占空比大于10％小于100％，外置脉冲信号源的输出脉冲信号占空比小于10％大于0.1％。

2.如权利要求1所述硅通孔刻蚀方法，其特征在于，所述偏置射频功率脉冲占空比在0.1％到4.5％之间。

3.如权利要求1所述硅通孔刻蚀方法，其特征在于，所述偏置射频功率脉冲脉冲频率在20hz到1Khz之间。

4.如权利要求1所述硅通孔刻蚀方法，其特征在于，所述待处理基片上从图形化的掩膜层开口向下刻蚀硅材料层直到底部的绝缘材料层，其中从所述开口到底部绝缘材料层的硅通孔深度大于10um。

5.如权利要求4所述硅通孔刻蚀方法，其特征在于，所述硅通孔刻蚀包括第一刻蚀阶段，从所述掩膜层开口向下刻蚀到第一深度，偏置射频功率脉冲的占空比大于10％；完成第一刻蚀阶段后进入第二刻蚀阶段向下刻蚀，从所述第一深度刻蚀到底部绝缘材料层，偏置射频功率脉冲的占空比小于10％。

6.如权利要求5所述硅通孔刻蚀方法，其特征在于所述第一深度大于等于硅通孔深度的2/3。

7.如权利要求5所述硅通孔刻蚀方法，其特征在于，在第一刻蚀阶段中偏置射频功率脉冲的高功率输出步骤输出第一功率，第二刻蚀阶段中偏置射频功率脉冲的高功率输出步骤输出第二功率，第一功率低于所述第二功率。

8.如权利要求1所述硅通孔刻蚀方法，其特征在于，还包括匹配频率获取步骤，在匹配频率获取步骤中设置偏置射频电源的输出功率在高功率输出步骤和低功率输出步骤之间切换，调节所述偏置射频电源的输出频率，以获得匹配所述高功率输出步骤和低功率输出步骤的多个匹配频率，在从图形化掩膜层开口向下刻蚀形成硅通孔过程中，偏置射频电源的输出频率在所述多个匹配频率之间切换。