KR20190003093A - 반도체 제조 장치, 이의 동작 방법 - Google Patents

반도체 제조 장치, 이의 동작 방법 Download PDF

Info

Publication number
KR20190003093A
KR20190003093A KR1020170083576A KR20170083576A KR20190003093A KR 20190003093 A KR20190003093 A KR 20190003093A KR 1020170083576 A KR1020170083576 A KR 1020170083576A KR 20170083576 A KR20170083576 A KR 20170083576A KR 20190003093 A KR20190003093 A KR 20190003093A
Authority
KR
South Korea
Prior art keywords
voltage
source
plasma chamber
time
power source
Prior art date
Application number
KR1020170083576A
Other languages
English (en)
Other versions
KR102475069B1 (ko
Inventor
심승보
최명선
강남준
성덕용
정상민
한병훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170083576A priority Critical patent/KR102475069B1/ko
Priority to US15/864,529 priority patent/US10964511B2/en
Priority to CN201810696992.4A priority patent/CN109216147B/zh
Publication of KR20190003093A publication Critical patent/KR20190003093A/ko
Application granted granted Critical
Publication of KR102475069B1 publication Critical patent/KR102475069B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

반도체 제조 장치, 이의 동작 방법이 제공된다. 상기 반도체 제조 장치는, 서로 다른 제1 가스와 제2 가스를 포함하는 혼합 가스를 제공받는 플라즈마 챔버, 상기 플라즈마 챔버로 제1 시간에 제1 레벨의 소스 전압을 인가하고, 제2 시간에 상기 제1 레벨과는 다른 제2 레벨의 소스 전압을 인가하는 소스 전원, 상기 플라즈마 챔버로 상기 제1 시간에서 제1 턴 온(turn on) 전압을 인가하고, 상기 제2 시간에서 제1 턴 오프(turn off) 전압을 인가하는 제1 바이어스 전원 및 상기 플라즈마 챔버로 상기 제1 시간에서 제2 턴 오프 전압을 인가하고, 상기 제2 시간에서 제2 턴 온 전압을 인가하는 제2 바이어스 전원을 포함하되, 상기 플라즈마 챔버는, 상기 제1 시간에서 상기 소스 전원과 상기 제1 바이어스 전원에 의해 상기 혼합 가스로부터 제1 조건의 플라즈마를 형성하고, 상기 제2 시간에서 상기 소스 전원과 상기 제2 바이어스 전원에 의해 상기 혼합 가스로부터 상기 제1 조건과는 다른 제2 조건의 플라즈마를 형성한다.

Description

반도체 제조 장치, 이의 동작 방법{SEMICONDUCTOR MANUFACTURING DEVICE, METHOD FOR OPERATING THE SAME}
본 발명은 반도체 제조 장치, 이의 동작 방법 및 반도체 제조 방법에 관한 것이며, 구체적으로는 플라즈마 챔버를 통해 플라즈마를 형성하여 반도체 장치를 제조할 수 있는 반도체 제조 장치, 이의 동작 방법에 관한 것이다.
최근 플라즈마(Plasma)를 사용하여 원하는 화학적 반응(성막, 식각 등)을 가속화 시키는 시스템이 반도체 제조 산업에서 다양하게 이용되고 있다.
한편, 플라즈마에 의해 반도체 층을 건식 식각하여 서로 다른 폭의 패턴을 형성하는 것에 있어서, 패턴의 폭에 따라 식각 깊이가 달라지는 Aspect Ratio Dependent Etch(ARDE) 현상이 문제될 수 있다. ARDE 현상을 완화하기 위해 다양한 기술들이 제안되고 있다.
본 발명이 해결하고자 하는 기술적 과제는, 플라즈마를 이용한 반도체 제조 공정을 수행하는 반도체 제조 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 플라즈마를 이용하여 반도체 제조 공정을 수행하는 반도체 제조 장치의 동작 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 반도체 제조 장치는, 서로 다른 제1 가스와 제2 가스를 포함하는 혼합 가스를 제공받는 플라즈마 챔버, 상기 플라즈마 챔버로 제1 시간에 제1 레벨의 소스 전압을 인가하고, 제2 시간에 상기 제1 레벨과는 다른 제2 레벨의 소스 전압을 인가하는 소스 전원, 상기 플라즈마 챔버로 상기 제1 시간에서 제1 턴 온(turn on) 전압을 인가하고, 상기 제2 시간에서 제1 턴 오프(turn off) 전압을 인가하는 제1 바이어스 전원 및 상기 플라즈마 챔버로 상기 제1 시간에서 제2 턴 오프 전압을 인가하고, 상기 제2 시간에서 제2 턴 온 전압을 인가하는 제2 바이어스 전원을 포함하되, 상기 플라즈마 챔버는, 상기 제1 시간에서 상기 소스 전원과 상기 제1 바이어스 전원에 의해 상기 혼합 가스로부터 제1 조건의 플라즈마를 형성하고, 상기 제2 시간에서 상기 소스 전원과 상기 제2 바이어스 전원에 의해 상기 혼합 가스로부터 상기 제1 조건과는 다른 제2 조건의 플라즈마를 형성한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 스토리지 장치의 반도체 제조 장치는, 서로 다른 제1 가스와 제2 가스를 포함하는 혼합 가스를 제공받는 플라즈마 챔버, 상기 플라즈마 챔버로 제1 시간에 제1 레벨의 소스 전압을 인가하고, 제2 시간에 상기 제1 레벨과는 다른 제2 레벨의 소스 전압을 인가하는 소스 전원, 상기 플라즈마 챔버로 상기 제1 시간에서 제1 턴 온(turn on) 전압을 인가하고, 상기 제2 시간에서 제1 턴 오프(turn off) 전압을 인가하는 제1 바이어스 전원, 상기 플라즈마 챔버로 상기 제1 시간에서 제2 턴 오프 전압을 인가하고, 상기 제2 시간에서 제2 턴 온 전압을 인가하는 제2 바이어스 전원, 상기 소스 전원과 상기 플라즈마 챔버 사이에 연결된 제1 매칭 회로, 상기 제1 바이어스 전원과 상기 플라즈마 챔버 사이에 연결된 제2 매칭 회로, 상기 제2 바이어스 전원과 연결된 상기 플라즈마 챔버 사이에 제3 매칭 회로, 및 상기 제1 내지 제3 매칭 회로와 상기 플라즈마 챔버 간의 임피던스 매칭을 제어하는 제어부를 포함하되, 상기 제어부는, 상기 제1 시간에서 상기 제1 매칭 회로 및 제2 매칭 회로의 커패시턴스를 제어하여 임피던스 매칭을 제어하고, 상기 제2 시간에서 상기 소스 전원의 RF 주파수와 상기 제2 바이어스 전원의 RF 주파수를 제어하여 임피던스 매칭을 제어한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 반도체 제조 장치의 동작 방법은, 플라즈마 챔버로 제1 가스와 제2 가스를 포함하는 혼합 가스를 제공하고, 제1 시간에 상기 플라즈마 챔버로 제1 레벨의 소스 전압과 제1 턴 온 전압을 인가하여 상기 혼합 가스로부터 제1 조건의 플라즈마를 형성하고, 제2 시간에 상기 플라즈마 챔버로 제2 레벨의 소스 전압과 제2 턴 온 전압을 인가하여 상기 혼합 가스로부터 상기 제1 조건과는 다른 제2 조건의 플라즈마를 형성하는 것을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 반도체 제조 장치를 개략적으로 도시한 개념도이다.
도 2는 도 1에 포함된 제1 내지 제3 매칭 회로의 회로도이다.
도 3은 본 발명의 몇몇 실시예에 따른 반도체 제조 장치의 동작을 설명하기 위한 타이밍도이다.
도 4는 본 발명의 몇몇 실시예에 따른 반도체 제조 장치의 동작을 설명하기 위한 순서도이다.
도 5a 및 5b는 본 발명의 몇몇 실시예에 따른 반도체 제조 장치의 동작을 설명하기 위한 개략도이다.
도 6a 및 6b는 본 발명의 몇몇 실시예에 따른 반도체 제조 장치의 동작을 설명하기 위한 개략도이다.
도 7은 본 발명의 몇몇 실시예에 따른 반도체 제조 장치의 임피던스 매칭 동작을 설명하기 위한 순서도이다.
도 8은 본 발명의 몇몇 실시예에 따른 반도체 제조 장치를 설명하기 위한 개략도이다.
도 9는 본 발명의 몇몇 실시예에 따른 반도체 제조 장치에 의한 반도체 제조 방법을 설명하기 위한 순서도이다.
도 10a 내지 도 10e는 본 발명의 몇몇 실시예에 따른 반도체 제조 장치에 의한 반도체 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 11은 본 발명의 몇몇 실시예에 따른 반도체 제조 장치에 의한 반도체 제조 방법을 설명하기 위한 중간 단계 도면들이다.
이하에서 도 1 내지 도 11을 참조하여, 본 발명의 몇몇 실시예에 따른 반도체 제조 장치 및 이의 동작 방법, 반도체 장치의 제조 방법을 설명한다.
도 1은 본 발명의 몇몇 실시예에 따른 반도체 제조 장치를 개략적으로 도시한 개념도이다.
본 발명의 몇몇 실시예에 따른 반도체 제조 장치는, 플라즈마 챔버(110), 상부 전극(120), 하부 전극(130), 혼합 가스 공급기(150), 혼합 가스 공급관(160), 소스 전원(210), 제1 매칭 회로(215), 제1 바이어스 전원(220), 제2 매칭 회로(225), 제2 바이어스 전원(230), 제3 매칭 회로(235) 및 컨트롤러(300)를 포함할 수 있다.
플라즈마 챔버(110)는 혼합 가스 공급기(150)로부터 혼합 가스를 공급받고, 혼합 가스로부터 플라즈마를 형성할 수 있다. 플라즈마 챔버(110)는 형성된 플라즈마를 이용하여 웨이퍼(W)에 대한 플라즈마 처리 공정을 수행할 수 있다. 본 발명의 몇몇 실시예에서, 플라즈마 챔버(110)는 웨이퍼(W)에 대해 증착(deposition) 공정, 식각(etching) 공정 등을 수행할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
본 발명의 몇몇 실시예에서, 플라즈마 챔버(110)는 CCP(Capacitively Coupled Plasma) 방식으로 동작할 수 있다. 따라서 플라즈마 챔버(110) 내에서 이온 또는 전자는 상하 방향으로 이동할 수 있다.
상부 전극(120)은 플라즈마 챔버(110) 내에 배치될 수 있다. 상부 전극(120)은 웨이퍼(W) 및 웨이퍼(W)를 지지하는 하부 전극(130)의 상부에 배치될 수 있다.
본 발명의 몇몇 실시예에서, 상부 전극(120)은 플라즈마 챔버(110)에 혼합 가스를 공급하는 샤워 헤드일 수 있다. 따라서 혼합 가스 공급기(150)가 공급하는 혼합 가스는 혼합 가스 공급관(160)을 통해 상부 전극(120)으로 공급된다. 상부 전극(120)은 표면에 형성된 복수의 개구를 통해 혼합 가스를 배출할 수 있다.
본 발명의 몇몇 실시예에서, 상부 전극(120)은 접지 단자로 연결될 수 있으나 이에 제한되는 것은 아니다. 상부 전극(120)에는 별도의 전원이 연결될 수도 있다.
하부 전극(130)은 플라즈마 챔버(110) 내에 배치될 수 있다. 하부 전극(130)은 웨이퍼(W) 하부에 배치되어, 웨이퍼(W)를 지지할 수 있다. 도 1에 도시되지는 않았지만 하부 전극(130)은 웨이퍼(W)와 접촉하는 정전 척을 포함할 수 있다.
하부 전극(130)은 소스 전원(210) 및 제1 매칭 회로(215)와 전기적으로 연결될 수 있다. 하부 전극(130)은 소스 전원(210)으로부터 소스 전압을 제공받을 수 있다. 하부 전극(120)은 소스 전원(210)으로부터 펄스 형태의 RF 전력을 제공받을 수 있다.
하부 전극(130)은 제1 바이어스 전원(220) 및 제2 매칭 회로(225)와 전기적으로 연결될 수 있다. 하부 전극(130)은 제1 바이어스 전원(220)으로부터 제1 턴 온(turn on) 전압 및 제1 턴 오프(turn off) 오프 전압이 인가될 수 있다.
하부 전극(130)은 제2 바이어스 전원(230) 및 제3 매칭 회로(235)와 전기적으로 연결될 수 있다. 하부 전극(130)은 제2 바이어스 전원(230)으로부터 제2 턴 온 전압 및 제2 턴 오프 전압이 인가될 수 있다.
도 1에서 하부 전극(130)에 소스 전원(210)과 제1 바이어스 전원(220) 및 제2 바이어스 전원(230)이 연결되는 것으로 도시되었으나 본 발명이 이에 제한되는 것은 아니다. 즉, 상부 전극(120)에 소스 전원(210)이 연결되고, 하부 전극(130)에 제1 바이어스 전원(220) 및 제2 바이어스 전원(230)이 연결될 수도 있다. 또한, 몇몇 실시예에서 소스 전원(210), 제1 바이어스 전원(220), 제2 바이어스 전원(230)이 상부 전극(120)에 함께 연결될 수도 있다.
본 발명의 몇몇 실시예에 따른 반도체 제조 장치의 동작 과정에서, 상부 전극(120)과 하부 전극(130)은 전기적으로 연결될 수 있다. 즉, 상부 전극(120)과 및 하부 전극(130)과, 플라즈마 챔버(110)로 공급된 혼합 가스 사이에, 전기 회로가 형성될 수 있다. 상부 전극(120)과 하부 전극(130)은 플라즈마 챔버(110)로 공급된 혼합 가스와 용량성으로(capacitively) 결합할 수 있다.
하부 전극(130)은 형성된 전기 회로에 전력을 공급하고, 플라즈마 챔버(110)로 공급된 혼합 가스로부터 플라즈마를 형성하여 웨이퍼(W)를 플라즈마 처리할 수 있다.
하부 전극(130)에 전원이 공급되고, 플라즈마 챔버(110) 내부에 혼합 가스가 공급되어 플라즈마가 형성되면, 상부 전극(120)과 하부 전극(130) 사이에 커패시터 경로(capacitive path)가 형성될 수 있다.
반도체 제조 장치에 의한 플라즈마 형성 과정에 있어 최대의 출력으로 플라즈마를 형성하기 위해 상부 전극(120)과 하부 전극(130)이 형성하는 전기 회로의 반사 전력(reflected power)를 최소화시킬 필요가 있다. 바꾸어 말하면, 상부 전극(120)과 하부 전극(130)이 형성하는 전기 회로에서 발생한 반사 전력이 클수록 플라즈마 형성을 위한 전체 출력은 감소하게 된다. 상기 반사 전력은 상부 전극(120)과 하부 전극(130)이 형성하는 전기 회로의 임피던스와, 소스 전원(210), 제1 바이어스 전원(220) 및 제2 바이어스 전원(230)의 임피던스를 매칭(matching)하는 것에 의해 최소화될 수 있다.
상부 전극(120)과 하부 전극(130)이 형성하는 전기 회로의 임피던스와, 소스 전원(210), 제1 바이어스 전원(220) 및 제2 바이어스 전원(230)의 임피던스 사이의 매칭과 관련하여, 뒤에서 더욱 자세하게 설명한다.
혼합 가스 공급기(150)는 혼합 가스 공급관(160)을 통해 플라즈마 챔버(110)로 혼합 가스를 공급할 수 있다. 본 발명의 몇몇 실시예에서, 혼합 가스 공급기(150)가 플라즈마 챔버(110)로 공급하는 혼합 가스는 두 개 이상의 가스가 혼합된 것일 수 있으며, 예를 들어, 플루오로카본(CxFy)과 산소(O2) 가스를 포함할 수 있다. 다만 본 발명의 실시예가 이에 제한되는 것은 아니다.
도 1에서 플라즈마 챔버(110)에 하나의 혼합 가스 공급기(150)가 혼합 가스 공급관(160)을 통해 연결되는 것으로 도시되었으나 본 발명이 이에 제한되는 것은 아니다. 플라즈마 챔버(110)에 두 개 이상의 혼합 가스 공급기(150)가 공급관을 통해 각각 연결될 수도 있다. 플라즈마 챔버(110)에 두 개 이상의 혼합 가스 공급기(150)가 연결된 경우, 두 개 이상의 혼합 가스 공급기(150)로부터 각각 공급된 서로 다른 가스가 플라즈마 챔버(110) 내에서 혼합될 수도 있다.
소스 전원(210)은 하부 전극(130)과 연결될 수 있으며, 제1 매칭 회로(215)를 통해 하부 전극(130)과 전기적으로 연결될 수 있다. 소스 전원(210)은 RF(Radio Frequency) 컨트롤러(300)와 연결되어, RF 컨트롤러(300)로부터의 지령에 의해 제어될 수 있다. 구체적으로 RF 컨트롤러(300)는 소스 전원(210)으로부터 인가되는 소스 전압의 RF 주파수를 제어할 수 있다.
본 발명의 몇몇 실시예에서, 소스 전원(210)은 사인파(sine wave) 형태의 전압을 발생시키는 전압원과, 상기 전압원이 발생시킨 전압을 필터링하여 펄스(pulse) 형태의 전압을 생성하는 정류기 회로를 포함할 수 있다.
제1 매칭 회로(215)는 하부 전극(130)과 제1 소스 전원(210) 사이에 연결될 수 있다. 제1 매칭 회로(215)는 RF 컨트롤러(300)의 제어에 의해, 상부 전극(120)과 하부 전극(130)이 형성하는 전기 회로의 임피던스와 소스 전원(210)의 임피던스를 매칭시킬 수 있다.
제1 매칭 회로(215)의 예시적인 구조와 관련하여, 도 2를 참조하여 더욱 자세하게 설명한다.
도 2는 도 1의 제1 내지 제3 매칭 회로(215, 225, 235)를 설명하기 위한 회로도이다.
도 2의 (a)를 참조하면, 제1 매칭 회로(215)는 제1 임피던스 측정기(216), 제1 가변 커패시터(C1)와 제2 가변 커패시터(C2)를 포함할 수 있다. 제1 매칭 회로(215)의 일단은 하부 전극(130)과 전기적으로 연결되고, 타단은 소스 전원(210)에 전기적으로 연결될 수 있다. 예를 들어, 제1 매칭 회로(215)의 제2 노드(N2)와 소스 전원(220)이 연결되고, 제1 임피던스 측정기(216)와 상부 전극(120)이 연결될 수 있다. 이와는 반대로, 제2 노드(N2)와 상부 전극(120)이 연결될 수 있고, 제1 임피던스 측정기(216)와 소스 전원(220)이 연결될 수도 있다.
제1 가변 커패시터(C1)는 제1 노드(N1)에 병렬로 연결될 수 있다. 제1 가변 커패시터(C1)는 제1 매칭 회로(215)를 제어하는 RF 컨트롤러(300)의 지령에 의해 커패시턴스가 변할 수 잇다. 제1 가변 커패시터(C1)는 예를 들어, 진공 가변 커패시터(Vacuum Variable Capacitor; VVC)를 포함할 수 있다. 제1 가변 커패시터(C1)는 RF 컨트롤러(300)로부터의 제어 신호를 수신하고, 내부에 포함된 두 개의 전극 사이의 간격을 기계적으로 조절하여 이의 커패시턴스를 변화시킬 수 있다.
제2 가변 커패시터(C2)는 제1 노드(N1)와 제2 노드(N2) 사이에 직렬로 연결될 수 있다. 제1 가변 커패시터와 마찬가지로, 제2 가변 커패시터(C2) 또한 VVC를 포함할 수 있다. 제2 가변 커패시터(C2)는 RF 컨트롤러(300)의 제어에 의해 이의 커패시턴스를 변화시킬 수 있다.
제1 임피던스 측정기(216)는 제1 노드(N1)에 연결될 수 있다. 제1 임피던스 측정기(216)는 플라즈마 챔버(110)의 임피던스를 측정하여 RF 컨트롤러(300)에 측정된 값을 제공할 수 있다. 본 발명의 몇몇 실시예에서, 제1 임피던스 측정기(216)는 플라즈마 챔버(110)에 소스 전압이 인가된 경우의 반사 전력을 측정하고, RF 컨트롤러(300)에 제공할 수도 있다.
도 2의 (a)에 도시된 제1 임피던스 측정기(216), 제1 가변 커패시터(C1) 및 제2 가변 커패시터(C2)의 연결 형태는 예시적인 것이다. 따라서 도시된 회로 소자들은 얼마든지 다른 방식에 의해 전기적으로 서로 연결될 수 있다. 또한 제1 노드(N1) 및 제2 노드(N2)에 커패시터 또는 인덕턴스 소자들이 추가로 연결되어 제1 매칭 회로(215)가 T형 네트워크 또는 π형 네트워크로 구성될 수도 있다. 상기 인덕턴스 소자들은 RF 컨트롤러(300)의 제어에 따라 가변하는 인덕턴스를 가질 수 있다.
제1 바이어스 전원(220)은 하부 전극(130)과 연결될 수 있으며, 제2 매칭 회로(225)를 통해 하부 전극(130)과 전기적으로 연결될 수 있다. 제1 바이어스 전원(220)은 RF 컨트롤러(300)와 연결되어, RF 컨트롤러(300)로부터의 지령에 의해 제어될 수 있다. 구체적으로 RF 컨트롤러(300)는 제1 바이어스 전원(220)으로부터 인가되는 제1 바이어스 전압의 RF 주파수, 제1 바이어스 전압의 제1 턴 온 전압 또는 제1 턴 오프 전압의 크기, 및 제1 바이어스 전압의 듀티 사이클(duty cycle) 등을 제어할 수 있다.
제2 매칭 회로(225)는 하부 전극(130)과 제1 바이어스 전원(220) 사이에 연결될 수 있다. 제2 매칭 회로(225)는 RF 컨트롤러(300)의 제어에 의해, 상부 전극(120)과 하부 전극(130)이 형성하는 전기 회로의 임피던스와 제1 바이어스 전원(220)의 임피던스를 매칭시킬 수 있다.
제2 바이어스 전원(230)은 하부 전극(130)과 연결될 수 있으며, 제3 매칭 회로(235)를 통해 하부 전극(130)과 전기적으로 연결될 수 있다. 제2 바이어스 전원(230)은 RF 컨트롤러(300)와 연결될 수 있다. RF 컨트롤러(300)는 제2 바이어스 전원(230)으로부터 인가되는 제2 바이어스 전압의 RF 주파수를 제어할 수 있다.
제2 매칭 회로(225) 및 제3 매칭 회로(235)의 예시가 도 2의 (b)와 (c)로 각각 도시된다.
다시 도 2를 참조하면, 제2 매칭 회로(225)와 제3 매칭 회로(235)는 앞서 설명한 제1 매칭 회로(215)와 유사한 구조를 가질 수 있다. 즉, 제2 매칭 회로(225)는 제3 노드(N3)에 각각 연결된 제3 가변 커패시터(C3)와 제4 가변 커패시터(C4), 및 제2 임피던스 측정기(226)를 포함할 수 있다. 제3 매칭 회로(235)는 제5 노드(N5)에 각각 연결된 제5 가변 커패시터(C5)와 제6 가변 커패시터(C6), 및 제3 임피던스 측정기(236)를 포함할 수 있다.
제2 매칭 회로(225)와 제3 매칭 회로(235) 각각은 앞서 설명한 제1 매칭 회로(215)와 유사한 방식으로 동작할 수 있다. 즉, 제2 매칭 회로(225)는 RF 컨트롤러(300)의 지령에 의해 제3 가변 커패시터(C3)와 제4 가변 커패시터(C4)의 커패시턴스를 변화시키고, 상부 전극(120)과 하부 전극(130)이 형성하는 전기 회로의 임피던스와 제1 바이어스 전원(220) 사이의 임피던스를 매칭할 수 있다.
또한 제3 매칭 회로(235)는 RF 컨트롤러(300)의 지령에 의해 상부 전극(120) 제5 가변 커패시터(C5)와 제6 가변 커패시터(C6)의 커패시턴스를 변화시키고, 상부 전극(120)과 하부 전극(130)이 형성하는 전기 회로의 임피던스와 제2 바이어스 전원(230) 사이의 임피던스를 매칭할 수 있다.
여기서 '임피던스 매칭'은 전원의 임피던스와 부하의 임피던스를 동일하게 정합시키는 것을 의미한다. 상술한 것과 같이 플라즈마 챔버(110) 내 상부 전극(120)과 하부 전극(130)이 형성하는 전기 회로의 반사 전력을 최소화하기 위하여, 전원의 복소 임피던스와 부하의 복소의 임피던스를 동일하게 할 필요가 있다. 전원의 복소 임피던스는 예를 들어, 50오옴(Ω)일 수 있다. 따라서 제1 내지 제3 매칭 회로(235)는 내부에 포함된 가변 커패시턴스의 값을 조절하여, 상부 전극(120)과 하부 전극(130)이 형성하는 전기 회로의 임피던스와 매칭 회로의 임피던스를 예를 들어 50Ω이 되도록 할 수 있다. 본 발명의 실시예에 따른 반도체 제조 장치의 임피던스 매칭과 관련하여, 이후에 더욱 자세하게 후술한다.
앞서 제1 매칭 회로(215)와 마찬가지로, 도 2의 (b)와 (c)에 도시된 제2 임피던스 측정기(226), 제3 내지 제6 가변 커패시터(C3~C6)의 연결 형태는 예시적인 것이다. 따라서 도시된 회로 소자들은 얼마든지 다른 방식에 의해 전기적으로 서로 연결될 수 있다. 또한 제3 내지 제6 노드(N3~N6) 에 커패시터 또는 인덕턴스 소자들이 추가로 연결되어 제2 매칭 회로(225) 또는 제3 매칭 회로(235)가 T형 네트워크 또는 π형 네트워크로 구성될 수도 있다.
RF 컨트롤러(300)는 소스 전원(210), 제1 바이어스 전원(220) 및 제2 바이어스 전원(230)과 연결될 수 있다. RF 컨트롤러(3000는 소스 전원(210), 제1 바이어스 전원(220) 및 제2 바이어스 전원(230)이 인가하는 전압의 RF 주파수를 제어할 수 있다.
소스 전원(210), 제1 바이어스 전원(220) 및 제2 바이어스 전원(230)의 동작과 관련하여 도 3을 참조하여 설명한다.
도 3은 도 1의 소스 전원(210), 제1 바이어스 전원(220) 및 제3 바이어스 전원(230)의 동작을 설명하기 위한 타이밍도이다.
본 발명의 몇몇 실시예에서, 소스 전원(210)이 인가하는 전원 전압은 일정한 주기(P)를 갖는 펄스 형태의 전압일 수 있다. 소스 전원(210)은 제1 듀티 사이클(D1)에서 제1 레벨(H1)을 갖는 소스 전압을 인가하고, 제2 듀티 사이클(D2)에서 제2 레벨(L)을 갖는 소스 전압을 인가할 수 있다. 즉, 소스 전원(210)은 제1 시간(원점)에서 제1 레벨(H1)을 갖는 소스 전압을 인가하고, 제2 시간(t1)에서 제2 레벨(H2)을 갖는 소스 전압을 인가할 수 있다.
제1 레벨(H1)과 제2 레벨(L)은 서로 다를 수 있다. 다만 본 발명이 이에 제한되는 것은 아니며, 소스 전원(210)이 제1 듀티 사이클(D1)과 제2 듀티 사이클(D2)에서 인가하는 전압 레벨은 서로 동일할 수 있다.
본 발명의 몇몇 실시예에서, 소스 전원(210)에 포함된 전압원은 약 100MHz 내지 200MHz의 주파수의 소스 전압을 발생시킬 수 있다. 다만 앞서 설명한 것과 같이 소스 전원(210)은 펄스 형태의 소스 전압을 생성하므로, 주기(P)는 소스 전원(210)에 포함된 전압원이 발생시키는 전압의 진동 주기보다 작을 수 있다. 상기 주기(P)는 예를 들어 약 1ms일 수 있다.
제1 바이어스 전원(220)이 인가하는 제1 바이어스 전압 또한 일정한 주기(P)를 갖는 펄스 형태의 전압일 수 있다. 제1 바이어스 전원(220)은 제1 듀티 사이클(D1)에서 제3 레벨(H2)의 제1 턴 온 전압(VON1)을 하부 전극(130)에 인가하고, 제2 듀티 사이클(D2)에서 제1 턴 오프 전압(VOFF1)을 하부 전극(130)에 인가할 수 있다.
도 3의 (b)에서 제1 턴 오프 전압(VOFF1)의 크기가 0인 것으로 도시되었으나 본 발명이 이에 제한되는 것은 아니다. 제1 바이어스 전원(220)은 제2 듀티 사이클(D2)에서 완전히 꺼지지 않고 0 이상의 제1 턴 오프 전압(VOFF1)을 하부 전극(130)에 인가할 수도 있다.
본 발명의 몇몇 실시예에서, 제1 바이어스 전원(220)에 포함된 전압원은 약 2MHz 내지 100MHz의 주파수의 전압을 발생시킬 수 있다. 다만 앞서 설명한 것과 같이 제1 바이어스 전원(220)은 제1 바이어스 전압을 주기(P)를 갖는 펄스 형태로 하부 전극(130)에 제공될 수 있다.
제2 바이어스 전원(230)이 인가하는 제2 바이어스 전압 또한 일정한 주기(p)를 갖는 펄스 형태의 전압일 수 있다. 제2 바이어스 전원(230)은 제1 듀티 사이클(D1)에서 제2 턴 오프 전압(VOFF2)을 하부 전극(130)에 인가하고, 제2 듀티 사이클(D2)에서 제4 레벨(H3)의 제2 턴 온 전압(VON2)을 하부 전극(130)에 인가할 수 있다.
본 발명의 몇몇 실시예에서, 제2 바이어스 전원(230)에 포함된 전압원은 약 0MHz 내지 2MHz의 주파수의 전압을 발생시킬 수 있다. 다만 앞서 설명한 것과 같이 제2 바이어스 전원(230)은 제2 바이어스 전압을 주기(P)를 갖는 펄스 형태로 하부 전극(130)에 제공될 수 있다.
도 3의 (c)에서 제2 턴 오프 전압(VOFF2)의 크기가 0인 것으로 도시되었으나 본 발명이 이에 제한되는 것은 아니다. 제2 바이어스 전원(230)은 제1 듀티 사이클(D1)에서 완전히 거지지 않고 0 이상의 제2 턴 오프 전압(VoFF2)을 하부 전극(130)에 인가할 수도 있다.
정리하면, 본 발명의 몇몇 실시예에 따른 반도체 제조 장치는, 제1 시간(원점)에서 제1 듀티 사이클(D1) 동안, 제1 레벨(H1)의 소스 전압과 제3 레벨(H2)의 제1 턴 온 전압(VON1)을 하부 전극(130)에 인가할 수 있다.
이어서, 제2 시간(t1)에서 제2 듀티 사이클(D2) 동안, 제2 레벨(L)의 소스 전압과 제4 레벨(H3)의 제2 턴 온 전압(VON2)을 하부 전극(130)에 인가할 수 있다.
그 이후로 제3 시간(t2) 및 제4 시간(t3) 에서 앞서와 동일하게 소스 전원(210), 제1 바이어스 전원(220) 및 제2 바이어스 전원(230)의 전압 인가가 반복될 수 있다.
플라즈마 챔버(110)로 공급된 혼합 가스는, 제1 듀티 사이클(D1) 동안 소스 전원(210)과 제1 바이어스 전원(220)이 인가한 전압에 의해 처리될 수 있다. 상기 혼합 가스는 이후에 제2 듀티 사이클(D2) 동안 소스 전원(210)과 제2 바이어스 전원(230)이 인가한 전압에 의해 처리될 수 있다.
제1 듀티 사이클(D1) 및 제2 듀티 사이클(D2)에서의 플라즈마 처리와 관련하여 도 4 내지 도 6b를 이용하여 설명한다.
도 4는 본 발명의 몇몇 실시예에 따른 반도체 제조 장치의 동작 방법을 설명하기 위한 순서도이다.
도 4 및 도 5a를 참조하면, 먼저 플라즈마 챔버(110)로 혼합 가스를 제공한다(S100). 혼합 가스는 둘 이상의 가스가 혼합된 것일 수 있으며, 예를 들어 플루오로카본(CxFy)과 산소(O2) 가스를 포함할 수 있다. 다만 본 발명의 실시예에가 이에 제한되는 것은 아니다.
이어서, 제1 시간에서 소스 전원(210)으로부터 제1 레벨의 소스 전압(VS1), 제1 바이어스 전원(220)으로부터 제1 턴 온 전압(VON1)의 제1 바이어스 전압 및 제2 바이어스 전원(230)으로부터 제2 턴 오프 전압(VOFF2)의 제2 바이어스 전압을 플라즈마 챔버에 인가한다(S110). 플라즈마 챔버(110)는 상기 제1 시간에서 상기 소스 전원(210)과 상기 제1 바이어스 전원(220)에 의해 혼합 가스로부터 제1 조건의 플라즈마를 형성할 수 있다.
소스 전원(210)은 제1 레벨의 소스 전압(VS1)을 인가함으로써, 혼합 가스로부터 라디칼(radical)을 발생시킬 수 있다. 즉, 상술한 것과 같이 소스 전원(210)은 약 100MHz 내지 200MHz의 RF주파수로 구성되어, 생성된 플라즈마가 높은 전자가열 효율 및 낮은 이온 입사 에너지의 발생 특성을 갖도록 할 수 있다. 따라서 제1 레벨의 소스 전압(VS1)을 이용하여 생성된 라디칼은 낮은 이온 입사 에너지로 인해 웨이퍼 상에 증착 반응을 생성할 수 있다.
한편, 제1 바이어스 전원(220)은 제1 턴 온 전압(VON1)의 제1 바이어스 전압을 인가함으로써 플라즈마 챔버 내의 이온 입자들을 제1 에너지(E1)로 가속할 수 있다. 상기 에너지로 가속된 이온 입자들은 웨이퍼 상에 스퍼터링 반응을 생성할 수 있다. 제1 턴 온 전압(VON1)에 의해 가속된 이온 입자들은 예를 들어, 50~150eV의 에너지로 가속될 수 있다.
상술한 것과 같이 제1 바이어스 전압이 제1 시간에서 소스 전압과 함께 플라즈마 챔버로 인가된다. 따라서 제1 시간에서 제1 레벨의 소스 전압(VS1)에 의해 웨이퍼 상에 증착 반응이 생성되고, 제1 턴 온 전압(VON1)의 제1 바이어스 전압에 의해 웨이퍼 상에 스퍼터링 반응이 생성될 수 있다. 따라서 웨이퍼 상의 증착 반응의 속도 및 증착된 패시베이션막의 프로파일이 제어될 수 있다.
도 5b를 참조하면, 트렌치(450)가 형성된 반도체층(400)과, 반도체층(400) 상에 형성된 마스크 패턴(410) 상에 패시베이션막(420)이 증착되는 것이 도시된다. 제1 바이어스 전압에 의해 가속된 입자(430)들은 반도체층(400) 상에 증착 반응과 함께 스퍼터링 반응을 생성하고, 컨포멀(conformal)한 패시베이션막(420)을 형성할 수 있다.
도 4와 도 6a를 함께 참조하면, 제2 시간에서 소스 전원(210)으로부터 제2 레벨(L), 제1 바이어스 전원(220)으로부터 제1 턴 오프 전압(VOFF1) 및 제2 바이어스 전원(230)으로부터 제2 턴 온 전압(VON2)을 플라즈마 챔버에 인가한다(S120). 플라즈마 챔버(110)는 제2 시간에서 소스 전원(210)과 제2 바이어스 전원(230)에 의해 혼합 가스로부터 제1 조건과는 다른 제2 조건의 플라즈마를 형성할 수 있다.
소스 전원(210)은 제2 전압 레벨의 소스 전압(VS2)을 인가함으로써, 혼합 가스로부터 라디칼(radical)을 발생시킬 수 있다. 제2 전압 레벨의 소스 전압(VS2)에 의해 형성된 라디칼 또한 웨이퍼 상에 증착 반응을 형성할 수 있다.
한편, 제2 바이어스 전원(230)은 제2 턴 온 전압(VON2)의 제2 바이어스 전압을 인가함으로써 플라즈마 챔버 내의 이온 입자들을 제2 에너지(E2)로 가속할 수 있다. 본 발명의 몇몇 실시예에서, 제2 에너지는 제1 에너지보다 클 수 있으며, 예를 들어 제2 에너지(E2)는 500 내지 1000eV일 수 있다.
상기 제2 에너지(E2)로 가속된 이온 입자들은 웨이퍼 상에 식각 반응을 생성할 수 있다.
도 6b를 참조하면, 제2 에너지(E2)로 가속된 이온 입자(435)에 의해 반도체 층(400)과 페시베이션막(422)이 함께 식각되는 것이 도시된다. 식각에 의해, 더 깊은 트렌치(451)가 형성될 수 있다.
정리하면, 본 발명의 몇몇 실시예에 따른 반도체 제조 장치는, 제1 시간에서 소스 전원(210)과 제1 바이어스 전원(220)으로부터 플라즈마 챔버(110)에 전압을 인가하여 웨이퍼(W) 상에 페시베이션막의 증착 반응을 생성할 수 있다.
이어서, 제2 시간에서, 소스 전원(210)과 제2 바이어스 전원(230)으로부터 플라즈마 챔버(110)에 전압을 인가하여 웨이퍼(W) 상에 식각 반응을 생성할 수 있다. 페이베이션막의 증착과 식각을 빠른 주기로 실시함에 따라, 웨이퍼(W) 상의 패턴 식각의 균일성을 향상시킬 수 있다.
도 7은 본 발명의 몇몇 실시예에 따른 반도체 제조 장치의 임피던스 매칭 방법을 설명하기 위한 순서도이다.
도 7을 참조하면, 제1 시간에서 플라즈마 챔버(110)로부터 반사되는 반사 전력을 측정한다(S200).
상술한 것과 같이, 하부 전극(130)에 전압을 인가하는 전원들(210, 220, 230)의 내부 임피던스와, 상부 전극(120)과 하부 전극(130)이 형성하는 전기 회로의 임피던스 간의 차이로 인해 플라즈마 챔버(110)로부터 반사 전력이 형성된다. 제1 내지 제3 매칭 회로(215, 225, 235)에 포함된 임피던스 측정기(216, 226, 236)들은 제1 시간에서 각각 플라즈마 챔버 내 임피던스 및 플라즈마 챔버로부터 반사되는 반사 전력을 측정할 수 있다. 제1 시간에서 측정된 반사전력 또는 임피던스 값은 RF 컨트롤러(300)로 제공될 수 있다.
이어서, 제1 시간에서 측정된 반사 전력을 기초로 제1 매칭 회로(215) 및 제2 매칭 회로(225)의 가변 커패시터(C1~C4)를 제어하여 플라즈마 챔버(110)와 제1 매칭 회로(215), 플라즈마 챔버(110)와 제2 매칭 회로(225) 사이의 임피던스를 매칭시킨다(S210).
상술한 것과 같이, 제1 및 제2 매칭 회로(215, 225)에 포함된 가변 커패시터(C1~C4)들은 VVC일 수 있다. 제1 내지 제4 가변 커패시터(C1~C4)들이 VVC인 경우, RF 컨트롤러(300)는 제1 내지 제4 가변 커패시터(C1~C4)에 포함된 두 개의 전극 사이의 간격을 기계적으로 조절하여 각각의 커패시턴스를 변화시킬 수 있다.
이어서, 제2 시간에서 플라즈마 챔버(110)로부터 반사되는 반사 전력을 측정한다(S220).
제1 내지 제3 매칭 회로(215, 225, 235)에 포함된 임피던스 측정기(216, 226, 236)들은 제2 시간에서 각각 플라즈마 챔버 내 임피던스 및 플라즈마 챔버로부터 반사되는 반사 전력을 측정할 수 있다. 제2 시간에서 측정된 반사전력 또는 임피던스 값은 RF 컨트롤러(300)로 제공될 수 있다.
이어서, 제2 시간에서 측정된 반사 전력을 기초로 소스 전원(210)과 제2 바이어스 전원(230)의 RF주파수를 제어하여 플라즈마 챔버(110)와 제1 매칭 회로(215), 플라즈마 챔버(110)와 제3 매칭 회로(235) 사이의 임피던스를 매칭시킨다(S230).
소스 전원(210)으로부터 인가되는 소스 전압의 RF 주파수와, 제2 바이어스 전원(230)으로부터 인가되는 제2 바이어스 전압의 RF 주파수를 변화시키는 경우, 전원 주파수의 변화에 따라 플라즈마 챔버(110) 내의 임피던스 값이 변화할 수 있다. 제1 및 제3 임피던스 측정기(216, 236)은 플라즈마 챔버(110) 내의 반사 전력 또는 임피던스 값을 측정하고, 이를 RF 컨트롤러(300)에 제공할 수 있다. RF 컨트롤러(300)는 측정된 플라즈마 챔버(110) 내의 반사 전력 또는 임피던스 값을 기초로 소스 전압의 RF 주파수와 제2 바이어스 전압의 RF 주파수를 변화시킬 수 있다.
정리하면, 본 발명의 몇몇 실시예에 따른 반도체 제조 장치에서, 반사 전력을 감소하기 위한 임피던스 매칭 방법은 제1 시간에서 매칭 회로에 포함된 가변 커패시터의 커패시턴스를 제어함으로써 임피던스 매칭을 수행하고, 제2 시간에서 전원이 제공하는 전압의 RF 주파수를 제어함으로써 임피던스 매칭을 수행한다.
상술한 것과 같이, 매칭 회로에 포함된 가변 커패시터가 VVC와 같이 커패시턴스 조절에 기계적인 움직임을 움직임을 필요로 하는 경우, 1ms 이하인 제1 듀티 사이클(D1)과 제2 듀티 사이클(D2)마다 신속하게 커패시턴스 조절을 하는 것이 어려울 수 있다. 따라서 본 발명의 실시예에 따른 반도체 제조 장치는 가변 커패시턴스 제어와 전압의 RF 주파수 제어를 제1 시간과 제2 시간에 번갈아 실시할 수 있다. 따라서 패시베이션막의 증착과 반도체층의 식각의 전환이 빠른 경우에도, 임피던스 매칭을 통해 반사 전력을 최소한으로 감소시킬 수 있다.
도 8은 본 발명의 몇몇 실시예에 따른 반도체 제조 장치를 개략적으로 도시한 개념도이다. 여기서는 앞서 설명한 것과 동일하거나 유사한 구성 요소에 관한 설명은 생략하고 다른 점을 위주로 설명한다.
도 8을 참조하면, 본 발명의 몇몇 실시예에 따른 반도체 장치는, 플라즈마 챔버(510) 및 상부 전극(520)의 구성이 앞서 설명한 실시예에서의 플라즈마 챔버(110) 및 상부 전극(120)의 구성과 다를 수 있다.
즉, 상부 전극(520)은 코일의 형태로 플라즈마 챔버(510)의 상부 주위를 감도록 배치될 수 있다. 상부 전극(520)과 하부 전극(530)은 유도성(inductively)으로 결합하여 전기 회로를 형성할 수 있다.
도 9는 본 발명의 몇몇 실시예에 따른 반도체 제조 방법을 설명하기 위한 순서도이고, 도 10a 내지 도 10e는 본 발명의 몇몇 실시예에 따른 반도체 제조 장치에 의한 반도체 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 9와 도 10a를 참조하면, 반도체층(400) 상에 마스크 패턴(410)이 형성된 웨이퍼(W)를 플라즈마 챔버(110)에 제공하고(S300), 플라즈마 챔버(110)에 혼합 가스를 제공한다(S310).
반도체층(400) 상에는 각각 제1 폭(W1)과 제2 폭(W2)을 갖도록 개구가 형성된 마스크 패턴(410)이 형성되어 있다. 반도체층(400)은 예를 들어, 실리콘 또는 실리콘 산화막을 포함할 수 있으나 이에 제한되지 않는다. 마스크 패턴(410)은 예를 들어 실리콘 질화막 또는 실리콘 탄질화막을 포함할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
이어서 도 9와 도 10b를 참조하면, 제1 시간에서 소스 전원(210)으로부터 플라즈마 챔버(110)에 제1 레벨의 소스 전압을 인가하고, 제1 바이어스 전원(220)으로부터 플라즈마 챔버(110)에 제1 턴 온 전압(VON1)의 제1 바이어스 전압을 인가하여 형성된 라디칼(470)을 입사하여 반도체층(400) 상에 패시베이션막(460)을 형성한다. 앞서 설명한 것과 같이 라디칼(470)의 증착 반응과 스퍼터링 반응이 동시에 생성되기 때문에 반도체층(400) 및 마스크 패턴(410) 상의 패시베이션막(460)의 프로파일은 컨포말하게 형성될 수 있다.
이어서 도 9와 도 10c를 참조하면, 제2 시간에서 소스 전원(210)으로부터 플라즈마 챔버(110)에 제2 레벨의 소스 전압을 인가하고, 제2 바이어스 전원(230)으로부터 플라즈마 챔버(110)에 제2 턴 온 전압(VON2)의 제2 바이어스 전압을 인가하여 형성된 라디칼(475)을 입사하여 반도체층(400)을 식각한다(S330).
상술한 것과 같이, 반도체층(400) 상에 마스크 패턴(410)은 서로 다른 제1 폭(W1)과 제2 폭(W2)의 개구를 갖도록 형성된다. 마스크 패턴(410)을 이용하여 반도체층(400)을 식각하는 경우, 마스크 패턴(410)이 갖는 서로 다른 폭의 개구의 형상이 전사되어 반도체층(400)에 서로 다른 폭의 트렌치(490, 495)가 형성될 수 있다. 제1 폭(W1)의 제1 트렌치(490)에 입사되는 라디칼(475)의 수보다, 제2 폭(W2)의 제2 트렌치(495)에 입사되는 라디칼(475)의 수가 많을 수 있다.
본 발명의 몇몇 실시예에 따른 반도체 제조 장치에 의한 반도체 제조 방법은, 패시베이션막(460)의 증착과 반도체층(400)의 식각을 반복하면서 제1 트렌치(490)와 제2 트렌치(495)의 식각 깊이를 동일하게 유지할 수 있다. 즉, 제1 시간에서 제2 폭(W2)의 개구에 더 많은 라디칼(470)이 입사되면서, 제1 폭(W1)의 개구에 형성된 패시베이션막의 두께보다 제2 폭(W2)의 개구에 패시베이션막의 두께가 클 수 있다. 따라서 제1 트렌치(490)와 제2 트렌치(495)의 식각 시, 제2 트렌치(495)에 형성된 패시베이션막에 의해 식각 깊이가 상쇄되고, 제1 트렌치(490)와 제2 트렌치(495)의 식각 깊이는 실질적으로 동일하게 유지되도록 제어될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
110, 510: 플라즈마 챔버 120, 520: 상부 전극
130, 530: 하부 전극 150: 혼합 가스 공급기
160: 혼합 가스 공급관 170: 플라즈마
210: 소스 전원 220, 230: 바이어스 전원
215, 225, 235: 매칭 회로

Claims (20)

  1. 서로 다른 제1 가스와 제2 가스를 포함하는 혼합 가스를 제공받는 플라즈마 챔버;
    상기 플라즈마 챔버로 제1 시간에 제1 레벨의 소스 전압을 인가하고, 제2 시간에 상기 제1 레벨과는 다른 제2 레벨의 소스 전압을 인가하는 소스 전원;
    상기 플라즈마 챔버로 상기 제1 시간에서 제1 턴 온(turn on) 전압을 인가하고, 상기 제2 시간에서 제1 턴 오프(turn off) 전압을 인가하는 제1 바이어스 전원; 및
    상기 플라즈마 챔버로 상기 제1 시간에서 제2 턴 오프 전압을 인가하고, 상기 제2 시간에서 제2 턴 온 전압을 인가하는 제2 바이어스 전원을 포함하되,
    상기 플라즈마 챔버는, 상기 제1 시간에서 상기 소스 전원과 상기 제1 바이어스 전원에 의해 상기 혼합 가스로부터 제1 조건의 플라즈마를 형성하고,
    상기 제2 시간에서 상기 소스 전원과 상기 제2 바이어스 전원에 의해 상기 혼합 가스로부터 상기 제1 조건과는 다른 제2 조건의 플라즈마를 형성하는 반도체 제조 장치.
  2. 제 1항에 있어서,
    상기 플라즈마 챔버는 상기 제1 조건에서,
    상기 제1 레벨의 소스 전압에 의해 상기 혼합 가스를 해리시켜 라디칼(radical)을 형성하고,
    상기 제1 턴 온 전압에 의해 상기 라디칼을 제1 에너지로 입사시키는 반도체 제조 장치.
  3. 제 2항에 있어서,
    상기 플라즈마 챔버는 상기 제2 조건에서,
    상기 제2 레벨의 소스 전압에 의해 상기 혼합 가스를 해리시켜 라디칼(radical)을 형성하고,
    상기 제2 턴 온 전압에 의해 상기 라디칼을 제1 에너지와 다른 제2 에너지로 입사시키는 반도체 제조 장치.
  4. 제 3항에 있어서,
    상기 제1 에너지는 상기 제2 에너지보다 작은 반도체 제조 장치.
  5. 제 1항에 있어서,
    상기 소스 전원과 상기 플라즈마 챔버 사이에 연결된 제1 매칭 회로,
    상기 제1 바이어스 전원과 상기 플라즈마 챔버 사이에 연결된 제2 매칭 회로,
    상기 제2 바이어스 전원과 연결된 상기 플라즈마 챔버 사이에 제3 매칭 회로, 및
    상기 제1 내지 제3 매칭 회로와 상기 플라즈마 챔버 간의 임피던스 매칭을 제어하는 제어부를 더 포함하는 반도체 제조 장치.
  6. 제 5항에 있어서,
    상기 제어부는, 상기 제1 시간에서 상기 제1 매칭 회로 및 제2 매칭 회로의 커패시턴스를 제어하여 임피던스 매칭을 제어하고,
    상기 제2 시간에서 상기 소스 전원의 RF 주파수와 상기 제2 바이어스 전원의 RF 주파수를 제어하여 임피던스 매칭을 제어하는 반도체 제조 장치.
  7. 제 6항에 있어서,
    상기 소스 전원의 RF 주파수는 상기 제2 바이어스 전원의 RF 주파수보다 큰 반도체 제조 장치.
  8. 제 1항에 있어서,
    상기 혼합 가스에 포함된 상기 제1 가스와 상기 제2 가스의 비는 상기 제1 시간 및 상기 제2 시간에서 일정하게 유지되는 반도체 제조 장치.
  9. 제 1항에 있어서,
    상기 제1 가스는 플루오로카본(CxFy)을 포함하고, 상기 제2 가스는 산소(O2)를 포함하는 반도체 제조 장치.
  10. 서로 다른 제1 가스와 제2 가스를 포함하는 혼합 가스를 제공받는 플라즈마 챔버;
    상기 플라즈마 챔버로 제1 시간에 제1 레벨의 소스 전압을 인가하고, 제2 시간에 상기 제1 레벨과는 다른 제2 레벨의 소스 전압을 인가하는 소스 전원;
    상기 플라즈마 챔버로 상기 제1 시간에서 제1 턴 온(turn on) 전압을 인가하고, 상기 제2 시간에서 제1 턴 오프(turn off) 전압을 인가하는 제1 바이어스 전원;
    상기 플라즈마 챔버로 상기 제1 시간에서 제2 턴 오프 전압을 인가하고, 상기 제2 시간에서 제2 턴 온 전압을 인가하는 제2 바이어스 전원;
    상기 소스 전원과 상기 플라즈마 챔버 사이에 연결된 제1 매칭 회로
    상기 제1 바이어스 전원과 상기 플라즈마 챔버 사이에 연결된 제2 매칭 회로;
    상기 제2 바이어스 전원과 연결된 상기 플라즈마 챔버 사이에 제3 매칭 회로; 및
    상기 제1 내지 제3 매칭 회로와 상기 플라즈마 챔버 간의 임피던스 매칭을 제어하는 제어부를 포함하되,
    상기 제어부는, 상기 제1 시간에서 상기 제1 매칭 회로 및 제2 매칭 회로의 커패시턴스를 제어하여 임피던스 매칭을 제어하고,
    상기 제2 시간에서 상기 소스 전원의 RF 주파수와 상기 제2 바이어스 전원의 RF 주파수를 제어하여 임피던스 매칭을 제어하는 반도체 제조 장치.
  11. 제 10항에 있어서,
    상기 플라즈마 챔버는, 상기 제1 시간에서 상기 소스 전원과 상기 제1 바이어스 전원에 의해 상기 혼합 가스로부터 제1 조건의 플라즈마를 형성하고,
    상기 제2 시간에서 상기 소스 전원과 상기 제2 바이어스 전원에 의해 상기 혼합 가스로부터 상기 제1 조건과는 다른 제2 조건의 플라즈마를 형성하는 반도체 제조 장치.
  12. 제 11항에 있어서,
    상기 플라즈마 챔버는 상기 제1 조건에서,
    상기 제1 레벨의 소스 전압에 의해 상기 혼합 가스를 해리시켜 라디칼(radical)을 형성하고,
    상기 제1 턴 온 전압에 의해 상기 라디칼을 제1 에너지로 입사시키는 반도체 제조 장치.
  13. 제 12항에 있어서,
    상기 플라즈마 챔버는 상기 제2 조건에서,
    상기 제2 레벨의 소스 전압에 의해 상기 혼합 가스를 해리시켜 라디칼(radical)을 형성하고,
    상기 제2 턴 온 전압에 의해 상기 라디칼을 제1 에너지보다 작은 제2 에너지로 입사시키는 반도체 제조 장치.
  14. 제 13항에 있어서,
    상기 제어부는, 상기 제1 시간에서 상기 제1 레벨의 소스 전압과 상기 제1 턴 온 전압을 제1 듀티 사이클만큼 지속시키고,
    상기 제2 시간에서 상기 제2 레벨의 소스 전압과 상기 제2 턴 온 전압을 제2 듀티 사이클만큼 지속시키는 반도체 제조 장치.
  15. 플라즈마 챔버로 제1 가스와 제2 가스를 포함하는 혼합 가스를 제공하고,
    제1 시간에 상기 플라즈마 챔버로 제1 레벨의 소스 전압과 제1 턴 온 전압을 인가하여 상기 혼합 가스로부터 제1 조건의 플라즈마를 형성하고,
    제2 시간에 상기 플라즈마 챔버로 제2 레벨의 소스 전압과 제2 턴 온 전압을 인가하여 상기 혼합 가스로부터 상기 제1 조건과는 다른 제2 조건의 플라즈마를 형성하는 것을 포함하는 반도체 제조 장치의 동작 방법.
  16. 제 15항에 있어서,
    상기 제1 조건의 플라즈마를 형성하는 것은,
    상기 제1 레벨의 소스 전압에 의해 상기 혼합 가스를 해리시켜 라디칼(radical)을 형성하고,
    상기 제1 턴 온 전압에 의해 상기 라디칼을 제1 에너지로 입사시키는 것을 포함하는 반도체 제조 장치의 동작 방법.
  17. 제 16항에 있어서,
    상기 제2 조건의 플라즈마를 형성하는 것은,
    상기 제2 레벨의 소스 전압에 의해 상기 혼합 가스를 해리시켜 라디칼(radical)을 형성하고,
    상기 제2 턴 온 전압에 의해 상기 라디칼을 제1 에너지와 다른 제2 에너지로 입사시키는 것을 포함하는 반도체 제조 장치의 동작 방법.
  18. 제 17항에 있어서,
    상기 제1 에너지는 상기 제2 에너지보다 작은 반도체 제조 장치.
  19. 제 15항에 있어서,
    상기 제1 시간에서 상기 플라즈마 챔버와 상기 제1 매칭 회로 및 제2 매칭 회로의 커패시턴스를 제어하여 임피던스 매칭을 제어하고,
    상기 제2 시간에서 상기 소스 전원의 RF 주파수와 상기 제2 바이어스 전원의 RF 주파수를 제어하여 임피던스 매칭을 제어하는 것을 더 포함하는 반도체 제조 장치의 동작 방법.
  20. 제 19항에 있어서,
    상기 소스 전압의 RF 주파수는 상기 제2 턴 온 전압의 RF 주파수보다 큰 반도체 제조 장치의 동작 방법.
KR1020170083576A 2017-06-30 2017-06-30 반도체 제조 장치, 이의 동작 방법 KR102475069B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170083576A KR102475069B1 (ko) 2017-06-30 2017-06-30 반도체 제조 장치, 이의 동작 방법
US15/864,529 US10964511B2 (en) 2017-06-30 2018-01-08 Semiconductor manufacturing device and method of operating the same
CN201810696992.4A CN109216147B (zh) 2017-06-30 2018-06-29 半导体制造装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170083576A KR102475069B1 (ko) 2017-06-30 2017-06-30 반도체 제조 장치, 이의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190003093A true KR20190003093A (ko) 2019-01-09
KR102475069B1 KR102475069B1 (ko) 2022-12-06

Family

ID=64739042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170083576A KR102475069B1 (ko) 2017-06-30 2017-06-30 반도체 제조 장치, 이의 동작 방법

Country Status (3)

Country Link
US (1) US10964511B2 (ko)
KR (1) KR102475069B1 (ko)
CN (1) CN109216147B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220073989A (ko) * 2020-11-27 2022-06-03 세메스 주식회사 멀티 레벨 펄싱을 위한 장치 및 이를 포함하는 기판 처리 장치
KR20230092627A (ko) * 2021-12-17 2023-06-26 세메스 주식회사 기판 처리 장치 및 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6846387B2 (ja) * 2018-06-22 2021-03-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
KR20230055254A (ko) * 2021-10-18 2023-04-25 삼성전자주식회사 플라즈마 식각 장치 및 이의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120022648A (ko) * 2010-08-23 2012-03-12 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치
KR20120077509A (ko) * 2010-12-30 2012-07-10 세메스 주식회사 가변 커패시터, 플라즈마 임피던스 매칭 장치 및 그 방법
US20130213934A1 (en) * 2012-02-22 2013-08-22 John C. Valcore, JR. Methods and apparatus for controlling plasma in a plasma processing system
US20140009073A1 (en) * 2012-02-22 2014-01-09 Lam Research Corporation Adjustment of Power and Frequency Based on Three or More States
KR20160050396A (ko) * 2014-10-29 2016-05-11 삼성전자주식회사 펄스 플라즈마 장치 및 펄스 플라즈마 장치 구동 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6916746B1 (en) 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
KR100968571B1 (ko) * 2003-06-12 2010-07-08 삼성전자주식회사 플라즈마 챔버
US7794615B2 (en) * 2005-03-31 2010-09-14 Tokyo Electron Limited Plasma processing method and apparatus, and autorunning program for variable matching unit
US7683289B2 (en) 2005-12-16 2010-03-23 Lam Research Corporation Apparatus and method for controlling plasma density profile
US7264688B1 (en) * 2006-04-24 2007-09-04 Applied Materials, Inc. Plasma reactor apparatus with independent capacitive and toroidal plasma sources
KR20080044657A (ko) * 2006-11-17 2008-05-21 삼성전자주식회사 플라즈마 식각장치
US20110150719A1 (en) * 2008-08-22 2011-06-23 Tokyo Electron Limited Microwave introduction mechanism, microwave plasma source and microwave plasma processing apparatus
JP2010238881A (ja) * 2009-03-31 2010-10-21 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法
US8404598B2 (en) * 2009-08-07 2013-03-26 Applied Materials, Inc. Synchronized radio frequency pulsing for plasma etching
KR101214758B1 (ko) 2010-02-26 2012-12-21 성균관대학교산학협력단 식각 방법
US8440473B2 (en) 2011-06-06 2013-05-14 Lam Research Corporation Use of spectrum to synchronize RF switching with gas switching during etch
US8652298B2 (en) * 2011-11-21 2014-02-18 Lam Research Corporation Triode reactor design with multiple radiofrequency powers
JP5935116B2 (ja) * 2011-12-16 2016-06-15 東京エレクトロン株式会社 プラズマ処理装置
US8883028B2 (en) * 2011-12-28 2014-11-11 Lam Research Corporation Mixed mode pulsing etching in plasma processing systems
JP5894445B2 (ja) * 2012-01-23 2016-03-30 東京エレクトロン株式会社 エッチング方法及びエッチング装置
US9030101B2 (en) 2012-02-22 2015-05-12 Lam Research Corporation Frequency enhanced impedance dependent power control for multi-frequency RF pulsing
US9881772B2 (en) * 2012-03-28 2018-01-30 Lam Research Corporation Multi-radiofrequency impedance control for plasma uniformity tuning
US20140367043A1 (en) * 2013-06-17 2014-12-18 Applied Materials, Inc. Method for fast and repeatable plasma ignition and tuning in plasma chambers
US9269587B2 (en) 2013-09-06 2016-02-23 Applied Materials, Inc. Methods for etching materials using synchronized RF pulses
KR20160028601A (ko) * 2014-09-03 2016-03-14 삼성전자주식회사 반도체 제조 장비 및 이를 이용하는 반도체 소자의 제조 방법
US10115567B2 (en) * 2014-09-17 2018-10-30 Tokyo Electron Limited Plasma processing apparatus
KR102124407B1 (ko) * 2016-01-18 2020-06-18 주식회사 히타치하이테크 플라스마 처리 방법 및 플라스마 처리 장치
US10622217B2 (en) * 2016-02-04 2020-04-14 Samsung Electronics Co., Ltd. Method of plasma etching and method of fabricating semiconductor device using the same
KR20180019906A (ko) * 2016-08-17 2018-02-27 삼성전자주식회사 플라즈마 식각장비 및 이를 이용한 반도체 소자의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120022648A (ko) * 2010-08-23 2012-03-12 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치
KR20120077509A (ko) * 2010-12-30 2012-07-10 세메스 주식회사 가변 커패시터, 플라즈마 임피던스 매칭 장치 및 그 방법
US20130213934A1 (en) * 2012-02-22 2013-08-22 John C. Valcore, JR. Methods and apparatus for controlling plasma in a plasma processing system
US20140009073A1 (en) * 2012-02-22 2014-01-09 Lam Research Corporation Adjustment of Power and Frequency Based on Three or More States
KR20160050396A (ko) * 2014-10-29 2016-05-11 삼성전자주식회사 펄스 플라즈마 장치 및 펄스 플라즈마 장치 구동 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220073989A (ko) * 2020-11-27 2022-06-03 세메스 주식회사 멀티 레벨 펄싱을 위한 장치 및 이를 포함하는 기판 처리 장치
KR20230092627A (ko) * 2021-12-17 2023-06-26 세메스 주식회사 기판 처리 장치 및 방법

Also Published As

Publication number Publication date
KR102475069B1 (ko) 2022-12-06
US20190006150A1 (en) 2019-01-03
CN109216147A (zh) 2019-01-15
CN109216147B (zh) 2023-02-21
US10964511B2 (en) 2021-03-30

Similar Documents

Publication Publication Date Title
JP7432781B2 (ja) プラズマ処理源および基板バイアスの同期パルス化
TWI689986B (zh) 電漿處理方法及電漿處理裝置
CN110010463B (zh) 一种用于半导体器件制造的等离子体处理系统
KR20150072342A (ko) 반도체 장치의 제조 방법
KR102475069B1 (ko) 반도체 제조 장치, 이의 동작 방법
JP2012054534A (ja) プラズマエッチング方法及びその装置
TW201342467A (zh) 電漿處理裝置
JP2023542780A (ja) プラズマ処理用途のためのパルス電圧源
US20220399184A1 (en) Plasma uniformity control in pulsed dc plasma chamber
JP2023501162A (ja) 基板の処理方法及び装置
JP2024524944A (ja) イオン電流補償の装置及び方法
CN118215981A (zh) 在等离子体处理期间用于输送多个波形信号的设备与方法
JP7085655B2 (ja) 無線周波数パルス整合方法およびそのデバイス、ならびに、パルスプラズマ生成システム
WO2022256086A1 (en) Plasma excitation with ion energy control
WO2022260834A1 (en) Method and apparatus to reduce feature charging in plasma processing chamber
CN111937114B (zh) 用于在加工等离子体时控制离子能量分布的装置和方法
US20240162007A1 (en) Reducing aspect ratio dependent etch with direct current bias pulsing
US20240194446A1 (en) Chamber impedance management in a processing chamber
US20240177968A1 (en) System and methods for implementing a micro pulsing scheme using dual independent pulsers
US20230170194A1 (en) Ion energy control on electrodes in a plasma reactor
CN117751421A (zh) 用于对等离子体中的离子能量分布进行数字控制的方法和装置
JP2024506231A (ja) パルスプラズマを使用してエッチング選択性を向上させる方法
JP2023544472A (ja) 電圧パルスの時間領域多重化

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant