KR20160028601A - 반도체 제조 장비 및 이를 이용하는 반도체 소자의 제조 방법 - Google Patents
반도체 제조 장비 및 이를 이용하는 반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20160028601A KR20160028601A KR1020140117147A KR20140117147A KR20160028601A KR 20160028601 A KR20160028601 A KR 20160028601A KR 1020140117147 A KR1020140117147 A KR 1020140117147A KR 20140117147 A KR20140117147 A KR 20140117147A KR 20160028601 A KR20160028601 A KR 20160028601A
- Authority
- KR
- South Korea
- Prior art keywords
- frequency power
- high frequency
- film
- power source
- electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 87
- 238000004519 manufacturing process Methods 0.000 title abstract description 75
- 238000000034 method Methods 0.000 claims abstract description 182
- 238000005137 deposition process Methods 0.000 claims description 53
- 238000000151 deposition Methods 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 30
- 230000008021 deposition Effects 0.000 claims description 19
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 16
- 239000001257 hydrogen Substances 0.000 claims description 16
- 229910052739 hydrogen Inorganic materials 0.000 claims description 16
- 238000010168 coupling process Methods 0.000 claims description 13
- 230000008878 coupling Effects 0.000 claims description 12
- 238000005859 coupling reaction Methods 0.000 claims description 12
- 238000011065 in-situ storage Methods 0.000 claims description 10
- 239000012528 membrane Substances 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 63
- 239000007789 gas Substances 0.000 description 41
- 239000000463 material Substances 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- 238000013500 data storage Methods 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- -1 silicon carbide nitride Chemical class 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000011017 operating method Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
- H01J37/32155—Frequency modulation
- H01J37/32165—Plural frequencies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32174—Circuits specially adapted for controlling the RF discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
- H05H1/00—Generating plasma; Handling plasma
- H05H1/24—Generating plasma
- H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
반도체 제조 장비 및 이를 이용한 반도체 소자의 제조 방법을 제공한다. 이 장비는 공정 챔버 내에 배치되는 하부 전극, 공정 챔버 내에서 하부 전극 상부(over)에 배치된 상부 전극, 하부 및 상부 전극들 중에서 어느 하나에 연결된 제1 고주파 파워 소스, 상부 전극, 하부 및 상부 전극들 중에서 어느 하나에 연결된 제2 고주파 파워 소스, 및 제1 및 제2 고주파 파워 소스들에 연결된 제어기를 포함한다. 제1 고주파 파워 소스는 제1 용량성 결합 플라즈마(capacitively coupled plasma; CCP) 공정을 수행하는데 사용되는 제1 고주파 파워를 생성하고, 제2 고주파 파워 소스는 제2 용량성 결합 플라즈마 공정을 수행하는데 사용되는 제2 고주파 파워를 생성한다. 제1 용량성 결합 플라즈마 공정 동안에 제어기는 상기 제2 고주파 파워 소스를 제어하여 상기 제2 고주파 파워를 차단한다.
Description
본 발명은 반도체 제조 장비 및 이를 이용하는 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자들은 그들의 작은 크기, 다기능, 및/또는 낮은 제조 단가 특성들로 인하여 전자 산업에서 널리 사용되고 있다. 반도체 소자들은 증착 공정들, 이온 주입 공정들, 포토리소그라피 공정들, 및/또는 식각 공정들과 같은 다양한 반도체 제조 공정들을 이용하여 형성된다. 이러한 반도체 제조 공정들 중에서 일부는 플라즈마를 이용하여 수행된다. 반도체 소자들이 고집적화 됨에 따라, 반도체 소자들의 구조들이 복잡해지고 있다. 특히, 최근에 더욱 복잡한 구조들의 반도체 소자들이 개발되고 있다. 이에 따라, 반도체 소자들의 제조 공정들이 더욱 복잡해져 반도체 소자들의 제조 시간들이 증가되고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 반도체 소자의 제조 공정의 효율성을 증가시킬 수 있는 반도체 제조 장비 및 이를 이용한 반도체 소자의 제조 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 반도체 소자의 제조 공정의 신뢰성을 향상시킬 수 있는 반도체 제조 장비 및 이를 이용한 반도체 소자의 제조 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 반도체 소자의 제조 시간을 단축시킬 수 있는 반도체 제조 장비 및 이를 이용한 반도체 소자의 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술된 기술적 과제들을 해결하기 위한 반도체 제조 장비를 제공한다. 이 장비는 내부 공간을 포함하는 공정 챔버; 상기 공정 챔버 내에 배치되고, 기판이 로딩되는 상부면을 갖는 하부 전극; 상기 공정 챔버 내에서 상기 하부 전극 상부(over)에 배치된 상부 전극; 상기 하부 및 상부 전극들 중에서 어느 하나에 연결되고, 제1 용량성 결합 플라즈마(capacitively coupled plasma; CCP) 공정을 수행하는데 사용되는 제1 고주파 파워를 생성하는 제1 고주파 파워 소스; 상기 하부 및 상부 전극들 중에서 어느 하나에 연결되고, 제2 용량성 결합 플라즈마 공정을 수행하는데 사용되는 제2 고주파 파워를 생성하는 제2 고주파 파워 소스; 및 상기 제1 및 제2 고주파 파워 소스들에 연결된 제어기를 포함할 수 있다. 상기 제1 용량성 결합 플라즈마 공정 동안에 상기 제어기는 상기 제2 고주파 파워 소스를 제어하여 상기 제2 고주파 파워를 차단할 수 있다.
일 실시예에서, 상기 제2 용량성 결합 플라즈마 공정 동안에 상기 제어기는 상기 제1 고주파 파워 소스를 제어하여 상기 제1 고주파 파워를 차단할 수 있다.
일 실시예에서, 상기 제1 고주파 파워의 제1 주파수는 상기 제2 고주파 파워의 제2 고주파수와 다를 수 있다.
일 실시예에서, 상기 제1 고주파수 및 상기 제2 고주파수는 5 MHz 이상일 수 있다.
일 실시예에서, 상기 장비는 상기 하부 및 상부 전극들 중에 어느 하나에 연결된 저주파 파워 소스를 더 포함할 수 있다. 상기 제어기는 또한 상기 저주파 파워 소스에 연결되고 제어할 수 있다. 상기 저주파 파워 소스로부터 생성되는 저주파 파워의 주파수는 상기 제1 고주파 파워의 주파수 및 상기 제2 고주파 파워의 주파수 보다 작다.
일 실시예에서, 상기 하부 및 상부 전극들 중에서 하나는 상기 제1 및 제2 고주파 파워 소스들에 연결될 수 있다. 이 경우에, 상기 장비는 상기 하부 및 상부 전극들 중에서 다른 하나에 연결된 접지 소스를 더 포함할 수 있다.
일 실시예에서, 상기 저주파 파워 소스는 상기 하부 및 상부 전극들 중에서, 상기 접지 소스가 연결된, 상기 다른 하나에 연결될 수 있다. 이 경우에, 상기 장비는 상기 접지 소스와 상기 하부 및 상기 상부 전극들 중의 상기 다른 하나 사이에 연결된 고주파 패스 필터를 더 포함할 수 있다. 상기 고주파 패스 필터는 상기 제1 및 제2 고주파 파워 소스들로부터 생성되는 제1 및 제2 고주파 파워들을 통과시키고 상기 저주파 파워 소스에 의해 생성되는 저주파 파워는 블로킹할 수 있다.
일 실시예에서, 상기 하부 및 상부 전극들 중에서 하나는 상기 제1 고주파 파워 소스에 연결될 수 있으며, 상기 하부 및 상부 전극들 중에서 다른 하나는 상기 제2 고주파 파워 소스에 연결될 수 있다. 이 경우에, 상기 장비는 상기 하부 전극에 커플링된 제1 접지 소스; 상기 제1 접지 소스와 상기 하부 전극 사이에 연결된 제1 스위치; 상기 상부 전극에 커플링된 제2 접지 소스; 상기 제2 접지 소스 및 상기 상부 전극 사이에 연결된 제2 스위치; 및 상기 제1 접지 소스 및 상기 제1 스위치 사이 또는 상기 제2 접지 소스 및 상기 제2 스위치 사이에 연결된 고주파 패스 필터를 더 포함할 수 있다. 상기 저주파 파워 소스는 상기 고주파 패스 필터와 커플링된 전극에 연결될 수 있다. 상기 고주파 패스 필터는 상기 제1 및 제2 고주파 파워 소스들로부터 생성되는 제1 및 제2 고주파 파워들을 통과시키고 상기 저주파 파워 소스에 의해 생성되는 저주파 파워는 블로킹할 수 있다.
일 실시예에서, 상기 상부 전극은, 상기 공정 챔버의 상기 내부 공간으로부터 상기 공정 챔버의 상판을 관통하여 상기 공정 챔버의 외부로 연장되는 제1 전극; 및 상기 제1 전극의 상기 공정 챔버의 상기 내부 공간 내에 배치된 부분의 측면을 둘러싸는 제2 전극을 포함할 수 있다. 상기 제2 전극은 상기 제1 전극으로부터 절연될 수 있다. 상기 제1 고주파 파워 소스는 상기 제2 전극에 연결될 수 있으며, 상기 제2 고주파 파워 소스는 상기 제1 전극의 상기 공정 챔버의 외부에 위치한 부분에 연결될 수 있다.
일 실시예에서, 상기 저주파 파워 소스의 상기 저주파 파워는 상기 제1 용량성 결합 플라즈마 공정 또는 상기 제2 용량성 결합 플라즈마 공정 동안에 사용될 수 있다.
일 실시예에서, 상기 저주파 파워 소스의 상기 저주파 파워는 상기 제1 고주파 파워 또는 상기 제2 고주파 파워와 함께 제3 용량성 결합 플라즈마 공정을 수행할 수 있다.
일 실시예에서, 상기 제1 용량성 결합 플라즈마 공정 및 상기 제2 용량성 결합 플라즈마 공정은 상기 공정 챔버 내에서 인시츄(in-situ)로 수행될 수 있다.
일 실시예에서, 상기 제1 용량성 결합 플라즈마 공정은 제1 막을 증착하는 제1 용량성 결합 플라즈마 증착 공정일 수 있으며, 상기 제2 용량성 결합 플라즈마 공정은 제2 막을 증착하는 제2 용량성 결합 플라즈마 증착 공정일 수 있다. 상기 제1 막의 증착율은 상기 제2 막의 증착율과 다를 수 있다.
일 실시예에서, 상기 제2 고주파 파워의 제2 고주파수가 상기 제1 고주파 파워의 제1 고주파수보다 클 수 있으며, 상기 제2 막의 증착율은 상기 제1 막의 증착율 보다 클 수 있다.
일 실시예에서, 상기 제1 제2 고주파 파워의 제2 고주파수가 상기 제1 고주파 파워의 제1 고주파수보다 클 수 있으며, 상기 제2 막의 수소 함량이 상기 제1 막의 수소 함량 보다 작을 수 있다.
일 실시예에서, 상기 제1 및 제2 막들 중에서 하나는 압축 스트레스(compressive stress)를 가질 수 있으며, 상기 제1 및 제2 막들 중에서 다른 하나는 인장 스트레스(tensile stress)를 가질 수 있다.
상술된 기술적 과제들을 해결하기 위한 반도체 소자의 제조 방법을 제공한다. 이 방법은 공정 챔버의 내부에 배치된 하부 전극 상에 기판을 로딩하되, 상부 전극이 상기 하부 전극 상부에 배치되는 것; 상기 하부 및 상부 전극들 중에 어느 하나에 연결된 제1 고주파 파워 소스로부터 생성된 제1 고주파 파워를 이용하여 상기 기판 상에 제1 막을 증착하는 것; 및 상기 하부 및 상부 전극들 중에 어느 하나에 연결된 제2 고주파 파워 소스로부터 생성된 제2 고주파 파워를 이용하여 상기 기판 상에 제2 막을 증착하는 것을 포함할 수 있다. 상기 제1 고주파 파워의 제1 고주파수는 상기 제2 고주파 파워의 제2 고주파수와 다르고, 상기 제1 막 및 제2 막은 상기 공정 챔버 내에서 인시츄로 증착될 수 있다. 상기 제1 막이 증착될 때 상기 제2 고주파 파워는 차단될 수 있으며, 상기 제2 막이 증착될 때 상기 제1 고주파 파워가 차단될 수 있다.
일 실시예에서, 저주파 파워 소스가 상기 하부 및 상부 전극들 중에서 어느 하나에 연결될 수 있다. 상기 저주파 파워 소스로부터 생성되는 저주파 파워의 저주파수는 상기 제1 고주파수 및 상기 제2 고주파수 보다 작다.
일 실시예에서, 상기 저주파 파워는 상기 제1 막 또는 상기 제2 막이 증착될 때 사용될 수 있다.
일 실시예에서, 상기 방법은 상기 기판 상에 제3 막을 증착하는 것을 더 포함할 수 있다. 상기 제3 막은 상기 제1 및 제2 고주파 파워들 중에 하나와 상기 저주파 파워를 이용하여 증착될 수 있다. 상기 제1, 제2, 및 제3 막은 상기 공정 챔버 내에서 인시츄로 증착될 수 있으며, 상기 제3 막의 밀도는 상기 제1 막의 밀도 및 상기 제2 막의 밀도 보다 높을 수 있다.
본 발명의 실시예들에 따르면, 상기 제1 및 제2 용량성 결합 플라즈마 공정들은 상기 제1 및 제2 고주파 파워들을 각각 사용하며, 상기 제1 용량성 결합 플라즈마 공정 동안에, 상기 제2 고주파 파워가 차단된다. 이로 인하여, 상기 제1 및 제2 용량성 결합 플라즈마 공정들의 요구하는 특성들을 모두 충족시킬 수 있다. 이로 인하여, 반도체 소자의 제조 방법의 효율성 및 신뢰성을 향상시킬 수 있으며, 반도체 소자의 제조 시간을 단축시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 제조 장비를 예시적으로 보여주는 도면이다.
도 2는 도 1에 개시된 반도체 제조 장비의 동작 방법을 설명하기 위한 그래프이다.
도 3은 도 1의 반도체 제조 장비를 이용하는 반도체 소자의 제조 방법의 일 예를 예시적으로 보여주는 단면도이다.
도 4 및 도 5는 도 1의 반도체 제조 장비를 이용하여 수행한 실험들의 결과들을 나타내는 그래프들이다.
도 6은 도 1의 반도체 제조 장비를 이용하 는 반도체 소자의 제조 방법의 다른 예를 예시적으로 보여주는 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 반도체 제조 장비를 예시적으로 보여주는 도면이다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 제조 장비를 예시적으로 보여주는 도면이다.
도 9는 본 발명의 또 다른 실시예에 따른 반도체 제조 장비를 예시적으로 보여주는 도면이다.
도 10은 본 발명의 또 다른 실시예에 따른 반도체 제조 장비를 예시적으로 보여주는 도면이다.
도 11은 본 발명의 또 다른 실시예에 따른 반도체 제조 장비를 예시적으로 보여주는 도면이다.
도 12 내지 도 18은 본 발명의 실시예들에 따른 반도체 제조 방비를 이용하는 반도체 소자의 제조 방법의 또 다른 예를 예시적으로 보여주는 단면도들이다.
도 2는 도 1에 개시된 반도체 제조 장비의 동작 방법을 설명하기 위한 그래프이다.
도 3은 도 1의 반도체 제조 장비를 이용하는 반도체 소자의 제조 방법의 일 예를 예시적으로 보여주는 단면도이다.
도 4 및 도 5는 도 1의 반도체 제조 장비를 이용하여 수행한 실험들의 결과들을 나타내는 그래프들이다.
도 6은 도 1의 반도체 제조 장비를 이용하 는 반도체 소자의 제조 방법의 다른 예를 예시적으로 보여주는 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 반도체 제조 장비를 예시적으로 보여주는 도면이다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 제조 장비를 예시적으로 보여주는 도면이다.
도 9는 본 발명의 또 다른 실시예에 따른 반도체 제조 장비를 예시적으로 보여주는 도면이다.
도 10은 본 발명의 또 다른 실시예에 따른 반도체 제조 장비를 예시적으로 보여주는 도면이다.
도 11은 본 발명의 또 다른 실시예에 따른 반도체 제조 장비를 예시적으로 보여주는 도면이다.
도 12 내지 도 18은 본 발명의 실시예들에 따른 반도체 제조 방비를 이용하는 반도체 소자의 제조 방법의 또 다른 예를 예시적으로 보여주는 단면도들이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나, 본 발명은 여기서 설명 되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서 '및/또는' 이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, 다른 요소에 '연결된다' 또는 '커플된다'는 표현은 다른 요소에 직접 연결 또는 커플링 되거나, 다른 요소와의 사이에 개재되는 요소가 존재할 수 있다.
본 명세서에서, 어떤 막(또는 층)이 다른 막(또는 층) 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막(또는 층) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막(또는 층)이 개재될 수도 있다. 본 명세서에서 사용되는 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서, '포함한다'는 표현이 사용된 구성 요소, 단계, 동작 및/또는 소자에, 하나 이상의 다른 구성 요소, 다른 단계, 다른 동작, 및/또는 다른 소자가 존재 또는 추가되는 것이 배제되지 않는다.
또한, 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들(또는 층들) 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들(또는 층들)이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막(또는 층)을 다른 영역 또는 막(또는 층)과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에의 제1 막(또는 제1 층)으로 언급된 것이 다른 실시예에서는 제2 막(또는 제2 층)로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 구성들의 크기 및 두께 등은 명확성을 위하여 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드 지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 일 실시예에 따른 반도체 제조 장비를 예시적으로 보여주는 도면이다.
도 1을 참조하면, 반도체 제조 장비(200)는 반도체 공정이 수행되는 내부 공간을 갖는 공정 챔버(210)를 포함할 수 있다. 하부 전극(230)이 상기 공정 챔버(210) 내에 배치될 수 있다. 상기 하부 전극(230)은 기판(100)이 로딩되는 상부면을 가질 수 있다. 상기 하부 전극(230)은 상기 공정 챔버(210)이 하판(bottom plate)를 관통하는 연장부를 가질 수 있다. 상기 하부 전극(230)의 적어도 일부는 도전 물질(예컨대, 알루미늄과 같은 금속)로 형성될 수 있다. 일 실시예에서, 상기 하부 전극(230)은 척(chuck)일 수 있다. 예컨대, 상기 하부 전극(230)은 정전 척(electrostatic chuck) 또는 진공 척(vacuum chuck)일 수 있다.
상부 전극(220)이 상기 공정 챔버(210) 내에서 상기 하부 전극(230) 상부(over)에 배치될 수 있다. 상기 상부 전극(220)은 상기 공정 챔버(210)의 상판(top plate)를 관통하는 연장부를 가질 수 있다. 상기 상부 전극(220)은 상기 하부 전극(230) 상에 로딩된 상기 기판(100)으로부터 위로 이격될 수 있다. 일 실시예에서, 상부 전극(220)은 공정 가스를 상기 공정 챔버(210) 내부로 공급하기 위한 샤워 헤드(shower head)일 수 있다. 상기 샤워 헤드는 상기 공정 가스를 상기 공정 챔버(210) 내부로 공급하기 위한 홀들(225)를 가질 수 있다. 상기 샤워 헤드는 도전 물질(예컨대, 알루미늄과 같은 금속)으로 형성될 수 있다.
일 실시예에서, 상기 공정 챔버(210)는 도전 물질(예컨대, 알루미늄과 같은 금속)으로 형성될 수 있다. 이 경우에, 제1 절연체(232)가 상기 공정 챔버(210)의 상기 하판과 상기 하부 전극(230)의 상기 연장부 사이에 배치될 수 있으며, 제2 절연체(222)가 상기 공정 챔버(210)의 상기 상판과 상기 상부 전극(220)의 상기 연장부 사이에 개재될 수 있다. 일 실시예에서, 소정의 반도체 공정이 수행되는 동안에 상기 공정 챔버(210)는 접지될 수 있다.
배기 포트(215, exhaust port)가 상기 공정 챔버(210)에 장착될 수 있다. 일 실시예에서, 상기 배기 포트(215)는 상기 공정 챔버(210)의 상기 하판에 연결될 수 있다. 상기 배기 포트(215)는 진공 펌프(미도시)에 연결되어, 상기 공정 챔버(210) 내부의 압력은 상기 배기 포트(215) 및 상기 진공 펌프에 의하여 조절될 수 있다. 또한, 상기 공정 챔버(210) 내에서 발생되는 공정 부산물들 및/또는 잔여 공정 가스가 상기 배기 포트(215)를 통하여 배치될 수 있다.
제1 고주파 파워 유닛(250, first high-frequency power unit)이 상기 하부 및 상부 전극들(230, 220) 중에 어느 하나에 연결될 수 있다. 상기 제1 고주파 파워 유닛(250)는 제1 고주파 파워를 생성하는 제1 고주파 파워 소스(255, first high-frequency power source)를 포함할 수 있다. 즉, 상기 제1 고주파 파워 소스(255)는 상기 하부 및 상부 전극들(230, 220) 중에 어느 하나에 연결될 수 있다. 제1 고주파 파워는 용량성 결합 플라즈마(PLA)를 생성시키기 위한 플라즈마 파워이다. 상기 제1 고주파 파워는 제1 고주파수를 갖는다. 상기 제1 고주파 파워 유닛(250)은 제1 고주파 매칭 박스(257, first high-frequency matching box)를 더 포함할 수 있다. 상기 제1 고주파 매칭 박스(257)는 상기 제1 고주파 파워 소스(250) 및 상기 하부 및 상부 전극들(230, 220) 중에 어느 하나 사이에 연결될 수 있다.
제2 고주파 파워 유닛(260)이 상기 하부 및 상부 전극들(230, 220) 중에 어느 하나에 연결될 수 있다. 상기 제2 고주파 파워 유닛(260)는 제2 고주파 파워를 생성하는 제2 고주파 파워 소스(265)를 포함할 수 있다. 즉, 상기 제2 고주파 파워 소스(265)가 상기 하부 및 상부 전극들(230, 220) 중에 어느 하나에 연결될 수 있다. 제2 고주파 파워는 용량성 결합 플라즈마(PLA)를 생성시키기 위한 플라즈마 파워이다. 상기 제2 고주파 파워는 제2 고주파수를 갖는다. 상기 제1 및 제2 고주파수들은 라디오 주파수들(radio frequency, RF)일 수 있다. 상기 제2 고주파 파워 유닛(260)은 제2 고주파 매칭 박스(267)를 더 포함할 수 있다. 상기 제2 고주파 매칭 박스(267)는 상기 제2 고주파 파워 소스(260) 및 상기 하부 및 상부 전극들(230, 220) 중에 어느 하나 사이에 연결될 수 있다.
상기 제1 고주파 파워의 상기 제1 고주파수 및 상기 제2 고주파 파워의 제2 고주파수는 라디오 주파수(radio-frequency, RF)들일 수 있다. 상기 제2 고주파 파워의 상기 제1 고주파수는 상기 제1 고주파 파워의 상기 제1 고주파수와 다르다. 일 실시예에서, 상기 제1 고주파수 및 제2 고주파수는 5 MHz 이상인 고주파수들이다. 일 실시예에서, 상기 제2 고주파수가 상기 제1 고주파수 보다 클 수 있다. 일 실시예에서, 상기 제1 고주파수는 5 MHz 내지 2.40 GHz의 범위를 가질 수 있다. 예를 들어, 상기 제1 고주파수는 13.56 MHz일 수 있다. 상기 제2 고주파수는 27 MHz 내지 2.45 GHz의 범위를 가질 수 있다. 예를 들어, 상기 제2 고주파수는 27 MHz 또는 27.12 MHz일 수 있다. 예컨대, 상기 제1 및 제2 고주파 파워들의 각각은 100W 내지 1000W의 파워 범위를 가질 수 있다.
저주파 파워 유닛(270)이 상기 하부 전극(230) 및 상기 상부 전극(220) 중에 어느 하나에 연결될 수 있다. 상기 저주파 파워 유닛(270)은 저주파 파워 소스(275)를 포함할 수 있다. 즉, 상기 저주파 파워 소스(275)가 상기 하부 전극(230) 및 상기 상부 전극(220) 중에 어느 하나에 연결될 수 있다. 상기 저주파 파워 소스(275)는 저주파 파워를 생성할 수 있다. 상기 저주파 파워는 저주파수를 갖는다. 상기 저주파 파워의 상기 저주파수는 상기 제1 고주파수 및 상기 제2 고주파수 보다 작다. 일 실시예에서, 상기 저주파 파워의 상기 저주파수는 5 MHz 보다 작을 수 있다. 예컨대, 상기 저주파 파워의 상기 저주파수는 200 kHz 내지 3 MHz의 범위를 가질 수 있다. 예컨대, 상기 저주파 파워는 0W 내지 500W의 파워 범위를 가질 수 있다. 상기 저주파 파워 유닛(270)은 상기 저주파 파워 소스(275) 및 상기 하부 및 상부 전극들(230, 220) 중에 어느 하나 사이에 연결된 저주파 매칭 박스(277)를 더 포함할 수 있다.
가스 공급 유닛(240)이 공정 가스를 상기 공정 챔버(210) 내부로 제공하도록 설정될 수 있다. 일 실시예에서, 상기 상부 전극(220)이 상술된 바와 같이 상기 샤워 헤드인 경우에, 상기 가스 공급 유닛(240)은 상기 상부 전극(220)에 연결될 수 있다.
제어기(280)가 상기 제1 및 제2 고주파 파워 유닛들(250, 260)에 연결될 수 있다. 또한, 상기 제어기(280)는 상기 저주파 파워 유닛(270) 및 상기 가스 공급 유닛(240)에 연결될 수 있다. 상기 제어기(280)는 상기 파워 유닛들(250, 260, 270) 및 상기 가스 공급 유닛(240)의 동작들을 제어할 수 있다.
본 실시예에서, 상기 제1 및 제2 고주파 파워 유닛들(250, 260) 및 상기 저주파 파워 유닛(270)은 상기 상부 전극(220)에 연결될 수 있다. 따라서, 상기 제1 고주파 파워 소스(255)의 제1 고주파 파워는 상기 제1 고주파 매칭 박스(257)를 통하여 상기 상부 전극(220)에 인가될 수 있다. 상기 제1 고주파 매칭 박스(257)는 상기 제1 고주파 파워의 전달 효율을 증가시킬 수 있다. 상기 제2 고주파 파워 소스(265)의 제2 고주파 파워는 상기 제2 고주파 매칭 박스(267)를 통하여 상기 상부 전극(220)에 인가될 수 있다. 상기 제2 고주파 매칭 박스(267)는 상기 제2 고주파 파워의 전달 효율을 증가시킬 수 있다. 상기 저주파 파워 소스(275)의 저주파 파워는 상기 저주파 매칭 박스(277)를 통하여 상기 상부 전극(220)에 인가될 수 있다. 상기 저주파 매칭 박스(277)는 상기 저주파 파워의 전달 효율을 증가시킬 수 있다. 상기 파워 유닛들(250, 260, 270) 모두가 상기 상부 전극(220)에 연결되는 경우에, 상기 하부 전극(230)은 접지 소스(GS)에 연결될 수 있다.
상기 제1 고주파 파워 소스(255)의 상기 제1 고주파 파워는 제1 용량성 결합 플라즈마(capacitively coupled plasma, CCP) 공정을 수행하는데 사용되고, 상기 제2 고주파 파워 소스(265)의 상기 제2 고주파 파워는 제2 용량성 결합 플라즈마 공정을 수행하는데 사용된다. 즉, 상기 제1 고주파 파워는 상기 제1 용량성 결합 플라즈마 공정 동안에 플라즈마(PLA)를 생성시키는 플라즈마 파워 역할을 할 수 있으며, 상기 제2 고주파 파워는 상기 제2 용량성 결합 플라즈마 공정 동안에 플라즈마(PLA)를 생성하는 플라즈마 파워 역할을 할 수 있다. 이를 도 2를 참조하여 구체적으로 설명한다.
도 2는 도 1에 개시된 반도체 제조 장비의 동작 방법을 설명하기 위한 그래프이다.
도 1 및 도 2를 참조하면, 상기 기판(100)이 상기 하부 전극(230)의 상부면 상에 로딩될 수 있다. 상기 제어기(280)가 상기 가스 공급 유닛(240)을 조절하여 상기 공정 챔버(210) 내부로 제1 공정 가스를 공급할 수 있다. 상기 제어기(280)는 상기 제1 고주파 파워 유닛(250)을 제어하여 상기 제1 고주파 파워 소스(255)의 상기 제1 고주파 파워를 상기 상부 전극(220)에 인가할 수 있다. 이로써, 플라즈마(PLA)가 상기 기판(100)의 상부에 생성될 수 있다. 상기 제1 용량성 결합 플라즈마(CCP) 공정이 상기 제1 고주파 파워에 의해 생성된 상기 플라즈마(PLA)를 이용하여 수행될 수 있다. 여기서, 상기 제어기(280)는 상기 제1 용량성 결합 플라즈마 공정 동안에 상기 제2 고주파 파워 소스(265)의 상기 제2 고주파 파워를 차단할 수 있다. 다시 말해서, 상기 제1 용량성 결합 플라즈마 공정 동안에 상기 제2 고주파 파워는 사용되지 않을 수 있다.
이와 마찬가지로, 상기 제어기(280)가 상기 가스 공급 유닛(240)을 조절하여 상기 공정 챔버(210) 내부로 제2 공정 가스를 공급할 수 있으며, 상기 제2 고주파 파워 유닛(260)을 제어하여 상기 제2 고주파 파워 소스(265)의 상기 제2 고주파 파워를 상기 상부 전극(220)에 인가할 수 있다. 이로써, 플라즈마(PLA)가 상기 기판(100)의 상부에 생성되고, 상기 제2 용량성 결합 플라즈마(CCP) 공정이 상기 제2 고주파 파워에 의해 생성된 상기 플라즈마(PLA)를 이용하여 수행될 수 있다. 이때, 상기 제어기(280)는 상기 제2 용량성 결합 플라즈마 공정 동안에 상기 제1 고주파 파워 소스(255)의 상기 제1 고주파 파워를 차단할 수 있다. 다시 말해서, 상기 제2 용량성 결합 플라즈마 공정 동안에 상기 제1 고주파 파워는 사용되지 않을 수 있다.
결과적으로, 상기 제2 고주파 파워 소스(265)는 상기 제1 용량성 결합 플라즈마 공정에 관여하지 않으며, 상기 제1 고주파 파워 소스(255)는 상기 제2 용량성 결합 플라즈마 공정에 관여하지 않는다. 상기 제2 공정 가스는 상기 제1 공정 가스와 동일할 수 있다. 이와는 달리, 상기 제2 공정 가스는 상기 제1 공정 가스의 적어도 일부와 다른 물질을 포함할 수도 있다.
일 실시예에서, 상기 저주파 파워 소스(275)의 상기 저주파 파워는 상기 제1 및 제2 용량성 결합 플라즈마 공정들 중에 적어도 하나에 사용될 수 있다. 상기 저주파 파워는 상기 플라즈마의 이온들의 이동도를 조절할 수 있다. 이에 따라, 상기 제1 및 제2 용량성 결합 플라즈마 공정들의 특성들을 좀더 정밀하게 조절할 수 있다. 다른 실시예에서, 상기 저주파 파워 소스(275)의 상기 저주파 파워는 상기 제1 고주파 파워 또는 상기 제2 고주파 파워와 함께 상기 제1 및 제2 용량성 결합 플라즈마 공정들과 다른 제3 용량성 결합 플라즈마 공정을 수행하는데 사용될 수 있다.
상기 제1 및 제2 용량성 결합 플라즈마 공정들은 상기 공정 챔버(210) 내에서 인시츄(in-situ)로 수행될 수 있다. 예컨대, 상기 공정 챔버(210) 내에서 상기 제1 용량성 결합 플라즈마 공정 진행한 직후에 상기 제2 용량성 결합 플라즈마 공정을 수행할 수 있다. 이와는 달리, 상기 공정 챔버(210) 내에서 상기 제2 용량성 결합 플라즈마 공정을 진행한 직후에 상기 제1 용량성 결합 플라즈마 공정을 수행할 수 있다.
상기 제1 및 제2 용량성 결합 플라즈마 공정들의 공정 온도들은 약 350℃ 내지 약 600℃의 범위 내에 있을 수 있다. 상기 제1 및 제2 용량성 결합 플라즈마 공정들의 공정 압력들은 약 0.1Torr 내지 약 100Torr의 범위 내에 있을 수 있다.
상술된 바와 같이, 상기 반도체 제조 장비(200)는 서로 다른 제1 및 제2 고주파수들을 생성하는 상기 제1 및 제2 고주파 파워 유닛들(250, 260)을 포함하며, 이들을 이용하여 복수의 용량성 결합 플라즈마 공정들을 순차적으로 수행한다. 이로 인하여, 상기 복수의 용량성 결합 플라즈마 공정들이 각각 요구하는 공정 특성들을 모두 충족시킬 수 있다. 즉, 반도체 제조 공정의 신뢰성 및 효율성을 향상시킬 수 있다. 또한, 상기 복수의 용량성 결합 플라즈마 공정들이 상기 공정 챔버(210) 내에서 인시츄로 수행됨으로써, 반도체 제조 공정의 시간이 단축되어 생산성을 향상시킬 수 있다.
일 실시예에서, 상기 제1 용량성 결합 플라즈마 공정은 제1 막을 증착하기 위한 제1 용량성 결합 플라즈마 증착 공정(이하, 제1 CCP 증착 공정이라 함)일 수 있으며, 상기 제2 용량성 결합 플라즈마 공정은 제2 막을 증착하기 위한 제2 용량성 결합 플라즈마 증착 공정(이하, 제2 CCP 증착 공정이라 함)일 수 있다. 이를 도 3을 참조하여 구체적으로 설명한다.
도 3은 도 1의 반도체 제조 장비를 이용하는 반도체 소자의 제조 방법의 일 예를 예시적으로 보여주는 단면도이다.
도 1, 도 2, 및 도 3을 참조하면, 상기 기판(100)이 상기 하부 전극(230) 상에 로딩된다. 상기 가스 공급 유닛(240)이 제1 증착 공정 가스를 상기 공정 챔버(210) 내로 공급하고, 상기 제1 고주파 파워 소스(255)의 상기 제1 고주파 파워가 상기 상부 전극(220)에 인가될 수 있다. 이로써, 상기 제1 CCP 증착 공정이 상기 기판(100) 상부에 형성된 플라즈마(PLA)을 이용하여 수행되어 상기 기판(100) 상에 제1 막(10)이 증착될 수 있다. 상술된 바와 같이, 상기 제2 고주파 파워 소스(265)의 상기 제2 고주파 파워는 상기 제1 CCP 증착 공정 동안에 차단된다. 상기 저주파 파워 소스(270)의 상기 저주파 파워는 상기 제1 CCP 공정 동안에 상기 상부 전극(220)에 인가되거나 혹은 인가되지 않을 수 있다.
상기 가스 공급 유닛(240)이 제2 증착 공정 가스를 상기 공정 챔버(210) 내로 공급하고, 상기 제2 고주파 파워 소스(265)의 상기 제1 고주파 파워가 상기 상부 전극(220)에 인가될 수 있다. 이로써, 상기 제2 CCP 증착 공정이 수행되어 상기 제1 막(10) 상에 제2 막(20)이 증착될 수 있다. 상기 제1 고주파 파워 소스(255)의 상기 제1 고주파 파워는 상기 제2 CCP 증착 공정 동안에 차단된다. 상기 저주파 파워 소스(270)의 상기 저주파 파워는 상기 제2 CCP 공정 동안에 상기 상부 전극(220)에 인가되거나 혹은 인가되지 않을 수 있다.
상기 제1 CCP 증착 공정 및 상기 제2 CCP 증착 공정은 상기 공정 챔버(210) 내에서 인시츄로 수행될 수 있다. 상술된 바와 같이, 상기 제1 CCP 증착 공정 후에 상기 제2 CCP 증착 공정이 수행될 수 있다. 이와는 달리, 상기 제2 CCP 증착 공정을 수행한 후에, 상기 제1 CCP 증착 공정이 수행될 수도 있다.
일 실시예에서, 상기 제1 막(10)의 물질은 상기 제2 막(20)의 물질과 다를 수 있다. 즉, 상기 제2 증착 공정 가스의 적어도 일부는 상기 제1 증착 공정 가스의 적어도 일부와 다를 수 있다. 예를 들어, 상기 제1 증착 공정 가스는 실리콘 소스 가스(예컨대, SiH4 및/또는 SiCl4) 및 산소 소스 가스(예컨대, N2O)를 포함하여, 상기 제1 막(10)은 실리콘 산화막으로 형성될 수 있다. 상기 제1 증착 공정 가스는 비활성 가스(예컨대, 질소(N2) 가스)를 더 포함할 수도 있다. 예를 들어, 상기 제2 증착 공정 가스는 실리콘 소스 가스(예컨대, SiH4 및/또는 SiCl4) 및 질소 소스 가스(예컨대, NH3)를 포함하여, 상기 제2 막(20)은 실리콘 질화막으로 형성될 수 있다. 상기 제2 증착 공정 가스는 비활성 가스(예컨대, 질소(N2) 가스)를 더 포함할 수도 있다. 하지만, 본 발명은 여기에 한정되지 않는다. 상기 제1 및 제2 증착 공정 가스들은 다양한 소스 가스들을 중에서 선택될 수 있다. 즉, 상기 제1 막(10) 및 상기 제2 막(20)의 각각은 절연막(예컨대, 실리콘 산화막, 실리콘 질화막, 실리콘 산화질화막, 실리콘 탄화질화막, 실리콘 탄화막, 또는 비정질 탄소막 등) 및 도전막(예컨대, 도핑된 반도체막, 금속막, 도전성 금속 질화막, 또는 도전성 금속 산화막) 중에 어느 하나를 포함할 수 있다. 이때, 상기 제1 및 제2 막들(10, 20)은 동일한 물질로 형성되거나, 서로 다른 물질들로 형성될 수 있다.
상기 제1 고주파 파워의 상기 제1 고주파수는 상기 제2 고주파 파워의 상기 제2 고주파수와 다르기 때문에, 상기 제1 막(10)의 증착율이 상기 제2 막(20)의 증착율과 다를 수 있다. 상기 제2 고주파수가 상기 제1 고주파수 보다 큰 경우에, 상기 제2 막(20)의 증착율이 상기 제1 막(10)의 증착율 보다 높을 수 있다. 이로 인하여, 상기 제2 막(20)의 증착 시간을 단축시킬 수 있다. 또한, 상기 제2 고주파수가 상기 제1 고주파수 보다 큰 경우에, 상기 제2 막(20)의 밀도가 상기 제1 막(10)의 밀도 보다 낮을 수 있다.
이에 더하여, 상기 제1 막(10)의 수소 함량이 상기 제2 막(20)의 수소 함량과 다를 수 있다. 상기 제2 고주파수가 상기 제1 고주파수 보다 큰 경우에, 상기 제2 막(20)의 수소함량이 상기 제1 막(10)의 수소 함량 보다 낮을 수 있다. 막 내의 수소는 후속의 열 공정(예를 들어, 600℃ 이상의 온도에서 수행되는 공정)에 의해 상기 막으로부터 빠져나갈 수 있다. 이 경우에, 상기 막의 밀도가 감소될 수 있으며, 상기 막의 스트레스가 변화될 수 있어 반도체 소자의 불량을 유발시킬 수 있다. 하지만, 상기 제2 고주파 파워를 사용하는 상기 제2 CCP 증착 공정은 상기 제2 막(20)의 수소함량을 감소시킴으로써, 이러한 반도체 소자의 불량을 최소화시킬 수 있다. 예컨대, 상기 제2 막(20)의 수소 함량은 0% 내지 10%의 범위를 가질 수 있다. 상기 제1 막(10)의 수소 함량도 함량은 0% 내지 10%의 범위를 가질 수 있다.
더 나아가, 상기 제2 고주파수가 상기 제1 고주파수와 다름으로써, 상기 제1 및 제2 막들(10, 20) 중에 어느 하나는 압축 스트레스(compressive stress)를 가질 수 있으며, 상기 제1 및 제2 막들(10, 20) 중에 다른 하나는 인장 스트레스를 가질 수 있다. 이로써, 상기 제1 및 제2 막들(10, 20)의 스트레스들이 서로 상쇄되어, 상기 제1 및 제2 막들(10, 20)의 넷 스트레스가 감소될 수 있다. 즉, 반도체 소자에 가해지는 스트레스가 감소되어 반도체 소자의 신뢰성이 향상될 수 있다. 예컨대, 상기 제2 고주파수가 상기 제1 고주파수 보다 큰 경우에, 상기 제1 막(10)은 상기 압축 스트레스를 가질 수 있으며, 상기 제2 막(20)은 상기 인장 스트레스를 가질 수 있다.
일 실시예에서, 도 3에 개시된 바와 같이, 상기 제1 CCP 증착 공정 및 제2 CCP 증착 공정이 교대로 그리고 반복적으로 수행되어, 상기 제1 막들(10) 및 상기 제2 막들(20)이 상기 기판(100) 상에 교대로 그리고 반복적으로 증착될 수도 있다.
한편, 본 발명의 실시예에 따른 반도체 제조 장비(200)의 특성을 확인하기 위하여 실험을 수행하였다. 이를 도 4 및 도 5의 그래프들을 참조하여 설명한다.
도 4 및 도 5는 도 1의 반도체 제조 장비를 이용하여 수행한 실험들의 결과들을 나타내는 그래프들이다.
실험을 위해 제1 시료 및 제2 시료가 제1 실리콘 질화막 및 제2 실리콘 질화막을 각각 갖도록 준비하였다. 상기 시료 1의 상기 제1 실리콘 질화막은 13.56 MHz의 고주파수를 갖는 고주파 파워를 이용하는 CCP 증착 공정에 의해 형성되었으며, 상기 시료 2의 상기 제2 실리콘 질화막은 27.12 MHz의 고주파수를 갖는 고주파 파워를 이용하는 CCP 증착 공정에 의해 형성되었다. 도 4에 개시된 바와 같이, 상기 시료 2의 제2 실리콘 질화막의 증착율은 1350Å/min 이었으며, 상기 시료 1의 제2 실리콘 질화막의 증착율은 750Å/min 이었다. 이로 볼 때, 상기 고주파 파워의 주파수가 증가된 경우에, 상기 막의 증착율이 증가함을 알 수 있다. 이는 고주파 파워의 주파수가 증가함에 따라 공정 가스의 해리도(degree of dissociation)가 증가되기 때문이다. 즉, 실리콘 라디컬들의 량 및 질소 라디컬들의 량을 증가되어 상기 실리콘 질화막의 증착율이 증가될 수 있다. 상기 제1 및 제2 시료들의 상기 제1 및 제2 실리콘 질화막들을 적외선 분광기(Fourier transform infrared spectrometer; FT-IR)로 분석하였으며, 분석 결과를 도 5에 개시하였다. 도 5에 개시된 바와 같이, 27.12 MHz를 사용하여 형성된 상기 제2 실리콘 질화막의 수소 함량이 13.65 MHz를 사용하여 형성된 상기 제1 실리콘 질화막의 수소 함량 보다 작다. 이로 볼 때, 상기 고주파 파워의 주파수가 증가함에 따라, 상기 수소 함량이 감소됨을 알 수 있다.
도 6은 도 1의 반도체 제조 장비를 이용하 는 반도체 소자의 제조 방법의 다른 예를 예시적으로 보여주는 단면도이다.
도 1, 도 2 및 도 6을 참조하면, 하부막(31)이 상기 제2 고주파 파워 소스(265)를 사용하는 상기 제2 CCP 증착 공정에 의해 상기 기판(100) 상에 증착될 수 있다. 물론, 상기 제2 CCP 증착 공정 동안에 상기 제1 고주파 파워는 차단된다. 본 실시예에서, 상기 저주파 파워 소스(275)의 상기 저주파 파워도 상기 제2 CCP 증착 공정 동안에 차단될 수 있다. 상기 제1 고주파 파워 소스(255)를 사용하는 상기 제1 CCP 증착 공정을 수행하여 상기 하부막(31) 상에 중간막(32)을 증착할 수 있다. 본 실시예에서, 상기 제2 고주파 파워 및 상기 저주파 파워가 상기 제1 CCP 증착 공정 동안에 차단될 수 있다. 상기 제1 고주파 파워 및 상기 저주파 파워를 사용하는 제3 CCP 증착 공정을 수행하여 상기 중간막(32) 상에 상부막(33)을 증착할 수 있다. 상기 제2 고주파 파워는 상기 제3 CCP 증착 공정 동안에 차단된다.
일 실시예에서, 상기 제2, 제1 및 제3 CCP 증착 공정들은 동일한 공정 가스를 사용할 수 있다. 이로 인하여, 상기 하부, 중간, 및 상부막들(31, 32, 33)은 동일한 물질로 형성될 수 있다. 이때, 상기 하부, 중간, 및 상부막들(31, 32, 33)의 밀도들이 서로 다를 수 있다. 구체적으로, 상기 제2 고주파수가 상기 제1 고주파수 보다 큼으로써, 상기 하부막(31)의 밀도가 상기 중간 및 상부막들(32, 33)의 밀도들 보다 낮을 수 있다. 또한, 상기 상부막(33)은 상기 제1 고주파 파워 및 상기 이온 이동도를 증가시키는 상기 저주파 파워를 사용하여 형성됨으로써, 상기 상부막(33)의 밀도가 상기 중간막(32)의 밀도 보다 높을 수 있다.
예를 들어, 상기 제1, 제2, 및 제3 CCP 증착 공정들의 상기 동일한 공정 가스는 탄소 소스 가스(예컨대, C3H6, C2H2, 및/또는 C3H12 등)일 수 있다. 이로써, 상기 하부, 중간, 상부막들(31, 32, 33)은 비정질 탄소막들일 수 있다. 하지만, 본 발명은 여기에 한정되지 않는다. 상기 제1, 제2, 및 제3 CCP 증착 공정들의 공정 가스들은 다른 물질을 포함할 수도 있다.
상기 하부, 중간, 및 상부막들(31, 32, 33)은 동일한 물질로 형성되나 서로 다른 밀도들을 가짐으로써, 경계면들이 상기 하부, 중간, 및 상부막들(31, 32, 33) 사이에 존재할 수 있다. 이와는 달리, 상기 경계면들은 상기 하부, 중간, 및 상부막들(31, 32, 33) 사이에 존재하지 않을 수도 있다.
본 실시예에서, 상기 제1 및 제2 고주파 파워들과 상기 저주파 파워를 이용하여 세가지의 CCP 공정들을 수행한다. 하지만, 본 발명은 여기에 한정되지 않는다. 상기 제1 및 제2 고주파 파워들 및 상기 저주파 파워는 상기 제1 및 제2 고주파 파워들이 함께 사용하지 않는 조건 하에서 다양하게 조합될 수 있다.
다음으로, 본 발명의 다른 다양한 실시예들에 따른 반도체 제조 장비들을 도면들을 참조하여 설명한다. 이하에서, 도 1을 참조하여 설명한 것과 동일한 구성 요소들에 대한 설명들은 생략하거나 간략히 설명한다. 즉, 상술된 도 1의 실시예와 다른 실시예들 간의 차이점을 중심으로 설명한다. 아래에 설명되는 반도체 제조 장비들의 동작 방법들은 도 1 내지 도 6을 참조하여 설명한 것들과 동일할 수 있다. 다만, 특이한 동작 방법들은 설명될 것이다.
도 7은 본 발명의 다른 실시예에 따른 반도체 제조 장비를 예시적으로 보여주는 도면이다.
도 7을 참조하면, 본 실시예에 따른 반도체 제조 장비(201)에서는, 상기 제1 및 제2 고주파 파워 유닛들(250, 260) 및 상기 저주파 파워 유닛(270)이 상기 하부 전극(230)에 연결될 수 있다. 이 경우에, 상기 접지 소스(GS)는 상기 상부 전극(220)에 연결될 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 제조 장비를 예시적으로 보여주는 도면이다.
도 8을 참조하면, 본 실시예에 따른 반도체 제조 장비(202)에서는, 상기 제1 및 제2 고주파 파워 유닛들(250, 260)이 상기 상부 전극(220)에 연결될 수 있으며, 상기 저주파 파워 유닛(270)이 상기 하부 전극(230)에 연결될 수 있다. 상기 접지 소스(GS)는 상기 하부 전극(230)에 연결될 수 있다. 즉, 상기 저주파 파워 유닛(270) 및 상기 접지 소스(GS)가 함께 상기 하부 전극(230)에 연결될 수 있다. 이 경우에, 고주파 패스 필터(290, high-pass filter)가 상기 접지 소스(GS) 및 상기 하부 전극(230) 사이에 연결될 수 있다.
상기 고주파 패스 필터(290)는 상기 제1 및 제2 고주파수들을 갖는 상기 제1 및 제2 고주파 파워들을 통과시키는 반면에 상기 저주파수의 상기 저주파 파워는 실질적으로 블로킹(block)할 수 있다. 상기 저주파 파워 유닛(270) 및 상기 접지 소스(GS)가 함께 상기 하부 전극(230)에 연결됨으로써, 상기 저주파 파워가 상기 접지 소스(GS)에 바로 연결될 수 있다. 하지만, 상기 고주파 패스 필터(290)가 상기 접지 소스(GS)와 상기 하부 전극(230) 사이에 연결됨으로써, 상기 저주파 파워가 상기 하부 전극(230)에 인가될 수 있다. 상기 고주파 패스 필터(290)는 저항 및 캐패시터로 구성된 RC 회로 또는 저항 및 코일로 구성된 LC 회로 등으로 구현될 수 있다.
이와는 반대로, 상기 제1 및 제2 고주파 파워 유닛들(250, 260)이 상기 하부 전극(230)에 연결될 수 있으며, 상기 저주파 파워 유닛(270) 및 상기 접지 소스(GS)가 상기 상부 전극(220)에 연결될 수도 있다. 이 경우에, 상기 고주파 패스 필터(290)는 상기 접지 소스(GS) 및 상기 상부 전극(220) 사이에 연결될 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 반도체 제조 장비를 예시적으로 보여주는 도면이다.
도 9를 참조하면, 본 실시예에 따른 반도체 제조 장비(203)에서는, 상기 제1 고주파 파워 유닛(250) 및 상기 저주파 파워 유닛(270)이 상기 상부 전극(220)에 연결될 수 있으며, 상기 제2 고주파 파워 유닛(260)이 상기 하부 전극(230)에 연결될 수 있다. 이 경우에, 제1 접지 소스(GS1)가 상기 하부 전극(230)에 커플링되고, 제1 스위치(SW1)가 상기 제1 접지 소스(GS1) 및 상기 하부 전극(230) 사이에 연결될 수 있다. 또한, 제2 접지 소스(GS2)가 상기 상부 전극(220)에 커플링되고, 제2 스위치(SW2)가 상기 제2 접지 소스(GS2) 및 상기 상부 전극(220) 사이에 연결될 수 있다.
상기 저주파 파워 유닛(270)이 상기 상부 전극(220)에 연결되어 있음으로, 상기 고주파 패스 필터(290)가 상기 제2 스위치(SW2)와 상기 제2 접지 소스(GS2) 사이에 연결될 수 있다.
상기 제1 고주파 파워 유닛(250)을 이용하는 상기 제1 CCP 공정 동안에, 상기 제1 스위치(SW1)가 턴-온 되어 상기 하부 전극(230)은 상기 제1 접지 소스(GS1)에 연결될 수 있다. 이때, 상술된 바와 같이, 상기 제어기(280)는 상기 제2 고주파 파워 소스(265)의 상기 제2 고주파 파워를 차단한다. 또한, 상기 제1 CCP 공정 동안에, 상기 제2 스위치(SW2)는 턴-오프 되어 상기 상부 전극(220)을 상기 제2 접지 소스(GS2)로부터 단절시킨다.
상기 제2 고주파 파워 유닛(260)을 이용하는 상기 제2 CCP 공정 동안에, 상기 제2 스위치(SW2)가 턴-온(turn-on) 되어 상기 상부 전극(220)이 상기 제2 접지 소스(GS2)에 연결될 수 있다. 이때, 상기 제어기(280)는 상기 제1 고주파 파워 소스(255)의 상기 제1 고주파 파워를 차단한다. 또한, 상기 제2 CCP 공정 동안에, 상기 제1 스위치(SW1)는 턴-오프(turn-off) 되어 상기 하부 전극(230)을 상기 제1 접지 소스(GS2)로부터 단절시킨다. 상기 제2 CCP 공정 동안에 상기 저주파 파워 소스(275)의 상기 저주파 파워가 상기 상부 전극(220)에 인가될 수도 있다. 이 경우에, 상기 고주파 패스 필터(290)에 의하여 상기 저주파 파워는 상기 상부 전극(220)에 안정적으로 공급될 수 있다.
도 9에 도시된 실시예와 반대로, 상기 제1 고주파 파워 유닛(250) 및 상기 저주파 파워 유닛(270)이 상기 하부 전극(230)에 연결될 수 있으며, 상기 제2 고주파 파워 유닛(260)이 상기 상부 전극(220)에 연결될 수도 있다. 이 경우에, 상기 고주파 패스 필터(290)는 상기 제1 스위치(SW2)와 상기 제1 접지 소스(GS1) 사이에 연결될 수 있다. 이 경우에, 상기 제1 CCP 공정 동안에, 상기 제2 스위치(SW2)가 턴-온 될 수 있으며, 상기 제1 스위치(SW1)가 턴-오프 될 수 있다. 상기 제2 CCP 공정 동안에, 상기 제1 스위치(SW1)가 턴-온 될 수 있으며, 상기 제2 스위치(SW2)가 턴-오프 될 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 반도체 제조 장비를 예시적으로 보여주는 도면이다.
도 10을 참조하면, 본 실시예에 따른 반도체 제조 장비(204)에서는, 상기 제1 고주파 파워 유닛(250)이 상기 상부 전극(220)에 연결될 수 있으며, 상기 제2 고주파 파워 유닛(260) 및 상기 저주파 파워 유닛(270)이 상기 하부 전극(230)에 연결될 수 있다. 이 경우에, 상기 고주파 패스 필터(290)는 상기 하부 전극(230)에 연결된 제1 스위치(SW1)와 상기 제1 접지 소스(GS1) 사이에 연결될 수 있다. 상기 반도체 제조 장비(204)의 동작 방법은 도 9의 반도체 제조 장비(203)의 동작 방법과 동일할 수 있다.
도 10에 도시된 실시예에 반대로, 상기 제1 고주파 파워 유닛(2500이 상기 하부 전극(230)에 연결될 수 있으며, 상기 제2 고주파 파워 유닛(260) 및 상기 저주파 파워 유닛(270)이 상기 상부 전극(220)에 연결될 수 있다. 이 경우에, 상기 고주파 패스 필터(290)는 상기 상부 전극(220)에 연결된 제2 스위치(SW2)와 상기 제2 접지 소스(GS2) 사이에 연결될 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 반도체 제조 장비를 예시적으로 보여주는 도면이다.
도 11을 참조하면, 본 실시예에 따른 반도체 제조 장비(205)는 제1 전극(227) 및 제2 전극(228)을 포함하는 상부 전극(220a)을 포함할 수 있다. 상기 제1 전극(227)은 상기 공정 챔버(210)의 내부로부터 연장되어 상기 공정 챔버(210)의 상기 공정 챔버(210)의 상판을 관통할 수 있다. 일 실시예에서, 상기 제1 전극(227)은 공정 가스를 상기 공정 챔버(210) 내부로 공급하기 위한 샤워 헤드일 수 있다. 상기 제2 전극(228)은 상기 공정 챔버(210) 내부에 배치될 수 있다. 상기 제2 전극(228)은 상기 제1 전극(227)의 상기 공정 챔버(210) 내부에 위치한 부분의 측면을 둘러쌀 수 있다. 상기 제2 전극(228)은 링과 같은 폐루프 형태를 가질 수 있다.
상기 제2 전극(228)은 상기 제1 전극(227)으로부터 절연될 수 있다. 예컨대, 제2 절연체(229)가 상기 제1 전극(227)과 상기 제2 전극(228) 사이에 개재될 수 있다.
본 실시예에서, 상기 제1 고주파 파워 유닛(250)은 상기 제2 전극(228)에 연결되고, 상기 제2 고주파 파워 유닛(260)은 상기 제1 전극(227)의 상기 공정 챔버(210) 외부에 위치한 부분에 연결될 수 있다. 일 실시예에서, 상기 제1 고주파 파워 유닛(250)은 진공 스위치(vacuum switch, 미도시)를 통하여 상기 제2 전극(228)에 연결될 수 있다.
본 실시예에서, 상기 저주파 파워 유닛(270)도 상기 제2 전극(228)에 연결될 수 있다. 상기 저주파 파워 유닛(270)은 상기 진공 스위치를 통해 상기 제2 전극(228)에 연결되거나, 추가적인 진공 스위치를 통해 상기 제2 전극(228)에 연결될 수 있다.
한편, 본 발명의 실시예들에 따른 반도체 제조 장비들 중에 적어도 하나는 3차원 구조의 반도체 소자의 제조 방법에서도 사용될 수 있다. 이를 도 12 내지 도 18을 참조하여 설명한다.
도 12 내지 도 18은 본 발명의 실시예들에 따른 반도체 제조 방비를 이용하는 반도체 소자의 제조 방법의 또 다른 예를 예시적으로 보여주는 단면도들이다.
도 12를 참조하면, 기판(100) 상에 희생막들(105) 및 절연막들(107)을 교대로 그리고 반복적으로 증착할 수 있다. 상기 희생막들(105) 및 상기 절연막들(107)은 몰드 구조체를 구성할 수 있다. 상기 희생막들(105)은 상기 절연막들(107)에 대하여 식각 선택성을 갖는 물질로 형성될 수 있다. 예컨대, 상기 절연막들(107)은 실리콘 산화막들로 형성될 수 있으며, 상기 희생막들(105)은 실리콘 질화막들로 형성될 수 있다. 상기 희생막들(105) 및 상기 절연막들(107)은 도 1 및 도 7 내지 도 11을 참조하여 설명한 반도체 제조 장비들 중에서 어느 하나로 형성될 수 있다. 일 실시예에서, 상기 절연막들(107)의 각각은 도 3을 참조하여 설명한 상기 제1 CCP 증착 공정에 의해 형성될 수 있으며, 상기 희생막들(105)의 각각은 도 3을 참조하여 설명한 상기 제2 CCP 증착 공정으로 형성될 수 있다. 즉, 상기 제2 CCP 증착 공정 및 상기 제1 CCP 증착 공정을 교대로 그리고 반복적으로 수행하여 상기 희생막들(105) 및 상기 절연막들(107)을 형성할 수 있다. 이때, 상기 희생막들(105) 및 상기 절연막들(107)은 상기 공정 챔버(210) 내에서 인시츄로 증착될 수 있다.
상기 희생막들(105)은 상기 제2 고주파 파워를 이용하는 상기 제2 CCP 공정들로 증착됨으로써, 상기 희생막들(105)의 증착율들이 증가될 수 있다. 그 결과, 반도체 제조 공정의 제조 시간을 단축 시킬 수 있으며, 상기 반도체 제조 공정의 효율성을 향상시킬 수 있다. 또한, 상기 희생막들(105)의 수소 함량이 감소되어, 반도체 소자의 신뢰성이 향상될 수 있다. 이에 더하여, 상기 제1 CCP 증착 공정들로 증착된 상기 절연막들(107)은 압축 스트레스를 가질 수 있으며, 상기 제2 CCP 증착 공정들로 증착된 상기 희생막들(105)은 인장 스트레스를 가질 수 있다. 이로 인하여, 상기 희생 막들(105) 및 절연막들(107)의 스트레스들이 서로 상쇄되어 상기 몰드 구조체의 전체 스트레스가 완화될 수 있다. 이로써, 반도체 소자의 신뢰성이 더욱 향상될 수 있다.
상기 희생막들(105) 및 상기 절연막들(107)의 형성 전에, 버퍼 절연막(103)이 상기 기판(100) 상에 형성될 수 있다. 일 실시예에서, 상기 버퍼 절연막(103)은 열산화막으로 형성될 수 있다.
다른 실시예에서, 상기 버퍼 절연막(103)은 증착 공정에 의한 산화막으로 형성될 수 있다. 이 경우에, 상기 버퍼 절연막(103)은 상기 제1 CCP 증착 공정에 의해 형성될 수 있다. 이 경우에, 상기 제1 CCP 증착 공정 및 상기 제2 CCP 증착 공정을 교대로 그리고 반복적으로 수행하여 상기 버퍼 절연막(103), 상기 희생막들(105), 및 상기 절연막들(107)을 인시츄로 증착할 수 있다.
하지만, 본 발명은 상술된 상기 절연막들(107)의 물질 및 상기 희생막들(105)의 물질에 한정되지 않는다. 상기 절연막들(107)은 다른 절연 물질로 형성될 수 있으며, 상기 희생막들(105)은 상기 절연막들(107)에 대하여 식각 선택성을 갖는 다른 물질로 형성될 수 있다.
하드마스크막(110)이 상기 몰드 구조체 상에 형성될 수 있다. 일 실시예에서, 상기 하드마스크막(110)은 비정질 탄소막으로 형성될 수 있다. 이 경우에, 상기 하드마스크막(110)은 도 1 및 도 6을 참조하여 설명한 상기 제1, 제2, 및 제3 CCP 증착 공정들에 의해 증착될 수 있다. 따라서, 상기 하드마스크막(110)은 차례로 적층된 하부막(111), 중간막(112), 및 상부막(113)을 포함할 수 있다.
도 13을 참조하면, 상기 하드마스크막(110)을 패터닝하여 개구부들을 형성하고, 상기 하드마스크막(110)을 식각 마스크로 사용하여 상기 절연막들(107), 희생막들(105), 및 버퍼 절연막(103)을 연속적으로 식각할 수 있다. 이로써, 상기 기판(100)을 노출시키는 채널 홀들(115)을 형성할 수 있다. 상기 채널 홀들(115)을 형성할 때, 상기 하드마스크막(110)의 적어도 상부막(113)이 제거될 수 있으며, 상기 하드마스크막(110)의 일부(110r)가 잔존될 수 있다.
도 14를 참조하면, 상기 잔존된 하드마스크막(110r)을 제거할 수 있다. 예컨대, 상기 잔존된 하드마스크막(110r)은 애슁 공정(ashing process)으로 제거할 수 있다.
수직 채널 패턴(120)을 상기 각 채널 홀(115) 내에 형성할 수 있다. 상기 수직 채널 패턴(120)은 상기 기판(100)에 연결될 수 있으며 반도체 물질을 포함할 수 있다. 상기 수직 채널 패턴(120)은 상기 기판(100)과 동일한 도전형의 도펀트들로 도핑되거나 언도프트될 수 있다. 일 실시예에서, 상기 수직 채널 패턴(120)의 형성 전에 상기 각 채널 홀(115)의 측벽 상에 제1 서브-데이터 저장막(117)이 형성될 수 있다. 상기 수직 채널 패턴(120)은 속이 빈 실린더 형태를 가질 수 있다. 이 경우에, 상기 수직 채널 패턴(120)의 내부는 충전 절연 패턴(125)에 의해 채워질 수 있다. 상기 충전 절연 패턴(125)은 예컨대, 실리콘 산화물로 형성될 수 있다.
도전 패드(130)가 상기 수직 채널 패턴(120) 상에 형성될 수 있다. 예컨대, 상기 수직 채널 패턴(120), 상기 충전 절연 패턴(125) 및 상기 제1 서브-데이터 저장막(117)의 상단들이 리세스되고, 상기 도전 패드(130)는 상기 리세스된 영역 내에 형성될 수 있다. 상기 도전 패드(130)는 도펀트들로 도핑된 반도체 물질(ex, 도핑된 실리콘), 금속(ex, 텅스텐, 티타늄, 및/또는 탄탈륨), 및 도전성 금속 질화물(ex, 티타늄 질화물, 탄탈륨 질화물, 및/또는 텅스텐 질화물) 중에서 적어도 하나를 포함할 수 있다.
도 15를 참조하면, 상기 절연막들(107), 희생막들(105), 및 버퍼 절연막(130)을 연속적으로 패터닝하여 트렌치들(135)를 형성할 수 있다. 이때, 몰드 패턴이 상기 트렌치들(135) 사이에 형성될 수 있다. 상기 몰드 패턴은 교대로 적층된 희생 패턴들(105a) 및 절연 패턴들(107a)을 포함할 수 있다. 또한, 상기 몰드 패턴은 버퍼 절연 패턴(103a)을 더 포함할 수 있다. 상기 트렌치들(135)은 상기 채널 홀들(115)로부터 옆으로 이격된다. 따라서, 상기 채널 홀들(115)은 상기 몰드 패턴들을 관통할 수 있다.
도 16을 참조하면, 상기 트렌치들(135)에 노출된 상기 희생 패턴들(105a)을 제거하여 빈 영역들(140)을 형성할 수 있다. 상기 빈 영역들(140)은 상기 절연 패턴들(107a) 사이에 형성될 수 있다. 상기 빈 영역들(140)은 상기 제1 서브-데이터 저장막(117)을 노출시킬 수 있다.
도 17을 참조하면, 제2 서브-데이터 저장막(145)을 상기 빈 영역들(140)의 내면들 상에 콘포말하게 형성하고, 도전막을 상기 빈 영역들(140)을 채우도록 형성할 수 있다. 상기 빈 영역들(140) 외부의 도전막을 제거하여, 상기 빈 영역들(140) 내에 도전 패턴들(150)을 형성할 수 있다. 상기 도전 패턴들(150)은 게이트 전극들일 수 있다. 상기 도전 패턴들(150)을 형성할 때, 상기 빈 영역들(140) 외부의 상기 제2 서브-데이터 저장막(145)이 제거될 수도 있다.
상기 제1 및 제2 서브-데이터 저장막들(117, 145)은 데이터 저장막을 구성한다. 상기 데이터 저장막은 터널 유전막, 전하 저장막, 및 블로킹 유전막을 포함할 수 있다. 상기 블로킹 유전막은 장벽 절연막 및 고유전막을 포함할 수 있다. 상기 장벽 절연막은 상기 고유전막의 에너지 밴드 갭 보다 큰 에너지 밴드 갭을 가질 수 있으며, 상기 고유전막은 상기 터널 유전막의 유전 상수 보다 큰 유전 상수를 가질 수 있다. 상기 제1 서브-데이터 저장막(117)은 적어도 상기 터널 유전막을 포함할 수 있다. 상기 제2 서브-데이터 저장막(145)은 상기 블로킹 유전막의 적어도 일부를 포함할 수 있다. 이때, 상기 제1 및 제2 서브-데이터 저장막(117, 145) 중에 어느 하나는 상기 전하 저장막을 포함할 수 있다. 일 실시예에서, 상기 제1 서브-데이터 저장막(117)은 상기 터널 유전막, 상기 전하 저장막, 및 상기 장벽 절연막을 포함할 수 있으며, 상기 제2 서브-데이터 저장막(145)은 상기 고유전막을 포함할 수 있다.
도 18을 참조하면, 상기 각 트렌치(135) 아래의 기판(100) 내에 도펀트들을 주입하여 공통 소오스 라인(CSL)을 형성할 수 있다. 소자분리막(예컨대, 실리콘 산화막)을 상기 트렌치들(135)을 채우도록 형성하고, 상기 소자분리막을 평탄화시키어, 상기 각 트렌치(135)를 채우는 소자분리 패턴(155)을 형성할 수 있다.
이어서, 층간 절연막(160)을 기판(100) 상에 형성할 수 있으며, 콘택 플러그들(165)을 상기 층간 절연막(160)을 관통하도록 형성할 수 있다. 상기 콘택 플러그들(165)은 상기 도전 패드들(130)에 각각 연결될 수 있다. 배선(170)이 상기 층간 절연막(160)에 형성되어 상기 콘택 플러그들(165)과 연결될 수 있다. 상기 배선(170)은 비트 라인일 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 따라서, 본 발명의 범위는 첨부되는 청구범위들 및 그 등가물로부터 허용 가능한 해석의 가장 넓은 범위로 결정되어야 한다.
200, 201, 202, 203, 204, 205: 반도체 제조 장비
210: 공정 챔버 100: 기판
220, 220a: 상부 전극 230: 하부 전극
250: 제1 고주파 파워 유닛 255: 제1 고주파 파워 소스
257: 제1 고주파 매칭 박스 260: 제2 고주파 파워 유닛
265: 제2 고주파 파워 소스 267: 제2 고주파 매칭 박스
270: 저주파 파워 유닛 275: 저주파 파워 소스
277: 저주파 매칭 박스 PLA: 플라즈마
240: 가스 공급 유닛 280: 제어기
290: 고주파 패스 필터 GS, GS1, GS2: 접지 소스
SW1: 제1 스위치 SW2: 제2 스위치
215: 배기 포트
210: 공정 챔버 100: 기판
220, 220a: 상부 전극 230: 하부 전극
250: 제1 고주파 파워 유닛 255: 제1 고주파 파워 소스
257: 제1 고주파 매칭 박스 260: 제2 고주파 파워 유닛
265: 제2 고주파 파워 소스 267: 제2 고주파 매칭 박스
270: 저주파 파워 유닛 275: 저주파 파워 소스
277: 저주파 매칭 박스 PLA: 플라즈마
240: 가스 공급 유닛 280: 제어기
290: 고주파 패스 필터 GS, GS1, GS2: 접지 소스
SW1: 제1 스위치 SW2: 제2 스위치
215: 배기 포트
Claims (20)
- 내부 공간을 포함하는 공정 챔버;
상기 공정 챔버 내에 배치되고, 기판이 로딩되는 상부면을 갖는 하부 전극;
상기 공정 챔버 내에서 상기 하부 전극 상부(over)에 배치된 상부 전극;
상기 하부 및 상부 전극들 중에서 어느 하나에 연결되고, 제1 용량성 결합 플라즈마(capacitively coupled plasma; CCP) 공정을 수행하는데 사용되는 제1 고주파 파워를 생성하는 제1 고주파 파워 소스;
상기 하부 및 상부 전극들 중에서 어느 하나에 연결되고, 제2 용량성 결합 플라즈마 공정을 수행하는데 사용되는 제2 고주파 파워를 생성하는 제2 고주파 파워 소스; 및
상기 제1 및 제2 고주파 파워 소스들에 연결된 제어기를 포함하되,
상기 제1 용량성 결합 플라즈마 공정 동안에 상기 제어기는 상기 제2 고주파 파워 소스를 제어하여 상기 제2 고주파 파워를 차단하는 반도체 제조 장비. - 청구항 1에 있어서,
상기 제2 용량성 결합 플라즈마 공정 동안에 상기 제어기는 상기 제1 고주파 파워 소스를 제어하여 상기 제1 고주파 파워를 차단하는 반도체 제조 장비. - 청구항 1에 있어서,
상기 제1 고주파 파워의 제1 주파수는 상기 제2 고주파 파워의 제2 고주파수와 다른 반도체 제조 장비. - 청구항 3에 있어서,
상기 제1 고주파수 및 상기 제2 고주파수는 5 MHz 이상인 반도체 제조 장비. - 청구항 1에 있어서,
상기 하부 및 상부 전극들 중에 어느 하나에 연결된 저주파 파워 소스를 더 포함하되,
상기 제어기는 또한 상기 저주파 파워 소스에 연결되고 제어하고,
상기 저주파 파워 소스로부터 생성되는 저주파 파워의 주파수는 상기 제1 고주파 파워의 주파수 및 상기 제2 고주파 파워의 주파수 보다 작은 반도체 제조 장비. - 청구항 5에 있어서,
상기 하부 및 상부 전극들 중에서 하나는 상기 제1 및 제2 고주파 파워 소스들에 연결되되,
상기 하부 및 상부 전극들 중에서 다른 하나에 연결된 접지 소스를 더 포함하는 반도체 제조 장비. - 청구항 6에 있어서,
상기 저주파 파워 소스는 상기 하부 및 상부 전극들 중에서, 상기 접지 소스가 연결된, 상기 다른 하나에 연결되되,
상기 접지 소스와 상기 하부 및 상기 상부 전극들 중의 상기 다른 하나 사이에 연결된 고주파 패스 필터를 더 포함하고,
상기 고주파 패스 필터는 상기 제1 및 제2 고주파 파워 소스들로부터 생성되는 제1 및 제2 고주파 파워들을 통과시키고 상기 저주파 파워 소스에 의해 생성되는 저주파 파워는 블로킹하는 반도체 제조 장비. - 청구항 7에 있어서,
상기 하부 및 상부 전극들 중에서 하나는 상기 제1 고주파 파워 소스에 연결되고, 상기 하부 및 상부 전극들 중에서 다른 하나는 상기 제2 고주파 파워 소스에 연결되되,
상기 하부 전극에 커플링된 제1 접지 소스;
상기 제1 접지 소스와 상기 하부 전극 사이에 연결된 제1 스위치;
상기 상부 전극에 커플링된 제2 접지 소스;
상기 제2 접지 소스 및 상기 상부 전극 사이에 연결된 제2 스위치; 및
상기 제1 접지 소스 및 상기 제1 스위치 사이 또는 상기 제2 접지 소스 및 상기 제2 스위치 사이에 연결된 고주파 패스 필터를 더 포함하되,
상기 저주파 파워 소스는 상기 고주파 패스 필터와 커플링된 전극에 연결되고,
상기 고주파 패스 필터는 상기 제1 및 제2 고주파 파워 소스들로부터 생성되는 제1 및 제2 고주파 파워들을 통과시키고 상기 저주파 파워 소스에 의해 생성되는 저주파 파워는 블로킹하는 반도체 제조 장비. - 청구항 5에 있어서,
상기 상부 전극은,
상기 공정 챔버의 상기 내부 공간으로부터 상기 공정 챔버의 상판을 관통하여 상기 공정 챔버의 외부로 연장되는 제1 전극; 및
상기 제1 전극의 상기 공정 챔버의 상기 내부 공간 내에 배치된 부분의 측면을 둘러싸는 제2 전극을 포함하고,
상기 제2 전극은 상기 제1 전극으로부터 절연되고,
상기 제1 고주파 파워 소스는 상기 제2 전극에 연결되고,
상기 제2 고주파 파워 소스는 상기 제1 전극의 상기 공정 챔버의 외부에 위치한 부분에 연결된 반도체 제조 장비. - 청구항 5에 있어서,
상기 저주파 파워 소스의 상기 저주파 파워는 상기 제1 용량성 결합 플라즈마 공정 또는 상기 제2 용량성 결합 플라즈마 공정 동안에 사용되는 반도체 제조 장비. - 청구항 5에 있어서,
상기 저주파 파워 소스의 상기 저주파 파워는 상기 제1 고주파 파워 또는 상기 제2 고주파 파워와 함께 제3 용량성 결합 플라즈마 공정을 수행하는데 사용되는 반도체 제조 장비. - 청구항 1에 있어서,
상기 제1 용량성 결합 플라즈마 공정 및 상기 제2 용량성 결합 플라즈마 공정은 상기 공정 챔버 내에서 인시츄(in-situ)로 수행되는 반도체 제조 장비. - 청구항 1에 있어서,
상기 제1 용량성 결합 플라즈마 공정은 제1 막을 증착하는 제1 용량성 결합 플라즈마 증착 공정이고,
상기 제2 용량성 결합 플라즈마 공정은 제2 막을 증착하는 제2 용량성 결합 플라즈마 증착 공정이고,
상기 제1 막의 증착율은 상기 제2 막의 증착율과 다른 반도체 제조 장비. - 청구항 13에 있어서,
상기 제2 고주파 파워의 제2 고주파수가 상기 제1 고주파 파워의 제1 고주파수보다 크고,
상기 제2 막의 증착율은 상기 제1 막의 증착율 보다 큰 반도체 제조 장비. - 청구항 13에 있어서,
상기 제1 제2 고주파 파워의 제2 고주파수가 상기 제1 고주파 파워의 제1 고주파수보다 크고,
상기 제2 막의 수소 함량이 상기 제1 막의 수소 함량 보다 작은 반도체 제조 장비. - 청구항 13에 있어서,
상기 제1 및 제2 막들 중에서 하나는 압축 스트레스(compressive stress)를 갖고,
상기 제1 및 제2 막들 중에서 다른 하나는 인장 스트레스(tensile stress)를 갖는 반도체 제조 장비. - 공정 챔버의 내부에 배치된 하부 전극 상에 기판을 로딩하되, 상부 전극이 상기 하부 전극 상부에 배치되는 것;
상기 하부 및 상부 전극들 중에 어느 하나에 연결된 제1 고주파 파워 소스로부터 생성된 제1 고주파 파워를 이용하여 상기 기판 상에 제1 막을 증착하는 것; 및
상기 하부 및 상부 전극들 중에 어느 하나에 연결된 제2 고주파 파워 소스로부터 생성된 제2 고주파 파워를 이용하여 상기 기판 상에 제2 막을 증착하는 것을 포함하되,
상기 제1 고주파 파워의 제1 고주파수는 상기 제2 고주파 파워의 제2 고주파수와 다르고,
상기 제1 막 및 제2 막은 상기 공정 챔버 내에서 인시츄로 증착되고,
상기 제1 막이 증착될 때 상기 제2 고주파 파워는 차단되고,
상기 제2 막이 증착될 때 상기 제1 고주파 파워가 차단되는 반도체 소자의 제조 방법. - 청구항 17에 있어서,
저주파 파워 소스가 상기 하부 및 상부 전극들 중에서 어느 하나에 연결되고,
상기 저주파 파워 소스로부터 생성되는 저주파 파워의 저주파수는 상기 제1 고주파수 및 상기 제2 고주파수 보다 작은 반도체 소자의 제조 방법. - 청구항 18에 있어서,
상기 저주파 파워는 상기 제1 막 또는 상기 제2 막이 증착될 때 사용되는 반도체 소자의 제조 방법. - 청구항 18에 있어서,
상기 기판 상에 제3 막을 증착하는 것을 더 포함하되,
상기 제3 막은 상기 제1 및 제2 고주파 파워들 중에 하나와 상기 저주파 파워를 이용하여 증착되고,
상기 제1, 제2, 및 제3 막은 상기 공정 챔버 내에서 인시츄로 증착되고,
상기 제3 막의 밀도는 상기 제1 막의 밀도 및 상기 제2 막의 밀도 보다 높은 반도체 소자의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140117147A KR20160028601A (ko) | 2014-09-03 | 2014-09-03 | 반도체 제조 장비 및 이를 이용하는 반도체 소자의 제조 방법 |
| US14/734,183 US20160064193A1 (en) | 2014-09-03 | 2015-06-09 | Semiconductor manufacturing apparatus and method of manufacturing semiconductor device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140117147A KR20160028601A (ko) | 2014-09-03 | 2014-09-03 | 반도체 제조 장비 및 이를 이용하는 반도체 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160028601A true KR20160028601A (ko) | 2016-03-14 |
Family
ID=55403297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140117147A KR20160028601A (ko) | 2014-09-03 | 2014-09-03 | 반도체 제조 장비 및 이를 이용하는 반도체 소자의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20160064193A1 (ko) |
| KR (1) | KR20160028601A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10115583B2 (en) | 2017-02-16 | 2018-10-30 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102475069B1 (ko) * | 2017-06-30 | 2022-12-06 | 삼성전자주식회사 | 반도체 제조 장치, 이의 동작 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4831853B2 (ja) * | 1999-05-11 | 2011-12-07 | 東京エレクトロン株式会社 | 容量結合型平行平板プラズマエッチング装置およびそれを用いたプラズマエッチング方法 |
| US8337661B2 (en) * | 2008-05-29 | 2012-12-25 | Applied Materials, Inc. | Plasma reactor with plasma load impedance tuning for engineered transients by synchronized modulation of an unmatched low power RF generator |
| US8383001B2 (en) * | 2009-02-20 | 2013-02-26 | Tokyo Electron Limited | Plasma etching method, plasma etching apparatus and storage medium |
| US9396908B2 (en) * | 2011-11-22 | 2016-07-19 | Lam Research Corporation | Systems and methods for controlling a plasma edge region |
| US9786471B2 (en) * | 2011-12-27 | 2017-10-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Plasma etcher design with effective no-damage in-situ ash |
-
2014
- 2014-09-03 KR KR1020140117147A patent/KR20160028601A/ko not_active Application Discontinuation
-
2015
- 2015-06-09 US US14/734,183 patent/US20160064193A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10115583B2 (en) | 2017-02-16 | 2018-10-30 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160064193A1 (en) | 2016-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102571839B1 (ko) | 성막 장치 및 성막 방법 | |
| TWI719015B (zh) | 在3d nand存放裝置中用於提高豎直蝕刻性能的膜的電漿增強化學氣相沉積 | |
| TW202043521A (zh) | 用於重組非晶碳聚合物膜之方法 | |
| US7364956B2 (en) | Method for manufacturing semiconductor devices | |
| KR102109208B1 (ko) | 더미 게이트 형성 방법 | |
| US9673058B1 (en) | Method for etching features in dielectric layers | |
| KR20150129942A (ko) | 플라즈마 장비 및 이를 이용한 반도체 소자의 제조 방법 | |
| CN111837231A (zh) | 具有多个射频网孔以控制等离子体均匀性的静电卡盘 | |
| US9741563B2 (en) | Hybrid stair-step etch | |
| KR102589210B1 (ko) | 박막의 응력을 완화시키기 위한 인-시튜 고전력 주입 | |
| TWI781260B (zh) | 針對多色圖案化之自間隔物的心軸拉除用製造方法 | |
| CN107919264B (zh) | 有关有机掩模的用于选择性地蚀刻氧化硅的方法 | |
| KR20200140388A (ko) | 패터닝을 위한 고품질 c 막들의 펄스형 플라즈마(dc/rf) 증착 | |
| KR102096119B1 (ko) | 플라즈마 에칭 방법 및 플라즈마 처리 장치 | |
| KR101745773B1 (ko) | 반도체 장치 | |
| KR20200130490A (ko) | 패터닝 애플리케이션들을 위한 탄소 하드 마스크들 및 이와 관련된 방법들 | |
| US20180102253A1 (en) | Method for selectively etching with reduced aspect ratio dependence | |
| US8420545B2 (en) | Plasma etching method and plasma etching apparatus for preparing high-aspect-ratio structures | |
| US10950444B2 (en) | Metal hard mask layers for processing of microelectronic workpieces | |
| US11882776B2 (en) | In-situ encapsulation of metal-insulator-metal (MIM) stacks for resistive random access memory (RERAM) cells | |
| KR20160028601A (ko) | 반도체 제조 장비 및 이를 이용하는 반도체 소자의 제조 방법 | |
| US20220301853A1 (en) | Method for etching features using a targeted deposition for selective passivation | |
| US11342195B1 (en) | Methods for anisotropic etch of silicon-based materials with selectivity to organic materials | |
| US11651965B2 (en) | Method and system for capping of cores for self-aligned multiple patterning | |
| KR102281826B1 (ko) | 기판 처리 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |