CN117751421A - 用于对等离子体中的离子能量分布进行数字控制的方法和装置 - Google Patents

用于对等离子体中的离子能量分布进行数字控制的方法和装置 Download PDF

Info

Publication number
CN117751421A
CN117751421A CN202280053632.7A CN202280053632A CN117751421A CN 117751421 A CN117751421 A CN 117751421A CN 202280053632 A CN202280053632 A CN 202280053632A CN 117751421 A CN117751421 A CN 117751421A
Authority
CN
China
Prior art keywords
capacitor
switch
waveform
coupled
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280053632.7A
Other languages
English (en)
Inventor
K·拉马斯瓦米
杨扬
郭岳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN117751421A publication Critical patent/CN117751421A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32128—Radio frequency generated discharge using particular waveforms, e.g. polarised waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/004—Charge control of objects or beams
    • H01J2237/0048—Charging arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本文所提供的实施例总体上包括用于产生波形以对处理腔室中的基板进行等离子体处理的装置、等离子体处理系统和方法。本公开内容的实施例包括用于产生伪阶梯波形的装置和方法，包括：在产生波形的第一阶段期间，将第一电压供应器耦合至输出节点；在产生所述波形的第二阶段期间，将第一电容器耦合在所述输出节点与电接地节点之间；以及在产生所述波形的第三阶段期间，将所述第一电容器和第二电容器耦合在所述输出节点与所述电接地节点之间的串联路径中。

Description

用于对等离子体中的离子能量分布进行数字控制的方法和 装置
背景
技术领域
本公开内容的实施例总体上涉及用于半导体器件制造的系统。更具体地说，本公开内容的实施例涉及用于处理基板的等离子体处理系统。
背景技术
可靠地生产高纵横比的特征是下一代半导体器件的关键技术挑战之一。形成高纵横比特征的一种方法使用等离子体辅助蚀刻工艺，其中在处理腔室中形成等离子体，并将来自等离子体的离子朝向基板的表面加速，以在设置在基板的表面上形成的掩膜层下方的材料层中形成开口。
在典型的等离子体辅助蚀刻工艺中，基板被定位在处理腔室中设置的基板支撑件上，在基板上方形成等离子体，并且将离子从等离子体朝向基板跨过等离子体壳层(即在等离子体与基板的表面之间形成的电子耗尽区域)加速。
人们发现，只向等离子体处理腔室中的一个或多个电极输送包含射频(RF)信号的正弦波的常规射频等离子体辅助蚀刻工艺，不能充分或理想地控制壳层的性质和所产生的离子能量，这导致了不理想的等离子体处理结果。不理想的处理结果可包括掩膜层的过度溅射和在高纵横比特征中产生侧壁缺陷。
因此，本领域需要能够提供理想的等离子体辅助蚀刻工艺结果的等离子体处理和偏压方法。
发明内容
本文所提供的实施例总体上包括用于产生电压波形(例如伪阶梯(pseudo-staircase)电压波形)以对处理腔室中的基板进行等离子体处理的装置、等离子体处理系统和方法。
一些实施例涉及一种波形产生器。所述波形产生器总体上包括：第一电压供应器；第一开关，耦合在所述第一电压供应器与所述波形产生器的输出节点之间；第二开关；以及电容器阵列，其中所述第二开关耦合在所述输出节点与所述电容器阵列之间，其中所述电容器阵列包括：第一电容器，耦合至所述第二开关；第三开关，耦合在所述第一电容器与电接地节点之间；第二电容器，选择性地耦合至所述第一电容器与所述第三开关之间的节点；以及第四开关，耦合在所述第二电容器与所述电接地节点之间。
一些实施例涉及一种用于产生波形的方法。所述方法总体上包括：在产生波形的第一阶段期间，将第一电压供应器耦合至输出节点；在产生所述波形的第二阶段期间，将第一电容器耦合在所述输出节点与电接地节点之间；以及在产生所述波形的第三阶段期间，将所述第一电容器和第二电容器耦合在所述输出节点与所述电接地节点之间的串联路径中。
一些实施例涉及一种用于产生波形的装置。所述装置总体上包括存储器，以及耦合至所述存储器的一个或多个处理器。所述存储器和所述一个或多个处理器被配置为：在产生波形的第一阶段期间，将第一电压供应器耦合至输出节点；在产生所述波形的第二阶段期间，将第一电容器耦合在所述输出节点与电接地节点之间；以及在产生所述波形的第三阶段期间，将所述第一电容器和第二电容器耦合在所述输出节点与所述电接地节点之间的串联路径中。
附图说明
为了能够详细理解本公开内容的上述特征，可以通过参考实施例获得上文简要概述的本公开内容的更详细的描述，其中一些实施例在附图中得到说明。然而，需要注意的是，附图只说明示例性的实施例，因此不应被视为对实施例的范围的限制，并且可以接受其他同等有效的实施例。
图1是根据一个或多个实施例的处理系统的示意横截面图，所述处理系统被配置为实行本文所阐述的方法。
图2A示出根据一个或多个实施例的可以施加到处理腔室的电极的电压波形。
图2B示出由于施加到处理腔室的电极的电压波形而在基板上建立的电压波形。
图3A说明了当使用单频激发波形时的典型离子能量分布(IED)。
图3B是说明根据本公开内容的某些方面的IED函数(IEDF)的曲线图。
图4说明了根据本公开内容的某些实施例的使用波形产生器来产生的伪阶梯电压波形。
图5说明了根据本公开内容的某些方面的用于对IED进行数字控制的波形产生器的示例实施方式。
图6是说明根据本公开内容的某些方面的图5的波形产生器的开关的状态的时序图。
图7是说明根据本公开内容的某些方面的用于产生波形的方法的过程流程图。
具体实施方式
随着技术节点向2nm推进，具有较大纵横比的较小特征的制造涉及等离子体处理的原子精度。对于等离子体离子发挥重要作用的蚀刻工艺，离子能量控制对半导体器件工业构成挑战。传统的射频(RF)偏压技术使用正弦波来激发等离子体并加速与基板的表面相互作用的离子。
本公开内容的一些实施例总体上涉及用于产生伪阶梯电压波形以控制等离子体中的离子能量分布(IED)的技术。例如，本文所述的技术可以能够使用产生伪阶梯电压波形的电容器(其例如位于集成电路外部)、开关和直流(DC)电源的网络，以在定位在等离子体处理系统内的电极(诸如静电卡盘内的电极)上方的基板正在被来自等离子体的正离子电流放电时，维持所述电极上的负电压，来对IED进行数字控制。当基板正在被正离子电流放电时在电极上保持恒定负电压的工艺称为电流补偿。这些技术可以通过以下方式提供对IED的更精细的控制：通过来自处理腔室控制器的数字命令创建多个离子能量峰。
与常规的离子能量控制方法相比，本文描述的技术提供了若干优势。例如，虽然一些常规的方法允许创建单一的能量峰，但本文描述的技术能够创建多个离子能量峰，这些能量峰可以被定制以满足规范。此外，虽然一些常规方法使用外部电流源来实现电流补偿，但本公开内容的实施例在不使用外部电流源的情况下实现了电流补偿，从而减少了硬件面积消耗。本文描述的技术也允许以更大的选择性蚀刻不同的材料，并沉积具有改进的膜性质的膜。此外，本文所述的技术可以允许通过在周期性的瞬时状态下操作，在射频(RF)电流回流不良的处理腔室中创建基板偏压。
等离子体处理系统示例
图1是配置为执行本文所阐述的一个或多个等离子体处理方法的处理系统10的示意横截面图。在一些实施例中，处理系统10被配置为用于等离子体辅助蚀刻工艺，诸如反应性离子蚀刻(RIE)等离子体处理。然而，应注意的是，本文所述的实施例也可以与配置为用于其他等离子体辅助工艺(诸如等离子体增强沉积工艺，例如等离子体增强化学气相沉积(PECVD)工艺、等离子体增强物理气相沉积(PEPVD)工艺、等离子体增强原子层沉积(PEALD)工艺、等离子体处置处理或基于等离子体的离子植入处理，例如，等离子体掺杂(PLAD)处理)的处理系统一起使用。
如图所示，处理系统10被配置为形成电容耦合等离子体(CCP)，其中处理腔室100包括设置在处理容积129中的上部电极(例如，腔室盖123)，所述上部电极面向也设置在处理容积129中的下部电极(例如，基板支撑组件136)。在典型的电容耦合等离子体(CCP)处理系统中，射频(RF)源(例如，射频产生器118)电性耦合至上部电极或下部电极中的一者，并输送配置为点燃和维持等离子体(例如，等离子体101)的RF信号。在这种配置中，等离子体被电容性地耦合至上部电极和下部电极中的每一者，并被设置在它们之间的处理区域中。通常，上部电极或下部电极中相对的一者被耦合至地线或第二RF电源。基板支撑组件136的一个或多个部件(诸如支撑基部107)电性耦合至包括RF产生器118的等离子体产生器组件163，腔室盖123电性耦合至地线。如图所示，处理系统10包括处理腔室100、基板支撑组件136和系统控制器126。
处理腔室100通常包括腔室主体113，所述腔室主体包括腔室盖123、一个或多个侧壁122和腔室基部124，它们共同界定了处理容积129。所述一个或多个侧壁122和腔室基部124通常包括尺寸和形状被调整为为处理腔室100的元件形成结构支撑的材料，并且这些材料被配置为当在处理期间在处理腔室100的处理容积129中维持的真空环境内产生等离子体101时，承受向这些材料施加的压力和附加能量。在一个示例中，所述一个或多个侧壁122和腔室基部124由金属形成，诸如铝、铝合金或不锈钢合金。
通过腔室盖123设置的气体入口128用于从与之流体连通的处理气体源119向处理容积129输送一种或多种处理气体。基板103通过所述一个或多个侧壁122中的一者中的开口(未示出)装载到处理容积129中和从所述处理容积移除，所述开口在基板103的等离子体处理期间用狭缝阀(未示出)密封。
系统控制器126(在本文也称为处理腔室控制器)包括中央处理单元(CPU)133、存储器134和支持电路135。系统控制器126用于控制用于处理基板103的工艺序列，包括本文所述的基板偏压方法。CPU 133是通用的计算机处理器，被配置为用于工业环境，以用于控制与其相关的处理腔室和子处理器。本文所述的一般为非易失性存储器的存储器134可以包括随机存取存储器、只读存储器、软盘或硬盘机，或其他合适形式的本地或远程数字存储器。支持电路135常规地耦合至CPU 133，并包括高速缓存、时钟电路、输入/输出子系统、电源等，及其组合。软件指令(程序)和数据可以被编码并存储在存储器134内，以用于指示CPU133内的处理器。系统控制器126中的CPU 133可读取的软件程序(或计算机指令)决定哪些任务是处理系统10中的部件可执行的。
通常，系统控制器126中的CPU 133可读取的程序包括代码，所述代码当由处理器(CPU 133)执行时，执行与本文所述等离子体处理方案有关的任务。所述程序可以包括用于控制处理系统10内的各种硬件和电气部件，以执行用于实施本文所述方法的各种工艺任务和各种工艺序列的指令。在一个实施例中，所述程序包括用于执行下面关于图4-7描述的操作中的一者或多者的指令。
处理系统可以包括等离子体产生器组件163，用于在偏压电极104处建立第一脉冲电压(PV)波形的第一PV源组件196，以及用于在边缘控制电极115处建立第二PV波形的第二PV源组件197。第一PV波形或第二PV波形可以使用波形产生器产生，如本文关于图4、5和6更详细描述地。在一些实施例中，等离子体产生器组件163向支撑基部107(例如，电源电极或阴极)输送RF信号，所述RF信号可以用于在设置在基板支撑组件136与腔室盖123之间的处理区域中产生(维持和/或点燃)等离子体101。在一些实施例中，RF产生器118被配置为输送RF信号，所述RF信号的频率大于1MHz或更大，或约2MHz或更大，诸如约13.56MHz或更大。
如上所述，在一些实施例中，包括RF产生器118和RF产生器组件160的等离子体产生器组件163一般被配置为基于从系统控制器126提供的控制信号，以期望的基本固定的正弦波形频率向基板支撑组件136的支撑基部107输送期望量的连续波(CW)或脉冲RF功率。在处理期间，等离子体产生器组件163被配置为向设置在基板支撑件105附近和基板支撑组件136内的支撑基部107输送RF功率(例如RF信号)。向支撑基部107输送的RF功率被配置为点燃和维持设置在处理容积129内的处理气体的处理等离子体101。
在一些实施例中，支撑基部107是RF电极，所述RF电极经由RF匹配电路162和第一滤波器组件161电性耦合至RF产生器118，所述RF匹配电路和所述第一滤波器组件都设置在RF产生器组件160内。第一滤波器组件161包括一个或多个电气元件，这些电气元件被配置为基本上防止由PV波形产生器150的输出产生的电流流经RF功率输送线167并损坏RF产生器118。第一滤波器组件161对PV波形产生器150内的PV脉冲产生器PG1产生的PV信号起到高阻抗(例如，高Z)的作用，从而抑制电流流向RF匹配电路162和RF产生器118。
在一些实施例中，RF产生器组件160和RF产生器118用于使用设置在处理容积129中的处理气体和由RF产生器118输送到支撑基部107的RF功率(RF信号)产生的场来点燃和维持处理等离子体101。处理容积129通过真空出口120流体耦合至一个或多个专用真空泵，使处理容积129保持在亚大气压条件下，并从中抽空处理和/或其他气体。在一些实施例中，设置在处理容积129中的基板支撑组件136被设置在支撑轴杆138上，所述支撑轴杆138被接地并通过腔室基部124延伸。然而，在一些实施例中，RF产生器组件160被配置为向相对于支撑基部107设置在基板支撑件105中的偏压电极104输送RF功率。
如上文所简述的，基板支撑组件136一般包括基板支撑件105(例如，ESC基板支撑件)和支撑基部107。在一些实施例中，基板支撑组件136可以另外包括绝缘板111和接地板112，如下文进一步讨论的。支撑基部107通过绝缘板111与腔室基部124电隔离，接地板112介于绝缘板111与腔室基部124之间。基板支撑件105热耦合至支撑基部107并设置于支撑基部107上。在一些实施例中，支撑基部107被配置为在基板处理期间调节基板支撑件105以及设置在基板支撑件105上的基板103的温度。
典型地，基板支撑件105是由介电质材料形成的，介电材料诸如散装烧结陶瓷材料，诸如耐腐蚀的金属氧化物或金属氮化物材料，例如，氧化铝(Al2O3)、氮化铝(AlN)、氧化钛(TiO)、氮化钛(TiN)、氧化钇(Y2O3)、其混合物或其组合。在本文的实施例中，基板支撑件105进一步包括嵌入其介电质材料中的偏压电极104。在一些实施例中，通过测量在偏压电极104处建立的RF波形来确定和/或监测用于将等离子体101维持在偏压电极104上方的处理区域中的RF功率的一个或多个特性。
在一种配置中，偏压电极104是卡紧极，用于将基板103固定(即卡紧)到基板支撑件105的基板支撑表面105A，并使用本文所述的一种或多种脉冲电压偏压方案，将基板103相对于处理等离子体101偏压。通常，偏压电极104由一个或多个导电零件形成，诸如一个或多个金属网、金属箔、金属板或其组合。
在一些实施例中，偏压电极104电性耦合至夹紧网络116，所述夹紧网络116使用电导体(诸如同轴功率输送线106(如同轴电缆))向其提供卡紧电压，如约-5000V与约5000V之间的静态DC电压。正如下文将进一步讨论的那样，夹紧网络116包括偏压补偿电路元件116A、DC功率供应器155和偏压补偿模块阻断电容器(在本文也称为阻断电容器C5)。阻断电容器C5被设置在脉冲电压(PV)波形产生器150的输出与偏压电极104之间。
基板支撑组件136可以进一步包括边缘控制电极115，所述边缘控制电极115定位在边缘环114的下方，并包围偏压电极104和/或与偏压电极104的中心有一定距离。一般来说，对于被配置为处理圆形基板的处理腔室100来说，边缘控制电极115是环形的，由导电材料制成，并被配置为包围偏压电极104的至少一部分。在一些实施例中，如图1所示，边缘控制电极115被定位在基板支撑件105的一个区域内。在一些实施例中，如图1所示，边缘控制电极115包括导电的网、箔和/或板，它设置在与偏压电极104相似的距基板支撑件105的基板支撑表面105A的距离(即Z方向)处。在一些其他的实施例中，边缘控制电极115包括导电的网、箔和/或板，它被定位在石英管110的区域上或内，所述区域包围偏压电极104和/或基板支撑件105的至少一部分。或者，在一些其他的实施例中(未示出)，边缘控制电极115被定位在边缘环114内或耦合至边缘环114，所述边缘环被设置在基板支撑件105上并与之相邻。在这种配置中，边缘环114是由半导体或介电质材料(如AlN等)形成的。
边缘控制电极115可以通过使用PV波形产生器进行偏压，所述PV波形产生器与用于对偏压电极104进行偏压的PV波形产生器150不同。在一些实施例中，边缘控制电极115可以通过使用PV波形产生器150来进行偏压，所述PV波形产生器也被用于通过将部分电源分给边缘控制电极115，来对偏压电极104进行偏压。在一种配置中，第一PV源组件196的第一PV波形产生器150被配置为对偏压电极104进行偏压，而第二PV源组件197的第二PV波形产生器150被配置为对边缘控制电极115进行偏压。
功率输送线157将第一PV源组件196的PV波形产生器150的输出与可选的滤波器组件151和偏压电极104电性连接。虽然下面的讨论主要是讨论用于将PV波形产生器150耦合至偏压电极104的第一PV源组件196的功率输送线157，但将PV波形产生器150耦合至边缘控制电极115的第二PV源组件197的功率输送线158也将包括相同或类似的部件。功率输送线157的各种部分内的(多个)电导体可以包括：(a)一个同轴电缆或同轴电缆的组合，诸如与刚性同轴电缆串联连接的柔性同轴电缆；(b)绝缘的高电压抗电晕安装线(hookup wire)；(c)裸线；(d)金属杆；(e)电连接器；或(f)(a)-(e)中的电气元件的任何组合。可选的滤波器组件151包括一个或多个电气元件，这些电气元件被配置为基本上防止由RF产生器118的输出产生的电流流经功率输送线157并损坏PV波形产生器150。可选的滤波器组件151对RF产生器118产生的RF信号起着高阻抗(如高Z)的作用，从而抑制电源流向PV波形产生器150。
第二PV源组件197包括夹紧网络116，使得施加到边缘控制电极115的偏压可以类似于通过耦合在第一PV源组件196内的夹紧网络116施加到偏压电极104的偏压来配置。向偏压电极104和边缘控制电极115施加类似配置的PV波形和夹紧电压可以有助于改善处理期间整个基板表面上的等离子体均匀性，从而改善等离子体处理工艺结果。
在一些实施例中，处理腔室100进一步包括石英管110，或项圈，它至少部分地围束基板支撑组件136的一部分，以防止基板支撑件105和/或支撑基部107与腐蚀性处理气体或等离子体、清洁气体或等离子体或其副产品接触。通常，石英管110、绝缘板111和接地板112被衬垫108所围束。在一些实施例中，等离子体屏109被定位在阴极衬垫108与侧壁122之间，以防止在衬垫108与所述一个或多个侧壁122之间的等离子体屏109下面的容积中形成等离子体。
图2A说明了可以在处理腔室的电极处建立的电压波形。图2B说明了由于不同的电压波形(这些电压波形与图2A所示的电压波形类似，并且是单独在处理腔室内的电极(例如偏压电极104)处建立的)，在基板表面处建立的不同类型的电压波形225和230的示例。如图所示，这些波形包括两个阶段：离子电流阶段205和壳层塌陷阶段210。在离子电流阶段205的开始，基板电压的下降在基板上方形成高电压壳层，将正离子向基板加速。在离子电流阶段205期间轰击基板表面的正离子在基板表面上沉积了正电荷，如果不加补偿的话，在离子电流阶段205期间会导致基板电压逐渐正性增加，如图2B中的电压波形225所示。然而，基板表面上的正电荷不受控制的积累会不理想地逐渐使壳层和卡盘电容器放电，慢慢地减少壳层电压降，使基板电位接近零，如电压波形225所示。正电荷的积累导致了在基板表面处建立的电压波形的电压下降(例如，电压变得更负)(图2B)。然而，如图2A所示，在离子电流阶段205期间在电极处建立的具有负斜率的电压波形可以产生，以便为建立的基板电压波形建立方形区域(例如，接近零斜率)，如图2B中的电压波形230所示。在离子电流阶段205期间在电极处建立的波形中实施斜率可以称为电流补偿。离子电流阶段205的开始与结束之间的电压差决定了离子能量分布函数(IEDF)的宽度。电压差越大，IEDF的宽度就越宽。为了实现单能离子和更窄的IEDF宽度，在离子电流阶段205中使用电流补偿执行操作以使基板电压波形变平。
用于产生波形的产生技术
本公开内容的某些实施例总体上涉及用于产生伪阶梯电压波形以控制等离子体中的离子能量分布(IED)的技术。例如，所述技术可能涉及使用以周期性的瞬时模式进行充电和放电的外部存储电容器和开关的网络，以实现期望的脉冲波形，所述脉冲波形在基板表面处形成期望的IED。
图3A说明了使用单一RF(RF)频率激发波形时的典型IED。如图所示，IED具有双峰形状，具有高能量峰306、低能量峰302和中等能量的离子(其例如与中等能量区域304相关联)。从等离子体蚀刻工艺的角度来看，只有处于高能量峰或接近高能量峰的离子才具有能量和方向性，以克服在被蚀刻的材料中创建的离子产生的充电效应，并到达特征的底部和实现蚀刻反应。具有中等能量的离子对蚀刻工艺没有好处，因为它们没有方向性，会倾向于撞击特征的侧壁，往往会导致不希望出现的IED诱发的特征弓形轮廓。具有低能量的离子对蚀刻工艺很重要，因为它们能清洁掩膜表面并维持掩膜层的形状，防止孔的堵塞。本公开内容的一些实施例提供的技术允许将IED从宽广的IED操控成聚集在任何期望的值周围的狭窄IED。
图3B是说明根据本公开内容的某些实施例的IED函数(IEDF)的曲线图。IEDF包括多个高能量峰，如第一能量峰301、第二能量峰303和第三能量峰305。如图所示，与第一能量峰301相关联的能量略小于与第二能量峰303相关联的能量，而与第二能量峰303相关联的能量略小于与第三能量峰305相关联的能量。狭窄的能量分布和多个IED峰在基板表面上形成具有理想的原子精度的特征方面是很有用的。与第三能量峰305(或高能量峰)相关联的离子通常会被配置为具有能量和方向性，以达到正在蚀刻的高纵横比特征的底部，并实现蚀刻反应。从等离子体蚀刻工艺的角度来看，处于或接近高能量峰的离子通常也被配置为具有足够的能量和方向性，以克服正在蚀刻的材料中所创建的离子产生的充电效应。第一能量峰301(低能量峰)和/或第二能量峰303内的离子可以产生，使其在蚀刻期间没有足够的能量到达特征底部。然而，低能量和中等能量的离子在蚀刻工艺中仍然可以是有用的，因为这些离子能量对蚀刻工艺很重要，因为它们可以清洁掩膜表面并维持掩膜层的形状，防止孔的堵塞。
IED可以基于波形产生器的不同开关(例如，波形产生器500的第二开关(S2)512、第七开关(S7)524和/或第八开关(S8)526，如关于图5更详细描述地)的操作/关闭来影响。本文描述的技术允许控制每个开关和每个开关关闭的持续时间，从而影响IED。通过控制开关，图3B所示的IED可以使用伪阶梯电压波形400来实现，如本文更详细描述的。
图4说明了根据本公开内容的某些实施例的使用波形产生器(例如，图5所示的波形产生器500)产生的伪阶梯电压波形400。在一些实施例中，波形产生器500至少形成第一PV源组件196的脉冲波形产生器150的一部分和/或波形产生器500至少形成第二PV源组件197的脉冲波形产生器150的一部分。伪阶梯电压波形400被应用于对晶片进行偏压以实现特定的IED。伪阶梯电压波形400的脉冲重复频率可以从几十kHz到几百kHz变化，诸如50kHz与800kHz之间，诸如100kHz与400kHz之间。伪阶梯电压波形400可以在一个脉冲波形循环内分为各种持续时间的多个步骤。
如图所示，伪阶梯电压波形400包括波形区域401和405。波形区域401(其例如对应于图2的壳层塌陷阶段210)包括直流(DC)信号，波形区域405(其例如对应于图2的离子电流阶段205)包括可以用于离子电流补偿的电压伪阶梯。
在脉冲波形循环内的波形区域401的一部分期间，由于伪阶梯电压波形400的上升边缘402，等离子体主体电子(bulk electron)被吸引到基板的表面(例如，图1的基板103的基板支撑表面105A)，并且在电极处建立了正电压(V正)。基板表面和电极(例如，图1的偏压电极104)形成电容元件(例如，静电卡盘电容器(Cesc))，在这个阶段期间，它将使电极上的等量正电荷(例如，与基板上的负电荷相比)抵消由主体等离子体(bulk plasma)提供的电子积累所产生的场。
在伪阶梯电压波形400的下降边缘403处，由于向电极施加伪阶梯电压波形400，离子被电子中和。V0在电极处建立负电压(-Vo)，在基板表面上建立负的DC壳层电位。这是较高能量峰(例如，图3B的IEDF的第三能量峰305)的起源。DC壳层电位或更高的离子能量可以基于以下等式使用下降边缘403处的电压降(ΔV)(例如V正+V0)和Cesc与壳层电容(C壳层)之间的比率来近似：
因此，波形区域401的作用是维持腔室内的等离子体，并为较高能量峰建立DC壳层电位。
由于进入的离子中和了基板表面上的电子，并且基板表面上积累了正电荷，如果没有离子补偿手段(也称为电流补偿)，DC壳层电位就会下降。从而，由于DC壳层电位的变化，入射到基板表面上的离子将不会是单能的。为了补偿在波形区域405内的离子电流阶段期间基板上正电荷的收集，在一些实施例中，对电极施加电压伪阶梯以补偿壳层电位的变化，从而维持恒定的壳层电位Vdc(单能量峰)。在一些实施例中，在波形区域405中应用于电极的电压伪阶梯被分为多个子步骤，每个子步骤都有持续时间Δt，所述持续时间可以是恒定的或在子步骤之间变化。
在具有持续时间Δt的第一子步骤406中，总量为ΔQ＝I离子×Δt的正电荷在基板表面上累积，其中离子电流(I离子)可以基于电极电压(V)的时间导数和壳层电容(C壳层)来计算为因此DC壳层电位下降为ΔQ/C壳层。为了补偿DC壳层电位的这种变化，施加伪阶梯电压波形400的下降边缘407处的电压降(例如基于开关的关闭从电容器阵列的电容器网络向电极供应电子，这一点将关于图5更详细地描述)。在电压伪阶梯的一个或多个子步骤期间施加的电压降的量可以根据在等离子体处理期间创建的已知或测得的离子电流I离子来确定，使得电压伪阶梯倾向于遵循期望的离子补偿曲线413。
在第二子步骤408中，向电极施加-2V0的电压。电压降(其例如与下降边缘409相关联)可以通过在第二子步骤408的结束施加电压来实施。在一个实施例中，在下降边缘409处施加的电压降与在下降边缘407处施加的电压降具有相同的幅度，如本文关于图5更详细描述的。在下降边缘409之后，第三子步骤410开始，在此期间对电极施加-3V0的电压。
在下降边缘407和下降边缘409期间，供应给电极的电子(其来自电容器阵列的一个或多个电容器)抵消了由进入的离子的正电荷引起的电子累积而产生的场，从而维持了DC壳层电位，这创建了-(V正+V0)伏特左右的数字(取决于开关状态)离子能量簇。应所述注意的是，尽管图4所示的示例在波形区域405中包括三个子步骤406、408、410，但在波形区域405中可以实施任何数量的子步骤。
图5说明了根据本公开内容的某些实施例的波形产生器500的示例实施方式。在一些实施例中，波形产生器500被配置为产生伪阶梯电压波形400(图4)，它可以建立在电极(例如，图1的偏压电极104)或支撑基部(例如，图1的支撑基部107)处。波形产生器500可以用于实施上面关于图1所描述的一个或多个波形产生器组件150。
波形产生器500包括电压电源供应器，诸如第一电压供应器502(例如，正DC电压源)和第二电压供应器504(例如，负DC电压源)。
波形产生器500进一步包括电容器(也称为脉冲电容组件)，诸如第一电容器(C1)506、第二电容器(C2)508和第三电容器(C3)510。第一电容器506、第二电容器508和第三电容器510可以用作电压存储元件，这些元件可以使用充电电路进行充电。
波形产生器500进一步包括开关(例如，晶体管)，诸如第一开关(S1)512、第二开关(S2)514、第三开关(S3)516、第四开关(S4)518、第五开关(S5)520、第六开关(S6)522、第七开关(S7)524、第八开关(S8)526和第九开关(S9)528。这些开关可以是功率晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET))。这些开关可以是高电压固态继电器。这些开关可以用于选择波形产生器500的电流路径(也称为输出电流路径)。
在一些方面中，第一开关512、第五开关520、第六开关522和第九开关528以相同方式操作。例如，第一开关512、第五开关520、第六开关522和第九开关528同时被打开或关闭，如关于图6更详细描述的。
第一开关512耦合在第一电压供应器502与输出节点534之间。第二开关514耦合在输出节点534与电容器阵列之间。所述电容器阵列至少包括第一电容器506和第二电容器508。第一电容器506耦合至第二开关514。第二电容器508选择性地耦合至第一电容器506与第三开关516之间的节点517。第三开关516耦合在第一电容器506与电接地节点之间。第四开关518耦合在第二电容器508与电接地节点之间。
电容器阵列与充电电路连接。充电电路包括选择性地耦合至第一电容器506和第二电容器508中的每一者的第二电压供应器504。充电电路进一步包括耦合在第二电压供应器504与第一电容器506之间的第五开关520，以及耦合在第五开关520与第二电容器508之间的第六开关522。第七开关524耦合至第一电容器506与第三开关516之间的节点517以及第二电容器508与第六开关522之间的节点519。第三电容器510选择性地耦合至第二电容器508与第四开关518之间的节点521。第八开关526耦合至第二电容器508与第四开关518之间的节点521以及第三电容器510与第九开关528之间的节点523。
波形产生器500通过输出节点534耦合至等离子体处理腔室。等离子体处理腔室包括杂散电容器(C杂散)530和静电卡盘电容器(Cesc)532。杂散电容器530代表等离子体处理腔室的电极与电接地节点之间的电容。如上所述，静电卡盘电容器532代表电极(例如图1的偏压电极104)与基板表面(例如图1的基板支撑表面105A)之间的电容。静电卡盘电容器532耦合在输出节点(U出)534与等离子体负载536(其可以是在等离子体处理腔室中形成的等离子体)之间。等离子体负载536由壳层电容器(C壳层)538(其代表离子补偿电流和等离子体壳层)和等离子体电阻元件(R等离子体)540代表，所述等离子体电阻元件通过一个或多个腔室部件(如腔室盖)耦合至地线。
虽然图5说明了包括用于形成电压伪阶梯的两个电压源、三个电容器和九个开关的配置，但这种配置并不旨在限制本文所提供的公开内容的范围，因为波形产生器500可以包括更多或更少数量的电压源、电容器和开关，以类似的配置连接起来形成电压伪阶梯。正如下文将进一步讨论的那样，各种开关的打开和关闭的时序可以由从控制器(例如图1的系统控制器126)发送的命令控制，这可以影响IED。关于图6更详细地描述了用于产生图4所示的伪阶梯电压波形400的波形产生器500的操作。
图6是根据本公开内容的某些实施例，说明开关状态的时序图600。虽然下面的讨论主要公开了在包括波形产生器(例如，图5的波形产生器500)的系统上执行以形成PV波形(例如，图4的伪阶梯电压波形400)的开关定时过程，但这种配置并不旨在限制本文所提供的公开内容的范围。
在波形循环(例如，伪阶梯电压波形400的循环)的第一阶段(P1)中，基于来自控制器的命令，第一开关512(S1)、第五开关520(S5)、第六开关522(S6)和第九开关528(S9)被关闭。第二开关514(S2)被打开。第三开关516(S3)和第四开关518(S4)被关闭。
在第一阶段(P1)期间，来自第一电压供应器502的正DC电压(V正)对杂散电容器530和静电卡盘电容器532(其由晶片表面和电极形成)进行充电。此外，在第一阶段(P1)期间，开关516、518、520、522和528被关闭。因此，来自第二电压供应器504的负DC电压(-V0)将第一电容器506(C1)、第二电容器508(C2)和第三电容器510(C3)充电至-V0。
在波形循环的第二阶段(P2)中，基于来自控制器的命令，第一开关512(S1)、第五开关520(S5)、第六开关522(S6)和第九开关528(S9)被打开。第二开关514(S2)和第三开关516(S3)被关闭。第七开关524(S7)、第四开关518(S4)和第八开关526(S8)被打开。因此，第一电容器506(C1)(其例如被充电到V0)被耦合至输出节点534，将负电压-V0施加到输出节点534。
在第二阶段(P2)期间，在从V正到-V0的脉冲步级的下降边缘(例如，伪阶梯电压波形400的下降边缘403)处，离子被来自第一电容器506的等离子体主体电子中和。负电压-V0在电极(例如，静电卡盘电容器532的不是面向等离子体的一侧)处建立，并且在晶片表面上建立了负的DC壳层电位。由于进入的离子中和了晶片表面上的等离子体主体电子，如果没有电流补偿的手段，DC壳层电位就会下降。因此，由于DC壳层电位的变化(即脉冲波形下倾)，入射到晶片表面上的离子的能量将随时间而变化。
为了实现电流补偿，通过向输出节点534施加不同的负电压幅度来产生伪阶梯电压波形400。例如，在波形循环的第三阶段(P3)中，基于来自控制器的命令，第二开关514(S2)保持关闭。第一开关512(S1)、第五开关520(S5)、第六开关522(S6)和第九开关528(S9)被打开。第三开关516(S3)和第八开关526(S8)被打开。第七开关524(S7)和第四开关518(S4)被关闭。在第三阶段期间，来自第一电容器506(C1)和第二电容器508(C2)的负电压被施加在电极上(例如，施加到输出节点534)。换句话说，通过关闭第七开关524(S7)和第四开关518(S4)，第一电容器506(C1)和第二电容器508(C2)(都充电到-V0)被串联起来。因此，电容器506、508的电压之和(例如-2V0)被施加到输出节点534。
在波形循环的第四阶段(P4)中，基于来自控制器的命令，第二开关514(S2)保持关闭。第一开关512(S1)、第五开关520(S5)、第六开关522(S6)和第九开关528(S9)保持打开。第三开关516(S3)保持打开。第四开关518(S4)被打开。第七开关524(S7)和第八开关526(S8)被关闭。在第四阶段期间，来自第一电容器506(C1)、第二电容器508(C2)和第三电容器510(C3)中的每一者的负电压(-V0)(例如，伪阶梯函数斜坡和瞬时电压的最负部分)被施加在输出节点534上。换句话说，在第四阶段(P4)期间，通过关闭第七开关524(S7)和第八开关526(S8)并打开第四开关518(S4)，电容器506、508、510(各自充电到-V0)被串联起来。因此，电容器506、508、510的电压之和(例如-3V0)被施加到输出节点534。
波形循环的第四阶段后，可以重复波形循环。伪阶梯电压波形400的多个阶段和循环的应用可以使静电卡盘电容器532的不是面向等离子体的一侧经受有效的上升，并在静电卡盘电容器532的面向等离子体的一侧正在接受离子放电电流时创建若干DC偏压实例。这些由所述的开关关闭导致的DC偏压实例，创建了不同的能量峰(如图3B所示)以控制等离子体中的IED。
在一些方面中，第一电容器506(C1)、第二电容器508(C2)和第三电容器510(C3)可以使用第二电压供应器504充电到特定的电压，这取决于正在实施的波形(例如，伪阶梯电压波形400)。在一些实施例中，第一电容器506(C1)、第二电容器508(C2)和第三电容器510(C3)可以被充电到更大或更小的电压，以实施适合不同实施方式的波形的不同电压水平。
在一些方面中，波形产生器500在静电卡盘电容器532的顶表面上维持期望的负电压，因为静电卡盘电容器532不断被来自等离子体负载536的正离子电流放电，如本文所述。例如，波形产生器500使用第一电容器506(C1)、第二电容器508(C2)和/或第三电容器510(C3)中存储的电荷，通过不断地以瞬时周期性的方式操作来维持静电卡盘电容器532上的负电荷。
尽管在瞬时条件下，跨静电卡盘电容器532的瞬时电压可能不会改变，但在一段时间内，在静电卡盘电容器532的不是面向等离子体的一侧上持续单独施加或持续结合施加来自第一电容器506(C1)、第二电容器508(C2)和/或第三电容器510(C3)的负电压，将产生建立在电极和基板处的伪阶梯电压波形400。取决于波形产生器500中使用的电容器的数量、开关的时序和/或电压供应器的数量，伪阶梯电压波形400的步级的数量(和持续时间)可能会有所不同。基于在静电卡盘电容器532的不是面向等离子体的一侧上持续施加负电压，静电卡盘电容器532上的期望负电压(即静电卡盘电容器532的面向等离子体的一侧的DC偏压)得以维持。
图7是说明用于产生波形的方法700的流程图。方法700可以由包括波形产生器(例如，图5的波形产生器500)和/或系统控制器(例如，图1的系统控制器126)的波形产生系统执行。
在活动702处，在产生波形(例如，图4的伪阶梯电压波形400)的第一阶段期间，波形产生系统将第一电压供应器(例如，图5的第一电压供应器502)耦合至输出节点(例如，输出节点534)。输出节点可以与设置在处理腔室(例如，图1的处理腔室100)内的电极耦合。例如，输出节点可以耦合至偏压电极104或支撑基部107。第一电压供应器向输出节点供应正的DC电压(例如，V正)。
在第一阶段期间，第一电容器(例如，图1的第一电容器506)和第二电容器(例如，图1的第二电容器508)被充电。例如，第一电容器和第二电容器被耦合至第二电压供应器(例如，图5的第二电压供应器504)。第二电压供应器将第一电容器和第二电容器充电到期望的电压(例如，各自充电到负电压-V0)。
在活动704处，在产生波形的第二阶段期间，波形产生系统将第一电容器耦合在输出节点与电接地节点之间。在第二阶段期间，输出节点被提供来自第一电容器的负电压(例如，-V0)。
在活动706处，在产生波形的第三阶段期间，波形产生系统在输出节点与电接地节点之间的串联路径中耦合第一电容器和第二电容器。在第三阶段期间，输出节点被提供来自第一电容器和第二电容器的负电压(例如，-2V0)。波形循环的第三阶段后，可以重复波形循环。
可选地，在活动708处，在产生波形的第四阶段期间，波形产生系统在输出节点与电接地节点之间的串联路径中耦合第一电容器、第二电容器和第三电容器。在第四阶段期间，输出节点被提供来自第一电容器、第二电容器和第三电容器的负电压(例如，-3V0)。波形循环的第四阶段后，可以重复波形循环。
术语“耦合”在本文用来指两个物体之间的直接或间接耦合。例如，如果物体A实体上触碰到物体B，而物体B触碰到物体C，那么物体A和C仍然可以被认为是相互耦合的--即使物体A和C没有直接实体上的相互触碰。例如，第一物体可以与第二物体耦合，即使第一物体从未直接与第二物体发生实体接触。
虽然上述内容是针对本公开内容的实施例，但在不偏离其基本范围的情况下，可以设计出本公开内容的其他和进一步的实施例，并且其范围是由后面的权利要求决定的。

Claims (20)

1.一种波形产生器，包括：
第一电压供应器；
第一开关，耦合在所述第一电压供应器与所述波形产生器的输出节点之间；
第二开关；以及
电容器阵列，其中所述第二开关耦合在所述输出节点与所述电容器阵列之间，其中所述电容器阵列包括：
第一电容器，耦合至所述第二开关；
第三开关，耦合在所述第一电容器与电接地节点之间；
第二电容器，选择性地耦合至所述第一电容器与所述第三开关之间的节点；以及
第四开关，耦合在所述第二电容器与所述电接地节点之间。
2.如权利要求1所述的波形产生器，进一步包括：充电电路，耦合至所述电容器阵列。
3.如权利要求2所述的波形产生器，其中所述充电电路包括第二电压供应器，所述第二电压供应器选择性地耦合至所述第一电容器和所述第二电容器中的每一者。
4.如权利要求3所述的波形产生器，其中所述充电电路进一步包括：
第五开关，耦合在所述第二电压供应器与所述第一电容器之间；以及
第六开关，耦合在所述第五开关与所述第二电容器之间。
5.如权利要求4所述的波形产生器，其中所述充电电路进一步包括第七开关，所述第七开关耦合至所述第一电容器与所述第三开关之间的节点以及所述第二电容器与所述第六开关之间的节点。
6.如权利要求4所述的波形产生器，其中所述第二电压供应器选择性地耦合至第三电容器。
7.如权利要求6所述的波形产生器，其中所述充电电路进一步包括：
第九开关，耦合在所述第六开关与所述第三电容器之间；以及
第八开关，耦合至所述第二电容器与第四开关之间的节点以及所述第三电容器与所述第九开关之间的节点。
8.如权利要求3所述的波形产生器，其中所述第一电压供应器和所述第二电压供应器各包括直流(DC)电压源。
9.如权利要求1所述的波形产生器，其中所述第一开关、所述第二开关、所述第三开关和所述第四开关各包括晶体管。
10.如权利要求1所述的波形产生器，其中所述波形产生器的所述输出节点耦合至处理腔室。
11.一种用于波形产生器的方法，所述方法包括：
在产生波形的第一阶段期间，将第一电压供应器耦合至输出节点；
在产生所述波形的第二阶段期间，将第一电容器耦合在所述输出节点与电接地节点之间；以及
在产生所述波形的第三阶段期间，将所述第一电容器和第二电容器耦合在所述输出节点与所述电接地节点之间的串联路径中。
12.如权利要求11所述的方法，进一步包括：在所述第一阶段期间对所述第一电容器和所述第二电容器进行充电。
13.如权利要求12所述的方法，其中对所述第一电容器和所述第二电容器进行充电包括：将第二电压供应器耦合至所述第一电容器和所述第二电容器。
14.如权利要求11所述的方法，进一步包括：在所述第二阶段期间向所述输出节点提供存储在所述第一电容器上的负电压。
15.如权利要求11所述的方法，进一步包括：向所述输出节点提供负电压，所述负电压是存储在所述第一电容器和所述第二电容器上的电压的总和。
16.一种用于波形产生的装置，包括：
存储器；以及
一个或多个处理器，耦合至所述存储器，所述存储器和所述一个或多个处理器被配置为：
在产生波形的第一阶段期间，将第一电压供应器耦合至输出节点；
在产生所述波形的第二阶段期间，将第一电容器耦合在所述输出节点与电接地节点之间；以及
在产生所述波形的第三阶段期间，将所述第一电容器和第二电容器耦合在所述输出节点与所述电接地节点之间的串联路径中。
17.如权利要求16所述的装置，其中所述存储器和所述一个或多个处理器被进一步配置为：在所述第一阶段期间对所述第一电容器和所述第二电容器进行充电。
18.如权利要求17所述的装置，其中对所述第一电容器和所述第二电容器进行充电包括：将第二电压供应器耦合至所述第一电容器和所述第二电容器。
19.如权利要求16所述的装置，其中所述存储器和所述一个或多个处理器被进一步配置为：在所述第二阶段期间向所述输出节点提供存储在所述第一电容器上的负电压。
20.如权利要求16所述的装置，其中所述存储器和所述一个或多个处理器被进一步配置为：向所述输出节点提供负电压，所述负电压是存储在所述第一电容器和所述第二电容器上的电压的总和。
CN202280053632.7A 2021-09-09 2022-08-18 用于对等离子体中的离子能量分布进行数字控制的方法和装置 Pending CN117751421A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163242410P 2021-09-09 2021-09-09
US63/242,410 2021-09-09
PCT/US2022/040803 WO2023038773A1 (en) 2021-09-09 2022-08-18 Method and apparatus for digital control of ion energy distribution in a plasma

Publications (1)

Publication Number Publication Date
CN117751421A true CN117751421A (zh) 2024-03-22

Family

ID=85385339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280053632.7A Pending CN117751421A (zh) 2021-09-09 2022-08-18 用于对等离子体中的离子能量分布进行数字控制的方法和装置

Country Status (5)

Country Link
US (1) US20230071168A1 (zh)
KR (1) KR20240045322A (zh)
CN (1) CN117751421A (zh)
TW (1) TW202312640A (zh)
WO (1) WO2023038773A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008054391A1 (en) * 2006-10-31 2008-05-08 Mks Instruments, Inc. Method and apparatus for preventing instabilities in radio-frequency plasma processing
KR102466195B1 (ko) * 2017-08-25 2022-11-11 이글 하버 테크놀로지스, 인코포레이티드 나노초 펄스를 이용한 임의의 파형 발생
CN110212762B (zh) * 2018-02-28 2021-05-28 新动力等离子体株式会社 提高脉冲功能的高频功率发生装置
JP7444875B2 (ja) * 2018-11-09 2024-03-06 プロドライヴ・テクノロジーズ・イノヴェーション・サービシーズ・ベーフェー プラズマ処理装置用電圧波形生成器
JP7451540B2 (ja) * 2019-01-22 2024-03-18 アプライド マテリアルズ インコーポレイテッド パルス状電圧波形を制御するためのフィードバックループ

Also Published As

Publication number Publication date
US20230071168A1 (en) 2023-03-09
WO2023038773A1 (en) 2023-03-16
KR20240045322A (ko) 2024-04-05
TW202312640A (zh) 2023-03-16

Similar Documents

Publication Publication Date Title
US11476090B1 (en) Voltage pulse time-domain multiplexing
US11569066B2 (en) Pulsed voltage source for plasma processing applications
KR20240012554A (ko) 이온 전류 보상의 장치 및 방법
KR20240017919A (ko) 펄스식 dc 플라즈마 챔버에서의 플라즈마 균일성 제어
US11967483B2 (en) Plasma excitation with ion energy control
US11776788B2 (en) Pulsed voltage boost for substrate processing
CN117751421A (zh) 用于对等离子体中的离子能量分布进行数字控制的方法和装置
TWI835163B (zh) 用於基板處理的脈衝電壓增壓
US20230170194A1 (en) Ion energy control on electrodes in a plasma reactor
CN117425945A (zh) 等离子体腔室和腔室部件清洁方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination